DE102004009742B4 - Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips - Google Patents

Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips Download PDF

Info

Publication number
DE102004009742B4
DE102004009742B4 DE200410009742 DE102004009742A DE102004009742B4 DE 102004009742 B4 DE102004009742 B4 DE 102004009742B4 DE 200410009742 DE200410009742 DE 200410009742 DE 102004009742 A DE102004009742 A DE 102004009742A DE 102004009742 B4 DE102004009742 B4 DE 102004009742B4
Authority
DE
Germany
Prior art keywords
semiconductor chips
wafer
backside coating
singulated
producing back
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410009742
Other languages
English (en)
Other versions
DE102004009742A1 (de
Inventor
Simon Jerebic
Hermann Vilsmeier
Horst Gröninger
Michael Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410009742 priority Critical patent/DE102004009742B4/de
Priority to PCT/DE2005/000300 priority patent/WO2005083779A1/de
Publication of DE102004009742A1 publication Critical patent/DE102004009742A1/de
Application granted granted Critical
Publication of DE102004009742B4 publication Critical patent/DE102004009742B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips,
welches die folgenden Schritte aufweist:
– Bereitstellen eines Wafers (1) mit Sägestrassen (10),
wobei die Tiefe der Sägestrassen (10) der Dicke D der zu singulierenden Halbleiterchips (4) entspricht;
– Aufbringen einer Schutzfolie (5) auf die Halbleiterchipstrukturen (2);
– Abtragen von Wafermaterial von der Rückseite (6) des Wafers (1), bis die Halbleiterchips (4) singuliert sind;
– Aufbringen einer zusammenhängenden Rückseitenbeschichtung (7) in Form einer organischen Folie mit beidseitigem Klebefilm auf die Rückseite (6) des gedünnten Wafers (1), wobei die zur Rückseite (6) des Wafers (1) weisende Seite der Rückseitenbeschichtung (7) auf dem Wafer (1) und die Seite der Rückseitenbeschichtung (7), die dem Wafer (1) abgewandt ist, bezüglich eines Substrats haftende Eigenschaften aufweist;
– anschließend Durchtrennen der zusammenhängenden Rückseitenbeschichtung (7), entsprechend den Umrissen der zu singulierenden Halbleiterchips (4);
– danach Aufbringen der vereinzelten Halbleiterchips (4) mit der Rückseitenbeschichtung...

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips.
  • Dünne Halbleiterchips gewinnen immer mehr an Bedeutung. Zum einen hat die Halbleiterchipdicke einen direkten Einfluss auf die Gesamthöhe des gehäusten Halbleiterbauteils, und zum anderen weisen dünne Halbleiterchips eine höhere mechanische Flexibilität bzw. eine gewisse Biegeelastizität auf. Das Herstellen von dünnen Halbleiterchips wird deshalb benötigt zur Realisierung sehr dünner Halbleiterbauteile im Rahmen der Miniaturisierung, sowie zur Herstellung biegeelastischer Halbleitermodule, welche z. B. in Chipkarten eingesetzt werden.
  • Mit ”dünn” werden gemäß dieser Erfindung Wafer und/oder Halbleiterchips bezeichnet, die eine Dicke von ≤ 150 μm und insbesondere Wafer und/oder Halbleiterchips, welche eine Dicke von ≤ 100 μm aufweisen.
  • Die Herstellung dünner Halbleiterchips erfordert den Einsatz neuer Herstell- und Verarbeitungsverfahren. Um ein Handhaben von dünnen Halbleiterchips bzw. Wafern in der Produktion so weit wie möglich zu minimieren, wurde ein Verfahren entwickelt, das es erlaubt, aus den dicken, ungeschliffenen Wafern dünne Halbleiterchips herzustellen, ohne im Prozessverlauf dünne Wafer handhaben zu müssen. Dieses Verfahren wird in der Halbleitermontage als ”dicing before grinding” oder DBG, also als ”Sägen vor dem Schleifen” bezeichnet.
  • Gemäß diesem Verfahren wird in einem ersten Schritt der dicke Wafer von seiner Vorderseite, also der Seite, welche die Halbleiterchipstrukturen aufweist, entsprechend der Dicke des fertigen Halbleiterchips angesägt. In einem nächsten Schritt wird der so vorbereitete Wafer mit seiner Vorderseite auf eine Schutzfolie aufgebracht und anschließend von der Rückseite her gedünnt, bis die Halbleiterchips in vereinzelter Form vorliegen.
  • Zur Montage der dünnen Halbleiterchips wird ein Fügematerial zwischen Halbleiterchip und einem Substrat benötigt. Ein getrenntes Aufbringen von Halbleiterchip und Fügematerial auf das Substrat ist jedoch mit Nachteilen behaftet, da zum einen mindestens zwei Verfahrensschritte, nämlich das Aufbringen des Fügematerials und das Aufbringen des Halbleiterchips benötigt werden und da zum anderen sowohl Fügematerial, als auch Halbleiterchip jeweils auf dem Substrat ausgerichtet werden müssen, was in der Praxis ein aufwendiges Justieren mehrere Module relativ zueinander bedingt.
  • Unter ”Substrat” werden im vorliegenden Text Träger verstanden, auf welche Halbleiterchips aufgebracht werden und welche die Außenkontakte für den Einbau des fertig gehäusten Halbleiterbauteils bereitstellen. Ein Substrat im Sinne der vorliegenden Erfindung kann verschiedene Materialien, wie zum Beispiel Keramik, Metall oder ein organisches Kunststoffmaterial aufweisen.
  • Aus der EP 1 195 809 A2 ist ein DGB-Verfahren zum Herstellen gedünnter Halbleiterchips bekannt, bei dem die Halbleiterchips mit einer klebenden Rückseitenbeschichtung versehen werden, welche als Beschichtung einer Sägefolie bereitgestellt wird.
  • Aus der US 2002/0048906 A1 ist ein Halbleiterbauteil mit einem gedünnten Halbleiterchip und ein Verfahren zur Herstellung desselben bekannt, wobei ein Verstärkungselement auf der Chiprückseite aufgebracht wird.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung eines dünnen, rückseitenbeschichteten Halbleiterchips, welcher direkt auf dem Substrat befestigt werden kann, bereitzustellen.
  • Erfindungsgemäß wird diese Aufgabe gelöst durch ein Verfahren zur Herstellung rückseitenbeschichteter Halbleiterchips. Diese weisen auf ihrer Vorderseite Sägestrassen mit vorgegebener Tiefe auf und werden durch Abtragen von Wafermaterial von der Rückseite her singuliert. Anschließend wird eine als Fügeschicht dienende Rückseitenbeschichtung auf die Rückseite des Wafers aufgebracht und diese dann, entsprechend den singulierten Halbleiterchips, durchtrennt.
  • Es wird also zuerst ein Wafer bereitgestellt, welcher auf seiner Vorderseite Sägestrassen mit einer vorgegebenen Tiefe, welche in etwa der Dicke der zu singulierenden Halbleiterchips entspricht, aufweist. Die Sägestrassen werden beispielsweise durch mechanisches Sägen mit herkömmlichen Wafersägeautomaten oder durch Wasserstrahlschneiden auf der Vorderseite des Wafers aufgebracht.
  • Anschließend wird eine Schutzfolie auf die Vorderseite des Wafers aufgebracht, um die Halbleiterchipstrukturen bei der Weiterverarbeitung vor Beschädigungen zu schützen. Die Schutzfolie wird außerdem benötigt, um die singulierten Halbleiterchips zusammenzuhalten, so dass sie als Einheit auf einen mit einer Sägefolie versehenen Sägerahmen aufgebracht werden können. Dies hat den Vorteil, dass ein Handhaben einzelner Halbleiterchips, welches je nach Halbleiterchipgröße und Waferdurchmesser sehr zeitaufwendig sein kann, vermieden wird.
  • In einem nächsten Schritt wird Wafermaterial von der Rückseite her abgetragen, bis die Halbleiterchips singuliert sind. Dies geschieht beispielsweise mechanisch mittels Rotationsschleifen oder nasschemisch durch Ätzabtrag. Ein effizientes Verfahren zum Abtragen vom Wafermaterial, bei dem ein Bilden von Mikrorissen an den singulierten Halbleiterchips vermieden wird, wird erreicht durch eine Kombination der beiden Verfahren, wobei zuerst ein Teil des Wafermaterials durch Rotationsschleifen und der Rest dann durch Ätzen abgetragen wird. Des Weiteren ist es möglich, die Waferrückseite trockenchemisch durch Plasmaätzung abzutragen.
  • Nach der Singulierung der Halbleiterchips, welche jetzt von der Schutzfolie auf der Vorderseite zusammengehalten werden, wird auf der Rückseite des Wafers, bzw. der singulierten Halbleiterchips, eine zusammenhängende Rückseitenbeschichtung aufgebracht. Diese wird, gemäß der vorliegenden Erfindung, vor der Weiterverarbeitung der Halbleiterchips entsprechend den Umrissen der zu singulierenden Halbleiterchips durchtrennt. Das Durchtrennen der Rückseitenbeschichtung kann beispielsweise mechanisch durch Sägen, durch Laserschneiden oder durch Wasserstrahlschneiden erfolgen.
  • Danach werden die singulierten Halbleiterchips mit der beschichteten Rückseite auf einen Sägerahmen, welcher eine Folie zur Aufnahme des Wafers, bzw. der Halbleiterchips aufweist, aufgebracht und zum Schluss die Schutzfolie von der Vorderseite des Wafers, bzw. der Halbleiterchips entfernt.
  • Das erfindungsgemäße Verfahren eignet sich für Halbleiterchips mit einer Dicke von kleiner oder gleich 300 μm, und insbesondere für Halbleiterchips mit einer Dicke kleiner oder gleich 100 μm.
  • Der gemäß der vorliegenden Erfindung hergestellte dünne, rückseitenbeschichtete Halbleiterchip kann direkt auf dem Substrat, ohne zusätzliches Fügematerial, befestigt werden. Die Rückseitenbeschichtung kann, je nach Art des hergestellten Halbleiterchips, aus verschiedenen Materialien bestehen. Insbesondere weist die Rückseitenbeschichtung einen organischen Klebefilm auf, welcher elektrisch leitend oder elektrisch isolierende Eigenschaften besitzen kann.
  • 1 zeigt schematisch das Aufbringen von Sägestrassen auf einer Vorderseite eines Wafers mittels Sägen,
  • 2 zeigt schematisch das Aufbringen einer Schutzfolie auf die Vorderseite des Wafers gemäß dem hier offenbarten Verfahren,
  • 3 zeigt schematisch das Dünnen des Wafers gemäß dem hier offenbarten Verfahren,
  • 4 zeigt schematisch das Aufbringen einer Rückseitenbeschichtung auf einer Rückseite des Wafers gemäß dem hier offenbarten Verfahren,
  • 5 zeigt schematisch das Durchtrennen der Rückseitenbeschichtung mittels Laser gemäß dem hier offenbarten Verfahren,
  • 6 zeigt schematisch das Aufbringen des Wafers mit Rückseitenbeschichtung auf einen Sägerahmen gemäß dem hier offenbarten Verfahren, und
  • 7 zeigt schematisch das Ablösen der Schutzfolie von der Vorderseite des Wafers gemäß dem hier offenbarten Verfahren.
  • 1 zeigt schematisch das Aufbringen von Sägestrassen 10 auf der Vorderseite 3 eines Wafers 1 mittels Sägen. Die Vorderseite 3 des Wafers 1 ist diejenige Seite, welche die aktiven Halbleiterchipstrukturen (nicht dargestellt) aufweist.
  • Auf diese Vorderseite 3 werden mittels einer Sägescheibe 11 Sägestrassen 10 aufgebracht. Wie im vergrößerten Ausschnitt schematisch gezeigt, weisen die Sägestrassen 10 eine Dicke D auf, welche der Dicke der vereinzelten Halbleiterchips entspricht. Gemäß der vorliegenden Erfindung ist D ≤ 300 μm und insbesondere ≤ 100 μm.
  • 2 zeigt schematisch das Aufbringen einer Schutzfolie 5 auf der Vorderseite 3 des Wafers 1 gemäß dem hier offenbarten Verfahren. Die Schutzfolie 5 wird, wie durch den Pfeil angedeutet, über die Vorderseite 3 des Wafers 1 gezogen. Die Schutzfolie 5 weist auf der Seite, welche dem Wafer 1 zugewandt ist, eine Klebeschicht auf, so dass die Schutzfolie 5 nach dem Aufbringen auf den Wafer 1 auf dessen Vorderseite 3 haftet und später ein Auseinanderfallen der singulierten Halbleiterchips verhindert.
  • Die Schutzfolie 5 dient dem Schutz der Halbleiterchipstrukturen 2 vor mechanischer Beschädigung bei der Weiterverarbeitung des Wafers 1 und bedeckt die gesamte Vorderseite 3 des Wafers 1, zumindest aber den Bereich des Wafers 1, der vollständige bzw. elektrisch gute Halbleiterchipstrukturen 2 aufweist.
  • 3 zeigt schematisch das Dünnen des Wafers 1 gemäß der vorliegenden Erfindung mittels Rotationsschleifen. Hierzu wird von einer Rückseite 6 des Wafers 1 solange Material abgetragen, bis die Sägestrassen 10 erreicht und somit die Halbleiterchips, welche dann die gewünschte Dicke D aufweisen, singuliert sind. Der Materialabtrag geschieht dabei durch eine rotierende Schleifvorrichtung 12 mit einem Schleifaufsatz 13. Die Richtung der Drehbewegung der Schleifvorrichtung ist mit B gekennzeichnet. Der Wafer 1 rotiert in entgegengesetzter Richtung A. Die Schleifvorrichtung 13 wird außerdem während des Schleifvorgangs so über die Rückseite 6 des Wafers 1 geführt, dass der Materialabtrag gleichmäßig auf der gesamten Rückseite 6 des Wafers 1 erfolgt.
  • 4 zeigt schematisch das Aufbringen eines Klebefilms 7 auf der Rückseite 6 des Wafers 1 gemäß dem hier offenbarten Verfahren. Ähnlich wie bei dem in 2 gezeigten Aufbringen der Schutzfolie 5 auf die Vorderseite 3 des Wafers 1 wird nach dem Dünnen und Singulieren der Halbleiterchips 4 auf die Rückseite 6 des Wafers 1 eine Rückseitenbeschichtung 7 in Form einer zusammenhängenden Folie oder eines Films aufgebracht.
  • Da die Rückseitenbeschichtung 7 später als Fügematerial zwischen Halbleiterchip 4 und einem Substrat (nicht gezeigt) dient, haftet die zur Rückseite 6 des Wafers 1 weisende Seite der Rückseitenbeschichtung 7 auf dem Wafer 1 und die Seite der Rückseitenbeschichtung 7, die dem Wafer 1 abgewandt ist, weist haftende Eigenschaften bezüglich des Substrats auf.
  • Gemäß der vorliegenden Erfindung weist die Rückseitenbeschichtung 7 eine organischen Folie mit beidseitigem Klebefilm auf. Die Folie kann elektrisch isolierend, oder, je nach Zusammen setzung und Aufbau, elektrisch isotrop oder anisotrop leitend sein.
  • 5 zeigt schematisch das Durchtrennen der Rückseitenbeschichtung 7 mittels einem Laser 14 gemäß dem hier offenbarten Verfahren. Hierzu wird über die Rückseite 6 des Wafers 1, welche die Rückseitenbeschichtung 7 aufweist, ein Laserstrahl 15 geführt. Der Laserstrahl 15 folgt dabei den Umrissen der singulierten Halbleiterchips 4, so dass die Größe der durchtrennten Rückseitenbeschichtung 7 der Größe der Halbleiterchips 4 entspricht. Nach Beendigung dieses Verfahrensschrittes liegen, zusammengehalten durch die Schutzfolie 5 auf der Vorderseite 3 des Wafers 1, die singulierten Halbleiterchips 4 mit ebenfalls singulierter Rückseitenbeschichtung 7 vor.
  • 6 zeigt schematisch das Aufbringen des Wafers 1 mit Rückseitenbeschichtung 7 auf einen Sägerahmen 8 gemäß dem hier offenbarten Verfahren. Dazu wird der Wafer 1 mit der Rückseite 6 nach oben innerhalb des Sägerahmens 8 vorzugsweise mittig ausgerichtet und anschließend eine Sägefolie 9 in Pfeilrichtung über Sägerahmen 8 und Wafer 1 gezogen, so dass der Wafer 1 durch die Sägefolie 9 mit dem Sägerahmen 8 verbunden ist.
  • De Sägerahmen 8 ist herkömmlicherweise aus Metall oder Kunststoff und ermöglicht ein einfaches Handhaben der mit dem Wafer 1 versehenen Sägefolie 9. Die Sägefolie 9 weist, ähnlich wie die Schutzfolie 5, eine einseitig mit einem Klebefilm versehene, organische Kunststofffolie auf, von welcher sich der Halbleiterchip 4, bzw. die Rückseitenbeschichtung 7, beim späteren Chipmontagevorgang vorzugsweise rückstandsfrei lösen kann.
  • 7 zeigt schematisch das Ablösen der Schutzfolie 5 von der Vorderseite 3 des Wafers 1 gemäß dem hier offenbarten Verfahren, so dass die singulierten Halbleiterchips 4 frei liegen und mit herkömmlichen Halbleiterchipmontageverfahren weiterverarbeitet werden können.
  • 1
    Wafer
    2
    Halbleiterchipstrukturen
    3
    Vorderseite
    4
    Halbleiterchip
    5
    Schutzfolie
    6
    Rückseite
    7
    Rückseitenbeschichtung
    8
    Sägerahmen
    9
    Trägerfolie
    10
    Sägestrasse
    11
    Sägescheibe
    12
    Schleifvorrichtung
    13
    Schleifaufsatz
    14
    Laser
    15
    Laserstrahl
    A
    Rotationsrichtung Wafer
    B
    Rotationsrichtung Schleifvorrichtung
    D
    Dicke des Halbleiterchips

Claims (10)

  1. Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips, welches die folgenden Schritte aufweist: – Bereitstellen eines Wafers (1) mit Sägestrassen (10), wobei die Tiefe der Sägestrassen (10) der Dicke D der zu singulierenden Halbleiterchips (4) entspricht; – Aufbringen einer Schutzfolie (5) auf die Halbleiterchipstrukturen (2); – Abtragen von Wafermaterial von der Rückseite (6) des Wafers (1), bis die Halbleiterchips (4) singuliert sind; – Aufbringen einer zusammenhängenden Rückseitenbeschichtung (7) in Form einer organischen Folie mit beidseitigem Klebefilm auf die Rückseite (6) des gedünnten Wafers (1), wobei die zur Rückseite (6) des Wafers (1) weisende Seite der Rückseitenbeschichtung (7) auf dem Wafer (1) und die Seite der Rückseitenbeschichtung (7), die dem Wafer (1) abgewandt ist, bezüglich eines Substrats haftende Eigenschaften aufweist; – anschließend Durchtrennen der zusammenhängenden Rückseitenbeschichtung (7), entsprechend den Umrissen der zu singulierenden Halbleiterchips (4); – danach Aufbringen der vereinzelten Halbleiterchips (4) mit der Rückseitenbeschichtung (7) auf einen Sägerahmen (8); – danach Entfernen der Schutzfolie (5) von den Halbleiterchips (4) und – Aufbringen des gedünnten Halbleiterchips mit der Rückseitenbeschichtung (7) als Fügematerial direkt auf ein Substrat.
  2. Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips nach Anspruch 1, dadurch gekennzeichnet, dass das Aufbringen der Sägestrassen (10) durch mechanisches Sägen erfolgt.
  3. Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips nach Anspruch 1, dadurch gekennzeichnet, dass das Aufbringen der Sägestrassen (10) durch Wasserstrahlschneiden erfolgt.
  4. Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Abtragen von Wafermaterial von der Rückseite (6) des Wafers (1) mechanisch durch Rotationsschleifen erfolgt.
  5. Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Abtragen von Wafermaterial von der Rückseite (6) des Wafers (1) nasschemisch durch Ätzabtrag erfolgt.
  6. Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Abtragen von Wafermaterial von der Rückseite (6) des Wafers (1) trockenchemisch durch Plasmaätzung erfolgt.
  7. Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Durchtrennnen der zusammenhängenden Rückseitenbeschichtung (7) mechanisch durch Sägen erfolgt.
  8. Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Durchtrennnen der zusammenhängenden Rückseitenbeschichtung (7) durch Laserschneiden erfolgt.
  9. Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Durchtrennnen der zusammenhängenden Rückseitenbeschichtung (7) durch Wasserstrahlschneiden erfolgt.
  10. Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips nach einem der vorigen Ansprüche, dadurch gekennzeichnet, dass die singulierten Halbleiterchips (4) mittels einer Trägerfolie (9) auf den Sägerahmen (8) aufgebracht werden.
DE200410009742 2004-02-25 2004-02-25 Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips Expired - Fee Related DE102004009742B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200410009742 DE102004009742B4 (de) 2004-02-25 2004-02-25 Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips
PCT/DE2005/000300 WO2005083779A1 (de) 2004-02-25 2005-02-22 Rückseitenbeschichteter, dünner halbleiterchip und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410009742 DE102004009742B4 (de) 2004-02-25 2004-02-25 Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips

Publications (2)

Publication Number Publication Date
DE102004009742A1 DE102004009742A1 (de) 2005-09-29
DE102004009742B4 true DE102004009742B4 (de) 2010-03-04

Family

ID=34894890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410009742 Expired - Fee Related DE102004009742B4 (de) 2004-02-25 2004-02-25 Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips

Country Status (2)

Country Link
DE (1) DE102004009742B4 (de)
WO (1) WO2005083779A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100413A (ja) * 2004-09-28 2006-04-13 Tokyo Seimitsu Co Ltd フィルム貼付方法およびフィルム貼付装置
DE102005039479B3 (de) 2005-08-18 2007-03-29 Infineon Technologies Ag Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
DE102005048153B4 (de) 2005-10-06 2010-08-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie
DE102005048826B3 (de) 2005-10-10 2007-04-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Klebstofffolie und Verfahren zur Herstellung des Halbleiterchips und Halbleiterbauteils
DE102005050127B3 (de) * 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
DE102006001935A1 (de) * 2006-01-14 2007-07-19 Supfina Grieshaber Gmbh & Co.Kg Bearbeiten von Wafern in einer Aufspannung
DE102006038001B3 (de) * 2006-08-14 2008-03-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zur Werkstücktrocknung und/oder Trockenhaltung bei der flüssigkeitsstrahlgeführten Bearbeitung eines Werkstücks
CN104992927A (zh) * 2015-06-09 2015-10-21 华进半导体封装先导技术研发中心有限公司 同一片晶圆包含多种不同尺寸芯片的切割方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10037741A1 (de) * 1999-08-03 2001-03-29 Tokyo Seimitsu Co Ltd Verfahren zur Herstellung von Halbleiterchips
EP1195809A2 (de) * 2000-08-31 2002-04-10 LINTEC Corporation Verfahren zur Herstellung von Halbleiter-Anordnungen
US20020048906A1 (en) * 2000-10-20 2002-04-25 Tadahiko Sakai Semiconductor device, method of manufacturing the device and mehtod of mounting the device
US20030143818A1 (en) * 2002-01-31 2003-07-31 Barbara Vasquez Method of applying a bottom surface protective coating to a wafer, and wafer dicing method
DE10202881A1 (de) * 2002-01-25 2003-08-14 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einem Chipkantenschutz, insbesondere für Wafer Level Packing Chips
US20040009650A1 (en) * 2002-07-12 2004-01-15 Ki-Kwon Jeong Dicing tape attaching unit that can attach pre-cut dicing tape and general dicing tape to wafer and in-line system having the dicing tape attaching unit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX9305603A (es) * 1992-09-14 1994-05-31 Pierre Badehi Metodo y aparato para producir dispositivos de circuito integrado.
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10037741A1 (de) * 1999-08-03 2001-03-29 Tokyo Seimitsu Co Ltd Verfahren zur Herstellung von Halbleiterchips
EP1195809A2 (de) * 2000-08-31 2002-04-10 LINTEC Corporation Verfahren zur Herstellung von Halbleiter-Anordnungen
US20020048906A1 (en) * 2000-10-20 2002-04-25 Tadahiko Sakai Semiconductor device, method of manufacturing the device and mehtod of mounting the device
DE10202881A1 (de) * 2002-01-25 2003-08-14 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einem Chipkantenschutz, insbesondere für Wafer Level Packing Chips
US20030143818A1 (en) * 2002-01-31 2003-07-31 Barbara Vasquez Method of applying a bottom surface protective coating to a wafer, and wafer dicing method
US20040009650A1 (en) * 2002-07-12 2004-01-15 Ki-Kwon Jeong Dicing tape attaching unit that can attach pre-cut dicing tape and general dicing tape to wafer and in-line system having the dicing tape attaching unit

Also Published As

Publication number Publication date
DE102004009742A1 (de) 2005-09-29
WO2005083779A1 (de) 2005-09-09

Similar Documents

Publication Publication Date Title
DE102006018644B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE102006025671B4 (de) Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
DE102006030866B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE102004044945B4 (de) Verfahren zum Verarbeiten eines Wafers
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
EP0766324B1 (de) Halbleiterbauelement und Herstellverfahren
DE10116791B4 (de) "Verfahren zur Herstellung einer großen Anzahl von Halbleiterchip s aus einem Halbleiterwafer"
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE102015208893B4 (de) Waferbearbeitungsverfahren
DE102011078726B4 (de) Bearbeitungsverfahren für einen Wafer
WO2005083779A1 (de) Rückseitenbeschichteter, dünner halbleiterchip und verfahren zu seiner herstellung
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE102010007769B4 (de) Waferbearbeitungsverfahren
DE102010003600B4 (de) Waferbearbeitungsverfahren
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE102016215472A1 (de) Waferbearbeitungsverfahren
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102014114517B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE102016200023A1 (de) Waferbearbeitungsverfahren
DE10028062A1 (de) Verfahren zum Durchschneiden einer Schutzfolie bei Halbleiterwafern
DE2504944A1 (de) System zum trennen einer halbleiterplatte in einzelne pellets
DE102017219343A1 (de) Verfahren zum bearbeiten eines wafers
DE102019204741A1 (de) Verfahren zum Herstellen eines Wafers
DE10333810A1 (de) Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee