JPH02271558A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH02271558A
JPH02271558A JP1093578A JP9357889A JPH02271558A JP H02271558 A JPH02271558 A JP H02271558A JP 1093578 A JP1093578 A JP 1093578A JP 9357889 A JP9357889 A JP 9357889A JP H02271558 A JPH02271558 A JP H02271558A
Authority
JP
Japan
Prior art keywords
heat dissipation
layer
semiconductor chip
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1093578A
Other languages
English (en)
Inventor
Michihiro Kobiki
小引　通博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1093578A priority Critical patent/JPH02271558A/ja
Priority to DE4010370A priority patent/DE4010370C2/de
Priority to FR9004371A priority patent/FR2646018B1/fr
Publication of JPH02271558A publication Critical patent/JPH02271558A/ja
Priority to US07/671,167 priority patent/US5138439A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置及びその製造方法に関し、特に半
導体チップ裏面側に放熱電極を有するものに関するもの
である。
〔従来の技術〕
第５図は従来の放熱電極を備えた半導体装置を示し、図
において、１はＣｕ、　コバール等のキャリア７上に半
導体チップ５を半田材６により接着してなる半導体装置
で、該半導体チップ５は、表面部に能動素子や受動素子
等を作り込み、その上に配線層をパターンニングして機
能素子層２を形成したＳｌやＧａＡｓ等の半導体チップ
基板３と、該半導体チップ基板裏面側にＡｕ、Ａｇ、あ
るいはＣｕメツキ等により形成した放熱電極４とから構
成されている。
次に上記半導体チップの従来の製造方法を第６図を用い
て説明する。
半導体ウェハ基板８として、６００μｍ程度の厚みを持
つＳｔやＧａＡｓ等の半導体基板を用い、該基板８表面
部に能動素子や受動素子を作り込み、さらに該基板上に
配線層をパターンニングして機能素子層２を形成する（
第６図（ａ））、次に上記半導体ウェハ基板８をラッピ
ング、ポリッシング。
あるいはエツチング等により放熱性や実装作業を考慮し
た所定の厚み、例えば１００μｍ程度まで薄化した後、
該基板８裏面側に、基板との接着性の良いＴｌ、Ｎｌあ
るいはＣｒ層を蒸着し、さらに無電解メツキによりＡｕ
層を形成して厚さ３０００人程度０裏面電極９を形成す
る（第６図（ｂ））。
その後、該裏面電極９上に電解メツキ法によりＡｕメツ
キ等を行い厚さ４０〜５０μｍ程度の放熱電極４を形成
する（第６図（Ｃ））、そして最後に上記半導体ウェハ
基板８．放熱電極４等をダイサー等により所定の切断ラ
イン扮って切断して半導体チップ５を得る（第６図（６
））。
次に上記半導体チップの他の製造方法を第７図（ａ）〜
（ロ）を用いて説明する。
なおここでは半導体ウェハ基板８の裏面に裏面電極９を
形成するまでの工程（第７図（ａ）、　（ｂ））は第６
図（ａ）、　（ｂ）に示す工程と同一であるのでその説
明は省略する。
上記裏面電極９を形成した後、機能素子層２のチップパ
ターン、つまり能動素子や受動素子あるいは配線層のパ
ターンに対応して基板８表面部に放熱電極用レジストパ
ターン１０を形成する（第７図（ｂ））、さらに該レジ
ストパターン１０をマスクとじて放熱電極４を選択的に
電解メツキにより形成し、その後該レジストパターン１
０を除去する（第７図（Ｃ））、そして最後に放熱電極
４をマスクとして裏面型ｉ９および半導体ウェハ基板８
を順次選択的にエツチングして、半導体チップ５を得る
。
この方法では、第７図に示すように放熱電極４の外形寸
法が半導体チップ基板３より多少大きくなるが、第９図
に示すように半導体チップ基板３の外端から放熱電極４
の外端までの距離ｌは放熱電極４のメッキ厚りに応じて
決まり、レジストパターン厚ｄを３μｍ〜１０μｍとす
ると、メッキ厚Ｄ−４０〜５０μｍでは、距離！はせい
ぜい３０〜３５μｍ程度である。
上述のように半導体チップ５を第６図あるいは第７図の
方法により形成した後、第５図に示すように該チップ５
を半田材６等によりキャリア７上に実装する。
即ちまずキャリア７を加熱し、該キャリア７表面に半田
材６を広げる。また半導体チップ５をビンセット３０等
でピックアップして上記キャリア７上に載せ、スクラブ
して、つまりチップ５をキャリア７に擦り付けて該半田
材６表面の酸化被膜を押し退は活性な半田材６とチップ
５裏面とが接触するようにする。その後冷却して半導体
装置ｌを完成する。
〔発明が解決しようとする課題〕
ところが、従来の半導体チップでは、該半導体チップを
半田材を用いてキャリアに接着する際のチップのハンド
リング処理や熱処理において以下のような問題があった
。
（ｉ）第６図に示す方法により製造した半導体チップ５
では、その放熱電極４と半導体チップ基板３の面積、つ
まりこれらの外形寸法がほぼ等しく、それぞれの側面が
ほぼ面一であることから、半導体チップ５をキャリア７
上に配置する際、該チップ５をピンセット３０やコレッ
ト（図示せず）等でハンドリングすると、第１１図（ａ
）に示すように該ピンセット３０等と半導体チップ基板
３とが接触し、半導体チップ基板３に割れ、カケを生じ
、特性や信頼性の低下を招くという問題があった。
また第７図に示す方法により製造した半導体チップ５で
は、放熱電極４の外形寸法が半導体チップ基板３より多
少大きくなっているものの、放熱電極４が金等の柔らか
い材料からできているため、第１１図（ｂ）に示すよう
に線型Ｆｉ４はこれをピンセット３０等で挟んだ場合変
形し、結局ピンセット等と半導体チップ基板３とが接触
することとなり、上述のようなチップ基板の破損を招く
という問題があった。
（ｉｉ）また半導体チップ５をキャリア７に半田付けす
る際には、該チップ５に対して約３００〜４００℃の昇
温処理を施すため、半導体チップ基板３．放熱電極４お
よびキャリア７の各膨張係数の違いにより、半導体チッ
プ基板３が変形する。
つまり半導体チップ基板（ＧａＡｓ）３の熱膨張率（５
，５Ｘ　１０−’／”Ｃ）は、放熱電極（Ａｕ）４の１
５．４Ｘ　１０−’／”Ｃやキャリア（Ｃｕ）の１８．
３Ｘ１０−’／”Ｃに比べて小さいため、高温状態では
基板３は第１０図（ａ）に示すように、両側部が反り上
がるような力Ｆを受は変形する。このためチップ５はこ
のように変形した状態でキャリア７上の固着されること
となり、言い換えると半導体チップ基板３には変形によ
るストレスが加わったままとなり、特性や信頼性の低下
を招くという問題があった。
この発明は上記のような問題点を解決するためになされ
たもので、半導体チップのハンドリング時、その半導体
チップ基板とその取扱器具とが接触するのを防止するこ
とができ、また半導体チップの熱処理時、その半導体チ
ップ基板の変形を防止することができる半導体装置を得
ることを目的とする。
〔課題を解決するための手段］ この発明に係る半導体装置は、 （１）半導体チップ基板の裏面側に放熱電極層、及びそ
の下側の硬い放熱層を備えた半導体チップを、その硬い
放熱層の外形寸法が該半導体チップ基板の外形寸法より
大きい外形形状を有するものとしたものである。
（２）半導体チップ裏面側の放熱体層を、半導体チップ
基板裏面上に形成された放熱電極層と、該放熱電極層の
表面に形成され上記半導体チップ基板材料の熱膨張係数
と近似した熱膨張係数を持つ放熱層とから構成したもの
である。
（３）裏面側に接地用放熱電極層、及びその下側の絶縁
性放熱層を備えた半導体チップをキャリアに搭載してな
る半導体装置において、該キャリアを、その表面に上記
絶縁性放熱層の厚さより深い凹部を有するものとし、該
キャリアの凹部内に上記半導体チップを配置するととも
に、該チップ側面と上記凹部内面との間に半田材を充填
したものである。
（４）半導体チップ基板の裏面側に接地用放熱電極層、
及びその下側の絶縁性放熱層を備えた半導体チップを、
半田によりキャリア上に固着してなる半導体装置におい
て、半導体チップ裏面側の絶縁性放熱層を、金属材料を
充填したスルーホールを有するものとしたものである。
この発明に係る半導体装置の製造方法は、半導体ウェハ
から半導体チップを切り出すチップ分離工程を、上記半
導体ウェハ基板を基板表面側から第１のブレードにより
所定の切断ラインに沿って切断分離する第１の分離工程
と、上記半導体チップ裏面側の放熱体層を基板表面側か
ら上記第１のブレード・より薄い第２のブレードにより
上記切断ラインに沿って切断分離する第２の切断分離工
程とを含むものとしたものである。
〔作用〕
この発明に係る半導体装置においては、半導体チップ基
板裏面側に硬い放熱層を設け、しかも該放熱層の外形寸
法を該半導体チップ基板の外形寸法より大きくしたから
、半導体チップのハンドリング時、半導体チップ基板裏
面の放熱層をピンセット等の取扱器具で挟んでも、該放
熱層が変形することはなく、つまり、半導体チップ基板
と取扱器具とが接触することはなくなり、これによりチ
ップ基板の破損を防止することができる。
また、半導体チップ裏面側の放熱電極層表面に上記半導
体チップ基板材料の熱膨張係数と近似した熱膨張係数を
持つ放熱層を形成したから、上記半導体チップをキャリ
ア上に高温の半田付は処理により固着する際、半導体チ
ップ基板の熱による変形を上記放熱層により抑制するこ
とができ、これにより半導体チップをその半導体チップ
基板の変形のない状態でキャリア上に固着することがで
きる。
また、キャリアに凹部を形成し、半導体チップをその放
熱電極部位まで該凹部に埋め込んで半田材により固着す
るようにしたから、接地電極である放熱電極とキャリア
との電気的接続を半田材を介してとることができ、高周
波特性を向上するこができる。
また、半導体チップ裏面側の絶縁性放熱層を、金属材料
を充填したスルーホールを有するものとしたから、放熱
電極とキャリアとの電気的接続を該スルーホールを介し
てとることができ、これにより高周波特性を向上するこ
とができる。
また本発明に係る半導体装置の製造方法においては、チ
ップ分離を１〒う際、まず半導体ウェハ基板を所定厚の
ブレードで切断し、さらに放熱電極及び絶縁性放熱層を
上記ブレードより薄いブレードにより切断するようにし
たから、基板、放熱電極、及び放熱層の切断はすべて機
械的に行われることとなり、半導体チップ基板や放熱電
極及び放熱性絶縁層の外形寸法を高精度に制御すること
ができ、また被切断物の切断をそれぞれの材質に適した
条件で行うことができ、これにより柔らかい半導体ウェ
ハ基板を破損やクラックの発生を招くことなくソフトに
切断し、硬い放熱電極等を良好に切断することができる
。
〔実施例〕
以下、本発明の実施例を図について説明する。
第１図は本発明の一実施例による半導体装置を説明する
ための斜視図であり、図において、１００はＣｕ等のキ
ャリア７上に半導体チップ５０を半田材６により固着し
てなる半導体装置で、該半導体チップ５０は表面に能動
素子や受動素子等を形成したＳｉやＧａＡｓ等の半導体
チップ基板３と、該半導体層裏面側にＡｕメツキ等によ
り形成した放熱電極４と、該放熱電極４表面に形成され
、その表裏両面にＴ　ｉ／Ａｕ、Ｎｉ／ＡｕまたはＣｒ
　／　Ａ　ｕ等のメタライズを施した絶縁性放熱層１２
とから構成されている。
ここで上記放熱電極４及び絶縁性放熱層１２の外形寸法
は上記半導体チップ基板３より大きくし、また放熱電極
４と絶縁性放熱層１２との側面は面一になるようにして
いる。さらに該絶縁性放熱層１２の構成材料としては上
記半導体チップ基板の構成材料と熱膨張係数がほぼ等し
く、放熱性の良いもの、例えばＡｌｌ！Ｎ　（熱膨張係
数；　４．５　Ｘ　１０−’／゛Ｃ２熱伝導率；２ω／
ｃ１１″Ｃ）、ＢＮＣ熱膨脹膨張ｉ３．５Ｘ１０−”／
”Ｃ，熱伝導率；６（１）／ｅｌｌ″Ｃ）等を用いてい
る。なお上記半導体チップ基板材料のＧａＡｓでは、熱
膨張係数及び熱伝導率はそれぞれ５．５　ｘｌｏ−”／
”ｃ　、　０．５ω／ｃｔａ″Ｃである。
次に本実施例の半導体チップの製造方法を第２図（ａ）
〜（ｄ）を用いて説明する。
第２図（ａ）、　（ｂ）に示す工程は第６図（ａ）、ら
）に示す従来の工程と同一であるので、その説明は省略
する。
第２図さ）に示すように裏面電極９を形成した稜線裏面
電極９上に電解メツキ法によるＡｕメツキ等を施して放
熱電極４を４０〜５０μｍ程度の厚さに形成し、さらに
高熱伝導率で熱膨張係数が半導体ウェハ基板８のものに
近く、表裏両面にメタライズ加工を施した絶縁性放熱材
１２を放熱電極４面に熱圧着法または半田付は等により
接着する（第２図（Ｃ））、そして最後にデュアルダイ
サ等を用いて、半導体ウェハ基板８部分を例えば切断溝
幅１００μｍ程度で分離し、さらに放熱電極４および絶
縁性放熱層１２を切断溝幅５ｏｕｍ程度で分離する。
このように本実施例では、半導体チップ５の放熱電極４
表面に形成した硬い絶縁性放熱層１２の外形寸法を、半
導体チップ基板３のサイズより大きくしたので、半導体
チップ基板裏面の放熱層１２をピンセット等の取扱器具
で挟んだ場合放熱電極 ップ基板３と取扱器具とが接触することはなくなり、こ
れによりチップ基板の割れや欠は等の破損を防止するこ
とができる。
また、上記放熱電極４の下側に、その熱膨張係数が半導
体チップ基板３の熱膨張係数とほぼ等しい絶縁性放熱層
１２を形成したので、上記半導体チップ５をキャリア７
に高温の半田付は処理により固着する際、半導体チップ
基板３の熱による変形を上記放熱層１２により抑制する
ことができる。
つまり第１０図（ｂ）に示すように上記絶縁性放熱層１
２を形成したことにより半導体チップ５の層構造は熱膨
張係数の大きい放熱電極４を熱膨張係数の小さい半導体
チップ基板３と絶縁性放熱層１２とでサンドインチした
構造となり、基板３と電極４との接合面に生ずる熱応力
Ｆを電極４と放熱層１２との接合面に生ずる熱応力Ｆ′
により打ち消すことができ、これにより基板３の変形を
防止することができる。この結果半導体チップ５をチッ
プ基板３の変形のない状態でキャリア上に固着すること
ができ、これにより半田付は時の熱ストレスを緩和して
、半導体チップ５の特性や信鎖性の向上を図ることがで
きる。
さらにチップ分離を行う際、まず半導体ウェハ基板８を
所定厚のブレードで切断し、さらに放熱電極４及び絶縁
性放熱層８を上記ブレードより薄いブレードにより切断
するようにしたので、基板。
放熱電極、及び放熱層の切断はすべて機械的に行われる
こととなり、半導体チップ基板３や放熱電極４及び放熱
性絶縁層１２の外形寸法を高精度に制御することができ
る。また半導体ウェハ基板８の切断と、放熱電極４及び
放熱層１２の切断とを別々に行うため、被切断物の切断
をそれぞれの材質に適した条件で行うことができ、これ
により柔らかい半導体ウェハ基板を破損やクシツクの発
生を招くことなくソフトに切断し、硬い放熱電極等を良
好に切断することができる。
なお上記実施例では、放熱電極４と絶縁性放熱層１２と
を同一のブレードにより一括して切断した場合を示した
が、絶縁性放熱電極１２は放熱電極４を切断するブレー
ドよりさらに薄いブレードにより、具体的には放熱電極
４を切断溝幅７５μｍ程度で、絶縁性放熱層１２を切断
溝幅５０μｍ程度で分離するようにしても良い、この場
合第８図（ａ）に示すようピンセット３０の先端部は硬
い絶縁性放熱層１２とのみ接触することとなり、半導体
チップ基板３の破損を確実に防止することができる。す
なわち放熱電極４と絶縁性放熱層１２との外形寸法を同
一とした場合、チップのハンドリングの際第８図（ロ）
に示すように、ピンセット３０の先端部が柔らかい金等
の放熱電極４と接触することとなり、この場合放熱電極
４が変形して半導体チップ基板３にストレスが加わった
り、また変形が大きい場合にはピンセット３０と半導体
チップ基板３とが直接接触したりすることもあるが、絶
縁性放熱層１２の外形寸法を放熱電極４より大きくする
ことにより、このような不具合を解消することができる
。
また上述した実施例では、絶縁性放熱層１２として板状
のものを放熱電極４に熱圧着又は半田付けにより接着し
た場合について示したが、ＡｆＮ又はＢＮ等の粉末を導
電性膨脂等と混合し、放熱電極４上に塗布、硬化させて
もよく、また放熱電極４は上記実施例にように半導体チ
ップ基板３の裏面全面に形成したものに限ぎらず、選択
的に各半導体チップ５に対応する部位にのみ形成したも
のでもよい。
また半導体装置１００はこのような半導体チップ５０を
第１図に示すように半田材６を用いてキャリア７に接着
して構成しているが、上記半導体チップが放熱電極４を
バイアホール等を介して接地電極として用いるタイプの
ものである場合、該電極４とキャリア７とを直接接触さ
せて接地することができない。
そこで以下に示すような実装方法を用いることにより簡
単に放熱電極をキャリアに接地することができる。
第３図は上記実装方法の一例を示し、図中５０ａは半導
体チップ基板３内部にバイアホール１４を有する半導体
チップで、該チップのその他の構成は第１図に示すもの
と同一である。また７０はその表面に該半導体チップ５
０ａの絶縁性放熱層１２の厚さより深い凹部７１を有す
るキャリアである。ここでは、該キャリア７０の凹部７
１内に上記半導体チップ５０ａが配置され、該チップ側
面と上記凹部内面との隙間は、半田材６で満たされてい
る。
このような半導体装置では、半導体チップ基板３がその
放熱電８ｉ４部位までキャリア７に埋め込まれているた
め、半導体チップ５表面の接地電極（図示せず）は該チ
ップ基板３のバイアホール１４、放熱電極４．及び半田
材６を経由してキャリア７に電気的に接続されることと
なり、高周波特性を向上することができる。
また第４図はこのようにチップ裏面側に接地電極を必要
とするものの他の実装例を示しており、ここでは、キャ
リアに凹部を設ける代わりに、半導体チップ５０ｂの絶
縁性放熱層１２ａを、金等の金属を充填した複数のスル
ーホールを有する構造としている。この場合も第３図に
示した例と同様に半導体チップ５０ｂ表面の接地電極を
キャリア７に電気的に接続することができ、高周波特性
の向上を図ることができる。。
〔発明の効果〕
以上のように、本発明に係る半導体装置によれば、 （１）半導体チップ基板の裏面側に放熱電極層及び硬い
放熱層を順次形成し、該硬い放熱層の外形寸法を上記半
導体チップ基板の外形寸法より大きくしたので、半導体
チップのハンドリング時、その半導体チップ基板とその
取扱器具とが接触するのを防止することができ、これに
より半導体チップの破損を防止することができる効果が
ある。
（２）また半導体チップの裏面側の放熱体層を、半導体
チップ基板裏面上に形成された放熱電極層と、該放熱電
極層の表面に形成され上記半導体チップ基板材料の熱膨
張係数と近似した熱膨張係数を持つ放熱層とから構成し
たので、半導体チップの高温の半田付は時に半導体チッ
プ基板が変形するのを防止することができ、これにより
特性や信頼性を向上することができる効果がある。
（３）また半導体チップの搭載用キャリアを、その表面
に上記半導体チップの絶縁性放熱層の厚さより深い凹部
を有するものとし、該キャリアの凹部内に上記半導体チ
ップを埋め込んで、半田により固着したので、接地電極
である放熱電極とキャリアとの電気的接続を半田材を介
してとることができ、高周波特性を向上することができ
る効果がある。
（４）また半導体チップ裏面側の絶縁性放熱層を、金属
材料を充填したスルーホールを有するものとしたので、
接地用放熱電極とキャリアとの電気的接続を該スルーホ
ールを介してとることができ、これにより高周波特性を
向上することができる効果がある。
この発明に係る半導体装置の製造方法によれば、チップ
分離を行う際、まず半導体ウェハ基板を所定厚のブレー
ドで切断し、さらに放熱電極及び絶縁性放熱層を上記ブ
レードより薄いブレードにより切断するようにしたので
、基板、放熱電極、及び放熱層の切断はすべて機械的に
行われることとなり、半導体チップ基板や放熱電極及び
放熱性絶縁層の外形寸法を高精度に制御することができ
る効果があり、さらに被切断物の切断をそれぞれの材質
に適した条件で行うことが可能となり、これにより柔ら
かい半導体ウェハ基板を破損やクラックの発生を招くこ
となくソフトに切断し、硬い放熱電極等を良好に切断す
ることができる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置を説明する
ための斜視図、第２図は該半導体装置の半導体チップの
製造方法を工程順に説明するための断面図、第３図、第
４図はそれぞれバイアホールを有する本半導体装置をキ
ャリア上に実装する方法を説明するための図、第５図は
従来の放熱電極を備えた半導体装置を説明するための斜
視図、第６図は該半導体装置の製造方法を説明するため
の断面図、第７図は従来の他の半導体装置の製造方法を
説明するための図、第８図は本発明の実施例装置のハン
ドリング状態を示す図、第９図は放熱電極のメッキ厚と
該電極の基板からのはみ出し距離との関係の説明図、第
１０図は半導体チップ基板にかかる熱応力を本発明の実
施例装置と従来装置とで比較して示す図、第１１図は従
来の半導体装置のハンドリング状態を示す図である。 ２・・・機能素子層、３・・・半導体チップ基板、４・
・・放熱電極、６・・・半田材、８・・・半導体ウェハ
基板、９・・・裏面電極、１２，１２ａ・・・絶縁性放
熱層、１４・・・バイアホール、５０，５０ａ、５０ｂ
・・・半導体チップ、７０・・・キャリア、７１・・・
凹部、１００・・・半導体装置。 なお図中同一符号は同−又は相当部分を示す。

Claims (5)

    【特許請求の範囲】
  1. （１）半導体ウェハ基板表面に機能素子層を形成すると
    ともに、その裏面側に放熱電極層及び硬い放熱層を順次
    形成し、半導体チップに切り出してなる半導体装置であ
    って、 上記半導体チップを、その硬い放熱層の外形寸法が半導
    体チップ基板の外形寸法より大きい外形形状を有するも
    のとしたことを特徴とする半導体装置。
  2. （２）高温固着処理によりキャリア上への実装が可能な
    半導体装置において、 半導体ウェハ基板表面に機能素子層を、その裏面側に放
    熱電極層を形成し、 該放熱電極層表面に、上記半導体ウェハ基板の熱膨張係
    数に近い熱膨張係数を有する放熱層を形成し、 半導体チップに切り出してなることを特徴とする半導体
    装置。
  3. （３）半導体ウェハ基板表面に機能素子層を形成すると
    ともに、その裏面側に接地用放熱電極層及び絶縁性放熱
    層を順次形成し、半導体チップに切り出し、この半導体
    チップを半田材によりキャリア上に固着してなる半導体
    装置において、 上記キャリアを、その表面に上記絶縁性放熱層の厚さよ
    り深い凹部を有するものとし、 該キャリアの凹部内に上記半導体チップを配置するとと
    もに、該チップ側面と上記凹部内面との間に半田材を充
    填したことを特徴とする半導体装置。
  4. （４）半導体ウェハ基板表面に機能素子層を形成すると
    ともに、その襄面側に接地用放熱電極層及び絶縁性放熱
    層を順次形成し、半導体チップに切り出し、この半導体
    チップを半田材によりキャリア上に固着してなる半導体
    装置において、 上記半導体チップの絶縁性放熱層を、金属材料を充填し
    たスルーホールを有するものとしたことを特徴とする半
    導体装置。
  5. （５）半導体ウェハ基板表面に機能素子層を、その裏面
    側に放熱体層を形成した後、チップに分離するチップ分
    離工程を有する半導体装置の製造方法において、 上記チップ分離工程は、 上記半導体ウェハ基板を該基板表面側から第１のブレー
    ドにより所定の切断ラインに沿って切断分離する第１の
    切断分離工程と、 上記放熱体層を基板表面側から該第１のブレードより薄
    い第２のブレードにより上記切断ラインに沿って切断分
    離する第２の切断分離工程とを含むものであることを特
    徴とする半導体装置の製造方法。
JP1093578A 1989-04-04 1989-04-12 半導体装置及びその製造方法 Pending JPH02271558A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1093578A JPH02271558A (ja) 1989-04-12 1989-04-12 半導体装置及びその製造方法
DE4010370A DE4010370C2 (de) 1989-04-12 1990-03-30 Verfahren zum Herstellen von Halbleiterbauteilen
FR9004371A FR2646018B1 (fr) 1989-04-12 1990-04-05 Puce semiconductrice munie d'un dissipateur de chaleur et son procede de fabrication
US07/671,167 US5138439A (en) 1989-04-04 1991-03-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1093578A JPH02271558A (ja) 1989-04-12 1989-04-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH02271558A true JPH02271558A (ja) 1990-11-06

Family

ID=14086153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1093578A Pending JPH02271558A (ja) 1989-04-04 1989-04-12 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US5138439A (ja)
JP (1) JPH02271558A (ja)
DE (1) DE4010370C2 (ja)
FR (1) FR2646018B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169816A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体装置及びその選別方法
JP2015527708A (ja) * 2012-07-27 2015-09-17 テヒニッシェ ウニヴェルジテート ミュンヘンＴｅｃｈｎｉｓｃｈｅ Ｕｎｉｖｅｒｓｉｔａｔ Ｍｕｎｃｈｅｎ エネルギー貯蔵装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2665062B2 (ja) * 1991-02-12 1997-10-22 三菱電機株式会社 半導体装置の製造方法
JPH06209058A (ja) * 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法，並びにその実装方法
JPH06268112A (ja) * 1993-03-10 1994-09-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
US6331731B1 (en) 1995-12-07 2001-12-18 International Business Machines Corporation Column for module component
KR19980067735A (ko) * 1997-02-11 1998-10-15 문정환 반도체 패키지의 제조방법
DE19749987B4 (de) * 1997-07-11 2008-09-25 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
DE19729677B4 (de) * 1997-07-11 2006-05-18 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US6355505B1 (en) * 1998-04-08 2002-03-12 Fuji Photo Film Co., Ltd. Heat sink and method of manufacturing heat sink
JP2000077576A (ja) * 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
DE19906209C2 (de) * 1999-02-15 2003-03-20 Possehl Electronic Gmbh Verfahren zum Heraustrennen einzelner Schaltkreis-Einheiten aus einem Panel
SE516139C2 (sv) 1999-03-17 2001-11-26 Ericsson Telefon Ab L M Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare
DE10015962C2 (de) * 2000-03-30 2002-04-04 Infineon Technologies Ag Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
EP1162661B1 (en) * 2000-06-06 2006-09-27 STMicroelectronics S.r.l. Electronic semiconductor device having a heat spreader
DE10244791B4 (de) * 2002-09-26 2009-03-26 Robert Bosch Gmbh Vorrichtung zur Kühlung von elektronischen Bauelementen
DE10340681B4 (de) * 2003-09-04 2006-09-28 M.Pore Gmbh Verfahren zur Herstellung einer stoffschlüssigen, wärmeleitenden Verbindung zwischen einer offenporigen Schaumstruktur und einem nichtporösen Grundkörper für Wärmeübertrager, insbesonderer Kühlkörper
DE102004012818B3 (de) * 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102005061263B4 (de) 2005-12-20 2007-10-11 Infineon Technologies Austria Ag Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben
US20070262441A1 (en) * 2006-05-09 2007-11-15 Chi-Ming Chen Heat sink structure for embedded chips and method for fabricating the same
FR2921201B1 (fr) 2007-09-19 2009-12-18 Commissariat Energie Atomique Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1486855A (ja) * 1965-07-17 1967-10-05
DE2042494A1 (en) * 1970-08-27 1972-03-02 Licentia Gmbh Heat conducting pastes - mixture of zinc oxide and low viscosity epoxide esp for transistorised equipment
US3846824A (en) * 1973-06-13 1974-11-05 Gen Electric Improved thermally conductive and electrically insulative mounting systems for heat sinks
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
US4403241A (en) * 1980-08-22 1983-09-06 Bell Telephone Laboratories, Incorporated Method for etching III-V semiconductors and devices made by this method
DE3115017A1 (de) * 1981-04-14 1982-11-04 Blaupunkt-Werke Gmbh, 3200 Hildesheim Elektronisches bauelement
JPS5835956A (ja) * 1981-08-28 1983-03-02 Hitachi Ltd 混成集積回路装置
JPS5848926A (ja) * 1981-09-18 1983-03-23 Hitachi Ltd 絶縁型半導体装置
JPS58125854A (ja) * 1982-01-22 1983-07-27 Hitachi Ltd 半導体装置
FR2525815B1 (fr) * 1982-04-27 1985-08-30 Inf Milit Spatiale Aeronaut Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
JPS59124750A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体装置
JPS59224149A (ja) * 1983-06-03 1984-12-17 Sony Corp 発熱電子素子の取付構造
JPS59228740A (ja) * 1983-06-10 1984-12-22 Toshiba Corp 耐熱性絶縁板
JPS6066842A (ja) * 1983-09-22 1985-04-17 Fujitsu Ltd 半導体装置
JPS59145547A (ja) * 1984-01-26 1984-08-21 Denki Kagaku Kogyo Kk 放熱シ−トの製造法
JPS6150344A (ja) * 1984-08-18 1986-03-12 Hitachi Chem Co Ltd 集積回路の接続方法
JPS6156422A (ja) * 1984-08-28 1986-03-22 Nec Corp 半導体装置
DE3573137D1 (en) * 1984-10-03 1989-10-26 Sumitomo Electric Industries Material for a semiconductor device and process for its manufacture
JPS61184859A (ja) * 1985-02-13 1986-08-18 Nec Corp シリコンヒ−トシンクチツプ
DE3523061A1 (de) * 1985-06-27 1987-01-02 Siemens Ag Halbleiter-chip-anordnung
JPH063832B2 (ja) * 1985-10-04 1994-01-12 株式会社日立製作所 半導体装置
JPS62122157A (ja) * 1985-11-21 1987-06-03 Sharp Corp 光半導体用ヒ−トシンクの電極構造
JPS63140556A (ja) * 1986-12-01 1988-06-13 Mitsubishi Electric Corp 半導体装置
JPS63155652A (ja) * 1986-12-18 1988-06-28 Sanyo Electric Co Ltd ヒ−トシンクの固着方法
JPS63160257A (ja) * 1986-12-23 1988-07-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPS63186454A (ja) * 1987-01-28 1988-08-02 Mitsubishi Electric Corp 半導体装置用放熱板装置
DE3709200A1 (de) * 1987-03-20 1988-09-29 Heraeus Gmbh W C Elektronisches bauteil
JPS63276507A (ja) * 1987-05-08 1988-11-14 Mitsubishi Electric Corp ダイシング方法
JPS63296361A (ja) * 1987-05-28 1988-12-02 Hitachi Cable Ltd 半導体装置
JPH01270308A (ja) * 1988-04-22 1989-10-27 Mitsubishi Electric Corp 半導体チツプ
JPH01316959A (ja) * 1988-06-17 1989-12-21 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169816A (ja) * 1993-12-16 1995-07-04 Nec Corp 半導体装置及びその選別方法
JP2015527708A (ja) * 2012-07-27 2015-09-17 テヒニッシェ ウニヴェルジテート ミュンヘンＴｅｃｈｎｉｓｃｈｅ Ｕｎｉｖｅｒｓｉｔａｔ Ｍｕｎｃｈｅｎ エネルギー貯蔵装置
US9559394B2 (en) 2012-07-27 2017-01-31 Technische Universitat Munchen Energy storage device

Also Published As

Publication number Publication date
FR2646018B1 (fr) 1998-01-02
DE4010370A1 (de) 1990-10-18
FR2646018A1 (fr) 1990-10-19
US5138439A (en) 1992-08-11
DE4010370C2 (de) 1995-05-11

Similar Documents

Publication Publication Date Title
JPH02271558A (ja) 半導体装置及びその製造方法
JP3621093B2 (ja) 集積回路装置を製造するための方法及び装置
EP1909321B1 (en) Metal-ceramic composite substrate and method for manufacturing same
US6307261B1 (en) Method for the manufacturing of a semiconductor device which comprises at least one chip and corresponding device
JP2763441B2 (ja) 半導体装置の製造方法
JPS5839048A (ja) フレキシブル領域接着テ−プ
JPH06209058A (ja) 半導体装置及びその製造方法，並びにその実装方法
JPH04211137A (ja) 集積回路はんだダイ結合構造および方法
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
KR20040097899A (ko) 반도체 장치의 제조 방법
JPH04144157A (ja) 半導体装置およびその製造方法
JP3882521B2 (ja) 半導体装置の実装方法
JP2000269392A (ja) 半導体モジュール及び放熱用絶縁板
EP1336993A1 (en) Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process
JP2004158739A (ja) 樹脂封止型半導体装置およびその製造方法
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
US20230369176A1 (en) Power module package baseplate with step recess design
US20240120253A1 (en) Integrated substrates and related methods
JP2883458B2 (ja) 混成集積回路用配線板の製造方法
JPH0618242B2 (ja) ハイブリツド集積回路
JPH1116939A (ja) 半導体装置及びその製造方法
JPH10224059A (ja) ヒートシンク
JPS5824014B2 (ja) 実装体の製造方法
JP2002231731A (ja) 化合物半導体装置の製造方法
JP2845634B2 (ja) セラミックパッケージ