DE19749987B4 - Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente - Google Patents
Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente Download PDFInfo
- Publication number
- DE19749987B4 DE19749987B4 DE19749987A DE19749987A DE19749987B4 DE 19749987 B4 DE19749987 B4 DE 19749987B4 DE 19749987 A DE19749987 A DE 19749987A DE 19749987 A DE19749987 A DE 19749987A DE 19749987 B4 DE19749987 B4 DE 19749987B4
- Authority
- DE
- Germany
- Prior art keywords
- housing
- metallization
- ceramic layer
- metal
- peripheral wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
- Die Erfindung bezieht sich auf ein Gehäuse gemäß dem Oberbegriff von Patentanspruch 1 oder 8. Ein Gehäuse dieser Art ist Gegenstand de Hauptpatentes
DE 197 29 677 . - Bekannt ist ein Gehäuse, welches aus einer keramischen Grundplatte, einem metallischen Rahmen und einem auf der Oberseite des Gehäuses befestigten, den Gehäuseinnenraum abschließenden Deckel besteht (
US 4 646 129 ). Nachteilig bei diesem bekannten Gehäuse ist, daß der metallische Deckel einen der äußeren Anschlüsse des Bauelementes bildet, so daß der Zusammenbau des Bauelementes aus dem Gehäuse und den Halbleiterchips äußerst problematisch ist. Auch muß die Höhe des Rahmens exakt auf die Höhe des Chips abgestimmt sein. - Bekannt ist weiterhin ein Gehäuse für Halbleiterbauelemente (
US 5 148 264 ), welches insgesamt aus Metall besteht und in welches ein isolierendes Substrat eingesetzt und in geeigneter Weise befestigt ist, daß dann Leiterbahnen und Kontaktflächen für die Bauelemente aufweist. Die äußeren Anschlüsse sind an der Oberseite des Gehäuses durch einen Keramik-Deckel herausgeführt. Der Aufbau sowie insbesondere auch die Herstellung dieses bekannten Gehäuses und auch eine das Gehäuse aufweisenden Bauelementes sind aufwendig und umständlich. - Bekannt ist weiterhin auch eine Keramik-Metall-Verbindung für ein luftdichtes, d. h. hermetisch verschließbares Gehäuse (
EP 0 743 131 A1 ), bei dem auf einem Ring aus Keramik beidseitig jeweils ein Metalldeckel befestigt wird, und zwar unter Verwendung einer Metallzwischenschicht, die mittels Aktivlot auf dem Keramikring befestigt ist und auf welcher dann der Metalldeckel aufgelötet wird. Abgesehen davon, daß dieses bekannte Gehäuse nicht generell für die Aufnahme verschiedenster Halbleiterchips, insbesondere auch für die Aufnahme von Halbleiterchips in Form von Transistoren, Tyristoren, und zur Aufnahme zugehöriger, ebenfalls von Halbleiterchips gebildeter Treiberstufen oder -chips usw. geeignet ist, ist die im bekannten Fall notwendige Verwendung von Aktivlot sehr nachteilig. Dieses greift die Keramik an und reduziert die Biegebruchfestigkeit, was insbesondere bei den bei Leistungsbauelemente auftretenden hohen thermischen Beanspruchungen extrem nachteilig ist. - Bekannt ist es, die u. a. zum Herstellen von Leiterbahnen, Anschlüssen usw. benötigte Metallisierung auf einer Keramik, z. B. auf einer Aluminium-Oxid-Keramik mit Hilfe des sogenannten „DCB-Verfahrens" (Direct-Copper-Bond-Technology) herzustellen, und zwar unter Verwendung von die Metallisierung bildenden Metall- bzw. Kupferfolien oder Metall- bzw. Kupferblechen, die an ihren Oberflächenseiten eine Schicht oder einen Überzug (Aufschmelzschicht) aus einer chemischen Verbindung aus dem Metall und einem reaktiven Gas, bevorzugt Sauerstoff aufweisen. Bei diesem beispielsweise in der
US-PS 37 44 120 oder in derDE-PS 23 19 854 beschriebenen Verfahren bildet diese Schicht oder dieser Überzug (Aufschmelzschicht) ein Eutektikum mit einer Schmelztemperatur unter der Schmelztemperatur des Metalls (z. B. Kupfers), so daß durch Auflegen der Folie auf die Keramik und durch Erhitzen sämtlicher Schichten diese miteinander verbunden werden können, und zwar durch Aufschmelzen des Metalls bzw. Kupfers im wesentlichen nur im Bereich der Aufschmelzschicht bzw. Oxidschicht. - Dieses DCB-Verfahren weist dann z. B. folgende Verfahrensschritte auf:
- • Oxidieren einer Kupferfolie derart, daß sich eine gleichmäßige Kupferoxidschicht ergibt;
- • Auflegen des Kupferfolie auf die Keramikschicht;
- • Erhitzen des Verbundes auf eine Prozeßtemperatur zwischen etwa 1070 bis 1075°C, z. B. auf ca. 1071°C;
- • Abkühlen auf Raumtemperatur.
- Bekannt ist weiterhin (
DE 44 44 680 A1 ), Anschlüsse wie in der1 , seitlich aus einem Gehäuse herauszuführen, d. h. radial über die Außenseite des Gehäuses wegstehen zu lassen. Ferner ist aus derDE 40 10 370 A1 ein Halbleiterbauteil mit plattierter Wärmesenke bekannt und dieDE 43 38 706 A1 beschreibt eine spezielle Gehäuseausführung, bei der die Anschlüsse für ein Halbleiterbauelement von mehreren Metallschichten gebildet sind, die jeweils elektrisch durch eine Isolierschicht bzw. Keramikschicht voneinander getrennt sind. - In der Literaturstelle von INTRATER J.: „The Challenge of Bonding Metals to Ceramics" MACHINE DESIGN, Bd. 61, November 23, 1998, S. 95–100 ist ein Multilager-Pin-Grid-Array-Halbleitergehäuse beschrieben. Die Literaturstelle von BURGES, J. F., et al.: „Hybrid Packages by the Direct Bonded Copper Process", SOLID STATE TECHNOLOGY, Mai 1975, Seite 42–44 beschreibt in der
4 die Herstellung eines Gehäuses, welches im wesentlichen aus einer Keramikschicht mit einer Metallisierung an der Ober- und Unterseite besteht. Die Metallisierung an der Oberseite der Keramikschicht bildet die Leiterbahnen, aber auch die äußeren Anschlüsse, die über den Umfang der Keramikschicht wegstehen. Zur Bildung des Gehäuseinnenraumes wird auf die obere Metallisierung ein Rahmen aus einem elektrisch isolierenden Material (Glas-Keramik) aufgelegt, auf den dann ein weiterer Metallrahmen (window frame) aufgebracht wird, und zwar zum Befestigen eines Deckels. - Aufgabe der Erfindung ist es, ein Gehäuse aufzuzeigen, welches bei vereinfachter Herstellung einen hermetischen Abschluß des Gehäuseinnenraumes gewährleistet. Zur Lösung dieser Aufgabe ist ein Gehäuse entsprechend den Patentansprüchen 1 oder 8 ausgebildet.
- Eine Besonderheit der Erfindung besteht u. a. darin, daß bei dem durch den Rahmen und den Deckel an sich im Aufbau sehr einfachen Gehäuse sämtliche äußeren Anschlüsse nur an dem die Basisplatte des Gehäuses bildenden Mehrfachsubstrat vorgesehen sind, insbesondere der Deckel nicht als äußerer Anschluß benötigt wird und auch keine äußeren Anschlüsse durch den Deckel herausgeführt sind. Hierdurch ist es beim Herstellen des Bauelementes möglich, die Halbleiterbauelemente oder -chips bei geöffnetem Gehäuseinnenraum in diesen einzusetzen und das Bauelement vor dem Verschließen des Gehäuses prüffertig zu bestücken und zusammenzubauen. Erst dann wird das Gehäuse hermetisch mit dem Deckel verschlossen, wobei auch keine besonderen Toleranzen insbesondere in Bezug auf die Höhe des die Umfangswand bildenden Metallrahmens einzuhalten sind.
- Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche. Die Erfindung wird im Folgenden anhand der Figuren an Ausführungsbeispielen näher erläutert. Es zeigen:
-
1 in vereinfachter Darstellung und im Schnitt ein Gehäuse gemäß dem Stand der Technik; -
2 eine Draufsicht auf das geöffnete Gehäuse der1 ; -
3 in einer Darstellung ähnlich1 eine gegenüber1 modifizierte Ausführung des Gehäuses; -
4 eine Draufsicht auf das Gehäuse der3 ; -
5 in Schnittdarstellung ähnlich3 eine zweite mögliche Ausführungsform der Erfindung; -
6 eine Draufsicht auf das geöffnete Gehäuse der5 . - Das in den
1 und2 wiedergegebene Gehäuse (Package) gemäß dem Stand der Technik besteht aus einem die Unterseite bzw. den Boden des Gehäuses bildenden Mehrfachsubstrat2 , aus einem den Gehäuseinnenraum3 am Umfang umschließenden Metallrahmen aus einer Legierung mit einem Wärmeausdehnungskoeffizienten kleiner als 10 × 10–6 1/K, beispielsweise aus Covar® sowie aus einem aus dem gleichen Metall hergestellten Deckel5 , der den Innenraum3 an der Oberseite des Gehäuses1 dicht verschließt und hierfür beispielsweise mit dem Rahmen4 verschweißt ist, vorzugsweise durch Laserschweißen oder Rollnahtschweißen. - Das Mehrschichtsubstrat
2 besteht bei der dargestellten Ausführungsform aus zwei Keramikschichten, und zwar aus der oberen Keramikschicht6 , die an ihrer den Innenraum3 zugewandten Oberseite flächig mit einer ersten Metallisierung8 versehen ist, und aus der zweiten Keramikschicht7 , die an ihrer dem Gehäuseinnenraum3 abgewandten Unterseite flächig mit einer Metallisierung9 versehen ist. Zwischen den beiden Keramikschichten6 und7 ist eine Metallisierung10 vorgesehen, die flächig sowohl mit der Unterseite der Keramikschicht6 als auch mit der Oberseite der Keramikschicht7 verbunden ist und die beiden Keramikschichten mit ihren Metallisierungen8 und9 zu dem Mehrschichtsubstrat verbindet. Die Metallisierungen8 und10 sind strukturiert, und zwar die Metallisierung8 zur Bildung einer in sich geschlossenen, rechteckförmigen Rahmenstruktur8' entlang des Randes der Keramikschicht6 sowie zur Bildung von mehreren, voneinander elektrisch getrennten Kontaktflächen8' , Leiterbahnen8''' sowie Löt- oder Befestigungsflächen8'''' zum Auflöten von nicht dargestellten Halbleiterchips, die dann im Innenraum3 des Gehäuses1 aufgenommen sind. Die strukturierten Flächen8'' –8'''' befinden sich innerhalb der Rahmenstruktur8' und sind gegenüber dieser elektrisch getrennt. Der äußere Rand der Rahmenstruktur8' verläuft in einem gewissen Abstand von dem äußeren Rand der Keramikschicht6 . - Die Metallisierung
10 ist zur Bildung von Leiterbahnen10' und von über den Rand des Mehrfachsubstrates2 wegstehenden äußeren Anschlüssen10'' entsprechend strukturiert. Weiterhin sind in der Keramikschicht6 Öffnungen11 für Durchkontaktierungen12 vorgesehen. Letztere sind von Metallkörpern gebildet, die jeweils in die Öffnung11 eingesetzt und mit den Metallisierungen8 und10 bzw. den von diesen Metallisierungen gebildeten Bereichen8'' –8'''' und10' verbunden sind, insbesondere auch zur Herstellung von elektrischen Verbindungen zwischen den Bereichen8'' –8'''' und den äußeren Anschlüssen10'' . - Die Herstellung des Mehrfach-Substrates
2 erfolgt mit Hilfe der DCB-Technik, wobei die Metallisierungen8 –10 jeweils von Metallfolien gebildet sind und die Durchkontaktierungen12 von Metallkörpern, beispielsweise von kugel- oder rondenförmigen Metallkörpern, vorzugsweise solchen aus Kupfer oder Kupferlegierung gebildeten sind. Zumindest die Metallisierung10 wird vor dem Anwenden des DCB-Verfahrens bereits strukturiert. - Zum Herstellen des Mehrschicht-Substrates
2 werden die die Metallisierungen bildenden Folien aus Metall, d. h. beispielsweise aus Kupfer oder Kupferlegierung und die Keramikschichten6 und7 mit den die Durchkontaktierungen12 bildenden Körpern in den Öffnungen11 aufeinandergelegt und dann die gesamte, Lagenstruktur zur Herstellung der DCB-Verbindungen in einer entsprechenden Atmosphäre auf die Prozeßtemperatur erhitzt und anschließend abgekühlt. - Nach dem Herstellen des Mehrschichtsubstrates
2 wird die Metallisierung8 in der gewünschten Weise strukturiert, beispielsweise unter Anwendung bekannter Ätz-Techniken. Grundsätzlich ist es aber auch möglich, die Metallisierung8 ebenfalls vor Anwendung der DCB-Technik zu strukturieren, beispielsweise durch Stanzen. Auch eine teilweise Strukturierung der Metallisierung8 ist vor der Anwendung der DCB-Technik möglich, wobei dann die endgültige Strukturierung nach dem Fertigstellen des Mehrfach-Substrates2 erfolgt, beispielsweise durch die übliche Maskierungs- und Ätztechnik. - Der beidseitig offene Metallrahmen
4 wird auf das fertiggestellte und an der Oberseite bzw. an der Metallisierung8 strukturierten Substrat2 durch Auflöten befestigt, und zwar unter Verwendung eines Hartlots mit einer Löttemperatur gleich oder größer 600°C und mit einem Wärmeausdehnungskoeffizienten von etwa 7,2 × 10–6 1/K. - Das Auflöten der Halbleiterchips auf die Flächen
8'' , das Verbinden der elektrischen Anschlüsse dieser Chips mit Kontaktflächen8'' sowie weitere innere Verbindungen insbesondere auch über die Leiterbahnen8'' erfolgen dann selbstverständlich vor dem Verschließen des Gehäuses1 mit dem Deckel5 . - Die
3 und4 zeigen ein Gehäuse1a , welches sich von dem Gehäuse1 u. a. dadurch unterscheidet, daß das Mehrfachsubstrat2a mit einer größeren Breite seitlich über den Rahmen4 vorsteht und daß anstelle der Anschlüsse10'' Anschlüsse13 vorgesehen sind, die nach oben herausgeführt sind, d. h. ausgehend von den von der Metallisierung10 gebildeten Leiterbahnen10' durch jeweils eine Öffnung14 in der Keramikschicht6 und eine Öffnung15 in der darüberliegenden Metallisierung8 hindurch über die Oberseite des Mehrfachsubstrates2a außerhalb des Rahmens4 vorstehen, und zwar in einer Achsrichtung senkrecht zu der Ebene des Mehrfachsubstrates2a . Letzteres ist so ausgebildet, daß die Metallisierung8 und die Keramikschicht6 eine Öffnung16 besitzen, die sich über den gesamten Querschnitt des Innenraumes3 erstreckt, so daß im Inneren des Gehäuses1a die Metallisierung10 freiliegt und diese Metallisierung dann zusätzlich zu Leiterbahnen10' auch noch frei liegende Kontaktflächen10''' , die zumindest teilweise wieder mit Leiterbahnen verbunden sind, sowie auch frei liegende Flächen10'''' zur Befestigung bzw. zum Auflöten von Halbleiterchips bildet. Die Metallisierung8 bildet im wesentlichen nur eine äußere Rahmenstruktur8a' , die sich von der Rahmenstruktur8' durch eine größere Breite sowie auch dadurch unterscheidet, daß sie praktisch mit ihrer gesamten Breite über den Metallrahmen4 nach außen vorsteht, und zwar bei der dargestellten Ausführungsform an praktisch drei aneinander angrenzenden Seiten des im wesentlichen rechteckförmigen Gehäuses1a . In der Rahmenstruktur sind auch die Öffnungen15 vorgesehen. Die Anschlüsse13 sind von stiftartigen Rohlingen gebildet, die aus Kupfer oder einer Kupferlegierung bestehen und die bei der Herstellung des Mehrfachsubstrates2a mittels der DCB-Technik zugleich mit der strukturierten Metallisierung10 bzw. mit den dortigen Leiterbahnen10' verbunden werden. Die Rohlinge besitzen hierfür einen Kopf, der eine großflächige Verbindung sicherstellt. Die Öffnung16 in der Keramikschicht6 ist in ihrem Querschnitt gleich den Innenquerschnitt des Rahmens4 . Dieser ist auf die Rahmenstruktur8a' wiederum unter Verwendung des vorgenannten Hartlotes dicht verbunden. - Wie die
3 zeigt, bildet die Metallisierung10 zusätzlich noch eine äußere in sich geschlossene rahmenartige Struktur10''''' , die sich entlang des Randes des Mehrschichtsubstrates2a erstreckt, und zwar ebenso wie die Metallisierung8 und die Metallisierung9 jeweils gegenüber dem Rand der zugehörigen Keramikschicht6 bzw.7 leicht nach innen zurückversetzt. Mit dem beschriebenen Aufbau des Gehäuses1a wird nicht nur erreicht, daß die Anschlüsse13 nach oben herausgeführt sind und damit ein ausreichend großer Abstand insbesondere auch zu einer mit der unteren Metallisierung9 in Verbindung stehenden Fläche einer Grund-Platte oder eines metallischen Kühlelementes besteht, sondern durch die beschriebene Ausbildung des Gehäuses1a ist auch erreicht, daß nicht nur der Innenraum3 des Gehäuses, sondern insbesondere auch die an die Anschlüsse13 führenden Leiterbahnen10' durch Metallflächen, nämlich durch die Rahmenstruktur8a' , durch die Rahmenstruktur10''''' sowie durch die Metallisierung9 insbesondere gegenüber äußeren elektrischen Feldern und/oder elektromagnetischen Wellen optimal abgeschirmt sind. - Die
5 und6 zeigen als weitere Ausführungsformen ein Gehäuse1b , welches sich von dem Gehäuse1a dadurch unterscheidet, daß das Mehrschichtsubstrat2b abweichend von den Mehrschichtsubstraten2 und2a lediglich die Keramikschicht6 und die Metallisierungen8 und10 aufweist. Die Metallisierung8 ist bei dem Gehäuse1b in gleicher Weise strukturiert wie die Metallisierung8 des Gehäuses1 . Auch der Metallrahmen4 ist in gleicher Weise befestigt, wie dies für den Metallrahmen4 des Gehäuses1 beschrieben wurde. Die Metallisierung10 ist bei dem Gehäuse1b nicht strukturiert, sondern lediglich mit Öffnungen17 versehen. Achsgleich mit diesen Öffnungen17 ist jeweils eine Öffnung18 in der Keramikschicht6 vorgesehen. Durch die Öffnungen17 und18 sind Anschlüsse19 nach unten herausgeführt, die mit ihrer Längserstreckung wiederum senkrecht zur Ebene des Mehrschichtsubstrates2b liegen. Die Anschlüsse19 , die jeweils mit einer Kontaktfläche8" oder einer Leiterbahn8''' oder einer Befestigungsfläche8'''' verbunden sind, bestehend aus Kupfer oder einer Kupferlegierung und sind z. B. mittels der DCB-Technik beim Herstellen des Mehrschichtsubstrates2b mit der Metallisierung8 verbunden, die dann nach dem Fertigstellen des Mehrschichtsubstrates2b beispielsweise strukturiert wird. - Die Dicke der Metallisierungen
8 ,9 und10 beträgt beispielsweise 0,3 mm. Die Dicke der Keramikschichten6 und7 betragen beispielsweise 0,63 mm. Der Durchmesser der Durchkontaktierungen12 beträgt beispielsweise 0,8 mm. Die Dicke des Metallrahmens4 beträgt beispielsweise 0,5 bis 1,5 mm. - Die Öffnungen
15 und17 in den Metallisierungen8 bzw.10 besitzen einen im Vergleich zum Durchmesser der Anschlüsse13 bzw.19 sehr viel größeren Durchmesser, um insbesondere auch die erforderliche Spannungsfestigkeit zwischen diesen Anschlüssen und den jeweiligen Metallisierungen zu gewährleisten. So besitzen die Anschlüsse beispielsweise einen Durchmesser von etwa 1,0 bis 2,0 mm, wobei der Durchmesser der jeweiligen Öffnung15 bzw.17 ein Vielfaches, beispielsweise das Dreifache oder Vierfache dieses Durchmessers ist. -
- 1, la, 1b
- Gehäuse
- 2, 2a, 2b
- Substrat
- 3
- Innenraum
- 4
- Rahmen
- 5
- Deckel
- 6, 7
- Keramikschicht
- 8, 9, 10
- Metallisierung
- 8', 8a'
- Raumstruktur
- 8"
- Kontaktfläche
- 8'''
- Leiterbahn
- 8''''
- Befestigungsfläche
- 10
- Leiterbahn
- 10''
- Anschluß
- 10'''
- Kontaktfläche
- 10''''
- Befestigungsfläche
- 10'''''
- Rahmenstruktur
- 11
- Öffnung
- 12
- Durchkontaktierung
- 13
- Anschluß
- 14–18
- Öffnung
- 19
- Anschluß
Claims (10)
- Gehäuse oder Package für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente, mit einem den Boden des Gehäuses bildenden Mehrfachsubstrat (
2 ), welches aus einer ersten Keramikschicht (6 ), die an einer Oberflächenseite mit einer ersten Metallisierung (8 ) und an der anderen Oberflächenseite mit einer zweiten Metallisierung (10 ) versehen ist, und aus einer zweiten Keramikschicht (7 ), die über die zweite Metallisierung (10 ) mit der ersten Keramikschicht (6 ) verbunden ist, besteht, wobei die erste und zweite Metallisierung (8 ,10 ) jeweils von Metallfolien gebildet sind, die auf der wenigstens ersten Keramikschicht (6 ) flächig befestigt und strukturiert sind, und die erste Metallisierung (8 ) eine geschlossene Rahmenstruktur (8a' ) bildet, mit einem die Umfangswand des Gehäuses bildenden und den Innenraum (3 ) des Gehäuses umschließenden beidseitig offenen Metallrahmen (4 ), der auf der Rahmenstruktur (8a' ) aufgelötet und durch einen Deckel (5 ) hermetisch verschließbar ist, wobei das Mehrfachsubstrat (2a ) innerhalb des von der Umfangswand (4 ) umschlossenen Innenraumes (3 ) frei liegende Kontaktflächen (10''' ) und/oder Leiterbahnen (10' ) und/oder Befestigungsflächen (10'''' ) für Halbleiterbauelemente aufweist, sowie mit äußeren Anschlüssen (13 ), wobei sämtliche Metallfolien (8 ,9 ,10 ) und Keramikschichten (6 ,7 ) des Mehrfachsubstrates (2a ) mittels der DCB-Technik miteinander verbunden sind, wobei sämtliche äußere Anschlüsse (13 ) ausschließlich an dem Mehrfachsubstrat (2a ) vorgesehen sind,und wobei die äußeren Anschlüsse (13 ) mit den Leiterbahnen (10' ) der zweiten strukturierten Metallisierung (10 ) verbunden sind, durch Öffnungen (15 ) der ersten Keramikschicht und der ersten Metallisierung (8 ) hindurchgeführt sind und über die Oberseite des Mehrfachsubtrates (2a ) außerhalb des von dem Metallrahmen (4 ) umschlossenen Raumes vorstehen, nach PatentDE 197 29 677 , dadurch gekennzeichnet, dass der die Umfangswand des Gehäuses bildende Metallrahmen (4 ) aus einem Metall mit einem Wärmeausdehnungskoeffizienten im Bereich zwischen 4 × 10–6 bis 12 × 10–6 1/K besteht. - Gehäuse nach Anspruch 1, dadurch gekennzeichnet, dass auf der den Innenraum (
3 ) des Gehäuses abgewandten Seite der zweiten Keramikschicht (7 ) eine dritte Metallisierung (9 ) aufgebracht ist. - Gehäuse nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Metallisierung (
8 ) sowie die erste Keramikschicht (6 ) mit einer Öffnung (16 ) derart versehen sind, dass im Inneren des Gehäuses die zweite, strukturierte Metallisierung (10 ) freiliegt, und diese zweite Metallisierung die frei liegenden Leiterbahnen (10' ), Kontaktflächen (10'' ), Befestigungsflächen (10'''' ) bildet. - Gehäuse nach Anspruch 3, dadurch gekennzeichnet, dass im Inneren des Gehäuses die zweite, strukturierte Metallisierung (
10 ) über den gesamten Querschnitt des Gehäuseinnenraumes (3 ) freiliegt. - Gehäuse nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der die Umfangswand des Gehäuses bildende Metallrahmen (
4 ) mittels eines Hartlotes mit einer Löttemperatur größer als 600°C mit der Rahmenstruktur (8a' ) der ersten Metallisierung (8 ) des Mehrfachsubstrates (2a ) verbunden ist. - Gehäuse nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die zweite Metallisierung (
10 ) eine zweite Rahmenstruktur (10''''' ) bildet, die elektrisch getrennt von Leiterbahnen und/oder Kontaktflächen der zweiten Metallisierung (10 ) ist und diese umschließt. - Gehäuse nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zumindest die Öffnungen (
15 ) in der ersten Metallisierung (8 ) einen Durchmesser aufweisen, der wesentlich größer ist als der Durchmesser der Anschlüsse (13 ). - Gehäuse oder Package für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente, mit einem den Boden des Gehäuses bildenden Mehrfachsubstrat (
2 ), welches aus wenigstens einer ersten Keramikschicht (6 ) besteht, die an einer Oberflächenseite mit einer ersten Metallisierung (8 ) und an der anderen Oberflächenseite mit einer zweiten Metallisierung (10 ) versehen ist, die jeweils von Metallfolien gebildet sind, die auf der wenigstens einen ersten Keramikschicht (6 ) flächig befestigt und strukturiert sind, wobei die erste Metallisierung (8 ) eine geschlossene Rahmenstruktur (8a' ) bildet, mit einem die Umfangswand des Gehäuses bildenden und den Innenraum (3 ) des Gehäuses umschließenden beidseitig offenen Metallrahmen (4 ), der auf der Rahmenstruktur (8a' ) aufgelötet und durch einen Deckel (5 ) hermetisch verschließbar ist, mit innerhalb des von der Umfangswand (4 ) umschlossenen Innenraumes (3 ) auf dem Mehrfachsubstrat (2a ) gebildeten frei liegenden Kontaktflächen (8''' ) und/oder Leiterbahnen (8' ) und/oder Befestigungsflächen (8'''' ) für Halbleiterbauelemente, sowie mit äußeren mit Leiterbahnen verbundenen Anschlüssen, wobei sämtliche Metallfolien (8 ,9 ,10 ) und Keramikschichten (6 ,7 ) des Mehrfachsubstrates (2a ) mittels der DCB-Technik miteinander verbunden sind, wobei sämtliche äußeren Anschlüsse (13 ) ausschließlich an dem Mehrfachsubstrat (2a ) vorgesehen sind, und wobei die äußeren Anschlüsse (19 ) mit den Kontaktflächen (8'' ) und/oder Leiterbahnen (8''' ) und/oder Befestigungsflächen (8'''' ) der strukturierten ersten Metallisierung verbunden sind und durch Öffnungen des Mehrfachsubstrates (2b ) oder durch Öffnungen (17 ,18 ) zumindest der zweiten Metallisierung (10 ) und der ersten Keramikschicht (6 ) an der dem Innenraum (3 ) abgewandten Seite des Gehäuses herausgeführt sind, nach PatentDE 197 29 677 , dadurch gekennzeichnet, dass der die Umfangswand des Gehäuses bildende Metallrahmen (4 ) aus einem Metall mit einem Wärmeausdehnungskoeffizienten im Bereich zwischen 4 × 10–6 bis 12 × 10–6 1/K besteht. - Gehäuse nach Anspruch 8, dadurch gekennzeichnet, dass der die Umfangswand des Gehäuses bildende Metallrahmen (
4 ) mittels eines Hartlotes mit einer Löttemperatur größer als 600°C mit der Rahmenstruktur (8a' ) der ersten Metallisierung (8 ) des Mehrfachsubstrates (2a ) verbunden ist. - Gehäuse nach einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass die Verbindungen der Anschlüsse (
13 ,19 ) mit der zweiten und/oder ersten Metallisierung (10 ,8 ) mittels der DCB-Technik hergestellt sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19749987A DE19749987B4 (de) | 1997-07-11 | 1997-11-12 | Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997129677 DE19729677B4 (de) | 1997-07-11 | 1997-07-11 | Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente |
DE19749987A DE19749987B4 (de) | 1997-07-11 | 1997-11-12 | Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19749987A1 DE19749987A1 (de) | 1999-06-02 |
DE19749987B4 true DE19749987B4 (de) | 2008-09-25 |
Family
ID=26038215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19749987A Expired - Fee Related DE19749987B4 (de) | 1997-07-11 | 1997-11-12 | Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19749987B4 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6864574B1 (en) * | 1999-11-29 | 2005-03-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor package |
DE102004024920B4 (de) * | 2004-05-19 | 2009-06-10 | Trafag Ag | Drucksensor |
DE102008025202B4 (de) | 2008-05-27 | 2014-11-06 | Epcos Ag | Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren |
EP2892074B1 (de) * | 2012-08-31 | 2018-01-03 | Mitsubishi Materials Corporation | Strommodulsubstrat und strommodul |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3744120A (en) * | 1972-04-20 | 1973-07-10 | Gen Electric | Direct bonding of metals with a metal-gas eutectic |
DE2319854C2 (de) * | 1972-04-20 | 1983-12-29 | General Electric Co., Schenectady, N.Y. | Verfahren zum direkten Verbinden eines Metallteiles mit einem aus nichtmetallischem Material bestehenden Substraten |
US4646129A (en) * | 1983-09-06 | 1987-02-24 | General Electric Company | Hermetic power chip packages |
DE4010370A1 (de) * | 1989-04-12 | 1990-10-18 | Mitsubishi Electric Corp | Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung |
US5057376A (en) * | 1988-11-15 | 1991-10-15 | Asahi Glass Company Ltd. | Hybrid package, glass ceramic substrate for the hybrid package, and composition for the glass ceramic substrate |
US5148264A (en) * | 1990-05-02 | 1992-09-15 | Harris Semiconductor Patents, Inc. | High current hermetic package |
DE4338706A1 (de) * | 1993-08-24 | 1995-05-04 | Schulz Harder Juergen | Mehrschicht-Substrat |
DE4444680A1 (de) * | 1994-12-15 | 1996-06-27 | Schulz Harder Juergen | Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente |
EP0743131A1 (de) * | 1995-05-17 | 1996-11-20 | Kabushiki Kaisha Toshiba | Metallkeramik Verbindung |
-
1997
- 1997-11-12 DE DE19749987A patent/DE19749987B4/de not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3744120A (en) * | 1972-04-20 | 1973-07-10 | Gen Electric | Direct bonding of metals with a metal-gas eutectic |
DE2319854C2 (de) * | 1972-04-20 | 1983-12-29 | General Electric Co., Schenectady, N.Y. | Verfahren zum direkten Verbinden eines Metallteiles mit einem aus nichtmetallischem Material bestehenden Substraten |
US4646129A (en) * | 1983-09-06 | 1987-02-24 | General Electric Company | Hermetic power chip packages |
US5057376A (en) * | 1988-11-15 | 1991-10-15 | Asahi Glass Company Ltd. | Hybrid package, glass ceramic substrate for the hybrid package, and composition for the glass ceramic substrate |
DE4010370A1 (de) * | 1989-04-12 | 1990-10-18 | Mitsubishi Electric Corp | Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung |
US5148264A (en) * | 1990-05-02 | 1992-09-15 | Harris Semiconductor Patents, Inc. | High current hermetic package |
DE4338706A1 (de) * | 1993-08-24 | 1995-05-04 | Schulz Harder Juergen | Mehrschicht-Substrat |
DE4444680A1 (de) * | 1994-12-15 | 1996-06-27 | Schulz Harder Juergen | Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente |
EP0743131A1 (de) * | 1995-05-17 | 1996-11-20 | Kabushiki Kaisha Toshiba | Metallkeramik Verbindung |
Non-Patent Citations (2)
Title |
---|
BURGESS, J.F., et al. Hybrid Packages by the Direct Bonded Copper Process. Solid State Technology, May 1975, S. 42-44 * |
INTRATER, J.: The Challenge of Bonding Metals to Ceramics. In: MACHINE DESIGN, Bd. 61, November 23, 1989, S. 95-100 * |
Also Published As
Publication number | Publication date |
---|---|
DE19749987A1 (de) | 1999-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3733304A1 (de) | Vorrichtung und verfahren zum versiegeln eines hermetisch dichten keramikgehaeuses mit einem keramikdeckel | |
DE10223035A1 (de) | Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul | |
DE19640466A1 (de) | Metallisches Trägerteil für elektronische Bauelemente oder Schaltungsträger und Verfahren zur Herstellung desselben | |
DE10033977A1 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
WO2005015632A1 (de) | Multichip-schaltungsmodul und verfahren zur herstellung hierzu | |
DE102004033933B4 (de) | Verfahren zum Herstellen eines Metall-Keramik-Substrates | |
DE10227658B4 (de) | Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat | |
DE1956501C3 (de) | Integrierte Schaltungsanordnung | |
EP1595287B1 (de) | Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben | |
DE102004058806B4 (de) | Verfahren zur Herstellung von Schaltungsstrukturen auf einem Kühlkörper und Schaltungsstruktur auf einem Kühlkörper | |
DE3913066A1 (de) | Verfahren zur herstellung eines hermetisch dichten gehaeuses sowie nach diesem verfahren hergestelltes gehaeuse | |
DE19749987B4 (de) | Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente | |
DE19945794C2 (de) | Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen | |
EP0862209B1 (de) | Verfahren zum Herstellen eines Metall-Keramik-Substrates | |
DE19729677B4 (de) | Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente | |
DE19758452C2 (de) | Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat | |
DE10229711B4 (de) | Halbleitermodul mit Mikrokühler | |
DE19931694B4 (de) | Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren | |
EP1085792B1 (de) | Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte | |
DE102005046710A1 (de) | Träger für einen Halbleiterchip | |
DE19527611B4 (de) | Verfahren zum Herstellen eines Substrats für elektrische Schaltkreise | |
DE19708363C1 (de) | Verfahren zum Herstellen eines Metall-Keramik-Substrats und Metall-Keramik-Substrat | |
WO2006032219A1 (de) | Integriertes schaltungsmodul und multichip-schaltungsmodul mit einem solchen integrierten schaltungsmodul | |
DE4328353C2 (de) | Mehrschicht-Substrat | |
DE102006028719B4 (de) | Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 19729677 Format of ref document f/p: P |
|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 2315 |
|
8178 | Suspension cancelled | ||
AF | Is addition to no. |
Ref document number: 19729677 Country of ref document: DE Kind code of ref document: P |
|
8127 | New person/name/address of the applicant |
Owner name: CURAMIK ELECTRONICS GMBH, 92676 ESCHENBACH, DE |
|
AF | Is addition to no. |
Ref document number: 19729677 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: GRAF GLUECK KRITZENBERGER, DE |
|
R081 | Change of applicant/patentee |
Owner name: ROGERS GERMANY GMBH, DE Free format text: FORMER OWNER: CURAMIK ELECTRONICS GMBH, 92676 ESCHENBACH, DE Effective date: 20140729 |
|
R082 | Change of representative |
Representative=s name: GRAF GLUECK KRITZENBERGER, DE Effective date: 20140729 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20150410 |