DE19931694B4 - Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren - Google Patents

Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren Download PDF

Info

Publication number
DE19931694B4
DE19931694B4 DE19931694A DE19931694A DE19931694B4 DE 19931694 B4 DE19931694 B4 DE 19931694B4 DE 19931694 A DE19931694 A DE 19931694A DE 19931694 A DE19931694 A DE 19931694A DE 19931694 B4 DE19931694 B4 DE 19931694B4
Authority
DE
Germany
Prior art keywords
metallization
substrate
lead frame
insulating
webs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19931694A
Other languages
English (en)
Other versions
DE19931694A1 (de
Inventor
Jürgen Dr. Schulz-Harder
Peter H. Maier
Arno Thiele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Germany GmbH
Original Assignee
POSSEHL ELECTRONIC GmbH
Curamik Electronics GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by POSSEHL ELECTRONIC GmbH, Curamik Electronics GmbH filed Critical POSSEHL ELECTRONIC GmbH
Priority to DE19931694A priority Critical patent/DE19931694B4/de
Publication of DE19931694A1 publication Critical patent/DE19931694A1/de
Application granted granted Critical
Publication of DE19931694B4 publication Critical patent/DE19931694B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor

Abstract

Die Erfindung bezieht sich auf ein neuartiges Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen mit jeweils wenigstens einem Substrat, welches aus wenigstens einer Isolierschicht besteht und an einer Oberseite wenigstens eine erste Metallisierung und an einer Unterseite wenigstens eine zweite Metallisierung aufweist, wobei zumindest die erste Metallisierung zur Bildung von Kontaktflächen, Leiterbahnen usw. strukturiert ist und das Substrat an der Oberseite mit wenigstens einem elektrischen Bauelement bestückt ist.

Description

  • Die Erfindung bezieht sich auf ein Verfahren gemäß Oberbegriff Patentanspruch 1. Weiterhin bezieht sich die Erfindung auf einen nach einem solchen Verfahren hergestellten elektrischen Schaltkreis.
  • Bekannt ist es, die zum Herstellen von Leiterbahnen, Anschlüssen usw. benötigte Metallisierung auf einer Keramik, z.B. auf einer Aluminium-Oxid-Keramik mit Hilfe des sogenannten „DCB-Verfahrens" (Direct-Copper-Bond-Technology) herzustellen, und zwar unter Verwendung von die Metallisierung bildenden Metall- bzw. Kupferfolien oder Metall- bzw. Kupferblechen, die an ihren Oberflächenseiten eine Schicht oder einen Überzug (Aufschmelzschicht) aus einer chemischen Verbindung aus dem Metall und einem reaktiven Gas, bevorzugt Sauerstoff aufweisen. Bei diesem beispielsweise in der US 37 44 120 oder in der DE 23 19 854 C2 beschriebenen Verfahren bildet diese Schicht oder dieser Überzug (Aufschmelzschicht) ein Eutektikum mit einer Schmelztemperatur unter der Schmelztemperatur des Metalls (z.B. Kupfers), so daß durch Auflegen der Folie auf die Keramik und durch Erhitzen sämtlicher Schichten diese miteinander verbunden werden können, und zwar durch Aufschmelzen des Metalls bzw. Kupfers im wesentlichen nur im Bereich der Aufschmelzschicht bzw. Oxidschicht.
  • Dieses DCB-Verfahren weist dann z.B. folgende Verfahrensschritte auf:
    • • Oxidieren einer Kupferfolie derart, daß sich eine gleichmäßige Kupferoxidschicht ergibt;
    • • Auflegen des Kupferfolie auf die Keramikschicht;
    • • Erhitzen des Verbundes auf eine Prozeßtemperatur zwischen etwa 1025 bis 1083°C, z.B. auf ca. 1071°C;
    • • Abkühlen auf Raumtemperatur.
  • Bekannt sind insbesondere auch elektrische Schaltkreise bzw. Module, die aus einem. mit dem DCB-Verfahren hergestellten und mit elektrischen Leistungs-Bauelementen bzw. Leistungs-Halbleiterchip bestückten Substrat bestehen, dessen Isolier- bzw. Keramikschicht beispielsweise an beiden Oberflächenseiten mit einer Metallisierung versehen ist. Von diesen ist dann zumindest die an der Oberseite des Substrates vorgesehene Metallisierung strukturiert. Das Substrat ist dabei in der Regel Bestandteil eines Gehäuses, aus welchem abgedichtet äußere Anschlüsse (Leads) herausgeführt sind.
  • Bekannt ist weiterhin ein Verfahren zum Herstellen von Substraten ( DE 195 27 611 A1 ), bei dem Substrate bestehend aus einer Keramikschicht und einer Metallisierung an einer Oberflächenseite der Keramikschicht an von einem Lead-Frame oder Leiterrahmen gebildeten Stegen durch Laser-Bonden fixiert werden, wobei diese Stege dann in einem weiteren Verfahrensschritt von dem übrigen Leiterrahmen durch Freistanzen getrennt und so an den einzelnen Substraten verbleibende und über diese wegstehende Anschlüsse bilden.
  • Bekannt ist weiterhin JP 06-10 43 75 A. In: Pat.Abstr. of Japan, Sect. E. Vol. 18 (1994), Nr. 372) eine Isolierschicht aufweisende Substrate in einem Leiterrahmen durch Verbinden mit Stegen dieses Leiterrahmens zu halten, wobei auf diese Substrate dann Halbleiter-Bauelemente angeordnet werden.
  • Bekannt ist weiterhin auch (JP 06-28 36 56) Halbleiteranordnungen in einem Leiterrahmen vor dem Freistanzen zur Bildung eines Gehäuses in einer Isoliermatte einzubetten.
  • Bekannt ist weiterhin eine mehrlagige Leiterplatte mit Kontaktflächen an einem Randbereich einer oberen Isolierschicht dieser Leiterplatte (JP 10-178141 A), wobei die Kontaktflächen mit Stegen eines Leiterrahmens verbunden sind. In Eckbereichen der Leiterplatte vorgesehene Metallflächen sind mit zusätzlichen, diagonal zu der Leiterplatte verlaufenden Fixierstegen des Leiterrahmens verbunden.
  • Aufgabe der Erfindung ist es, ein Verfahren aufzuzeigen, welches in besonders rationeller Weise die Herstellung von elektrischen Schaltkreisen oder Modulen, insbesondere auch für hohe Leistungen ermöglicht.
  • Zur Lösung dieser Aufgabe ist ein Verfahren entsprechend dem Patentanspruch 1 ausgebildet.
  • Weiterhin bezieht sich die Erfindung auf nach diesen Verfahren hergestellte Schaltkreise gemäß Patentanspruch.
  • Das erfindungsgemäße Verfahren gestattet eine sehr rationelle Fertigung von elektrischen Schaltkreisen oder Modulen, insbesondere auch unter Verwendung von Substraten, deren Isolierschicht aus Keramik besteht und den an beiden Oberflächenseiten flächig mit der ersten bzw. zweiten Metallisierung versehen ist. Bei dem erfindungsgemäßen Verfahren ist gewährleistet, daß die zweite Metallisierung an der Unterseite des hergestellten Schaltkreises freiliegt, so daß ein optimales Kühlen bzw. Ableiten von Verlustwärme auch bei Leistungs-Modulen möglich ist, und zwar insbesondere auch ohne zusätzliche Zwischenschichten aus Lot, die (Zwischenschichten) die Wärmeleitfähigkeit und damit das Kühlen verschlechtern würde.
  • Wesentliche Merkmale des erfindungsgemäßen Verfahrens sind somit unter anderem, daß das Einbetten in der Isoliermasse derart erfolgt, daß die von der zweiten Metallisierung gebildete Unterseite des Substrates zumindest teilweise freiliegt, die zweite Metallisierung also mit geringem Wärmewiderstand mit einem Kühler verbunden werden kann, daß darüber hinaus das Einbetten derart erfolgt, daß die Isoliermasse das Substrat an seinem Rand übergreift und bis an die Unterseite in dort zumindest im Randbereicht vorgesehene Ausnehmungen reicht, d. h. durch das Vergreifen des Randes des Substrates durch die Isoliermasse ein dichter Abschluß gewährleistet ist und durch die Verankerung der Isoliermasse in den Ausnehmungen an der Unterseite des Substrates eine zuverlässige Verzahnung zwischen der Isoliermasse und dem Substrat erreicht ist, die (Verzahnung) trotz des unterschiedlichen Wärmeausdehnungskoeffizienten von Substrat und Isoliermasse die Dichtigkeit der Einbettung gewährleistet.
  • Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche. Die Erfindung wird im folgenden anhand der Figuren an Ausführungsbeispielen näher erläutert. Es zeigen:
  • 1 in vereinfachter Darstellung und in Draufsicht eine kurze Teillänge eines Lead-Frame oder Leiterrahmens;
  • 2 in vergrößerter perspektivischer Darstellung einen Abschnitt des Leiterrahmens der 1;
  • 3 eine Darstellung ähnlich 2, allerdings in einer Ansicht auf die Unterseite des Leiterrahmens;
  • 4 in vereinfachter Darstellung einen Teilschnitt durch ein unter Verwendung des Leiterrahmens hergestellten Schaltkreises bzw. Moduls.
  • Der in den Figuren allgemein mit 1 bezeichnete Lead-Frame oder Leiterrahmen ist aus einem geeigneten, elektrisch leitenden Flachmaterial bzw. aus Flachmaterial aus Metall durch Stanzen und/oder Ätzen oder auf andere geeignete Weise hergestellt, und zwar einstückig mit einer Struktur, die im wesentlichen folgende Elemente aufweist:
    • – Zwei streifenförmige, sich in Längsrichtung des Leiterrahmens 1 erstreckende, parallele und voneinander beabstandete Längsabschnitte 2 und 3;
    • – Querstege 4, die jeweils senkrecht zur Längserstreckung des Leiterrahmens 1 zwischen den Abschnitten 2 und 3 verlaufen und diese Abschnitte miteinander verbinden sowie in vorgegebenen Abständen in Längsrichtung des Leiterrahmens vorgesehen sind;
    • – Verschiedene, sich von den Abschnitten 2 und 3 in den Raum zwischen diesen Abschnitten sich erstreckende Stege 5, die mit ihrer Längserstreckung senkrecht zur Längserstreckung des Leiterrahmens liegen und jeweils im Abstand von dem zugehörigen Abschnitt 2 bzw. 3 ein freies Ende 5' bzw. 6' bilden;
    • – Verschiedene Stege 6, die jeweils beidseitig von den Querstegen 4 ausgehend und in den jeweiligen, zwischen zwei Querstegen 4 und den Abschnitten 2 und 3 gebildeten Raum hineinreichen, dort freie Enden 7' bilden und mit ihrer Längserstreckung parallel oder im wesentlichen parallel zur Längserstreckung des Leiterrahmens 1 liegen;
    • – Vier Fixierstäbe 7, die bei der dargestellten Ausführungsform jeweils von einem Abschnitt 2 bzw. 3 ausgehen, und zwar in der Nähe der von diesem Abschnitt und einem Quersteg 4 gebildeten Ecke, schräg zur Längserstreckung des Leiterrahmens 1 verlaufen und mit freien Enden 7' in den zwischen zwei benachbarten Querstegen 4 und den Abschnitten 2 und 3 begrenzten Bereich hineinreichen;
    • – Eine Rahmenstruktur 8, die mit ihren rechtwinklig aneinander anschließenden Seiten parallel zu den Abschnitten 2 und 3 bzw. parallel zu den Querstegen 4 liegt und die sämtliche Stege 57 miteinander verbindet, und zwar derart, daß diese Stege mit ihren freien Enden 5', 6' und 7' mit einer gewissen Länge in den von der Rahmenstruktur 8 umschlossenen Bereich 9 vorstehen bzw. hineinreichen.
  • Die Abschnitte 2 und 3, die Querstege 4, die Stege 5, 7 und die Rahmenstruktur 8 definieren eine gemeinsame Leiterrahmen-Ebene E (4).
  • Wie aus der vorstehenden Beschreibung ersichtlich, weist der Leiterrahmen 1 eine Vielzahl von in Längsrichtung aufeinander folgende Abschnitte 10 auf, von denen jeder zwischen zwei Querstegen 4 gebildet ist, die Steg 57 und die Rahmenstruktur 8 aufweist. Bei dem dargestellten Leiterrahmen 1 ist an jedem Abschnitt 10 im Leiterrahmen ein Substrat 11 vorgesehen, und zwar an dem von der Rahmenstruktur umschlossenen Bereich 9. Das jeweilige Substrat 11, welches bei der dargestellten Ausführungsform einen quadratischen Umfang aufweist, besteht aus einer Isolierschicht 12, die vorzugsweise eine Keramikschicht (z.B. Aluminiumoxid oder Aluminiumnitrid-Schicht) ist. Die Isolierschicht 12 ist beidseitig mit einer Metallisierung 13 bzw. 14 versehen, welche bei Verwendung einer Keramikschicht als Isolierschicht 12 jeweils von Metallfolien, beispielsweise Kupferfolien gebildet sind, die mit Hilfe der sog. DCB-Technik oder aber durch Aktivlöten flächig mit der jeweiligen Oberflächenseite der Isolierschicht 12 verbunden sind. Zur Bildung von Leiterbahnen, Kontakt- und/oder Verbindungsflächen usw. ist die Metallisierung 13 strukturiert, wie dies insbesondere auch in der 2 durch die unterschiedlichen, von der Metallisierung 13 gebildeten Metall-Bereiche 13' und 13'' angedeutet ist. An der von der strukturierten Metallisierung 13 gebildeten Oberseite wird das Substrat 11 dann mit den benötigten elektrischen Bauelementen 15 bestückt. Diese Bauelemente sind zumindest zum Teil Leistungs-Bauelemente, beispielsweise Leistungs-Halbleiter-Chips, wie z.B. Dioden, auch steuerbare Dioden, Thyristoren usw.
  • Wie die 3 zeigt, ist auch die die Unterseite des Substrates 11 bildende Metallisierung 14 strukturiert, wie dies in der 3 mit den Bereichen 14' angedeutet ist. Diese Strukturierung der Metallisierung 14 ist an die Strukturierung der Metallisierung 13 derart angepaßt, daß eine Erwärmung des Substrates 11, die von der Verlustleistung der Leistungs-Bauelemente 15 herrührt, trotz des unterschiedlichen Wärmeausdehnungskoeffizienten des Metalls der Metallisierungen 13 und 14 und des Materials der Isolierschicht 12 nicht zu einer Verwölbung des Substrates 11 führt. Die Strukturierung der Metallisierung 14 ist vorzugsweise so ausgeführt, daß dort, wo an der Oberseite des Substrates 11 ein eine höhere Verlustleistung verursachendes Bauelement 15, beispielsweise ein Leistungsbauelement auf einer von der Metallisierung 13 gebildeten Metallbereich 13' angeordnet ist, auf der Unterseite des Substrates 11 eine von der strukturierten Metallisierung 14 gebildeter Metallbereich 14' mit wenigstens gleichem Volumen und damit bei gleicher Dicke der Metallisierungen 13 und 14 mit wenigstens gleicher Fläche, vorzugsweise mit einer gegenüber dem Metallbereich 13' an der Oberseite etwas vergrößerten Fläche, beispielsweise mit einer um 10% vergrößerten Fläche vorgesehen ist. Die etwas größere Fläche des Metallbereiches 14' an der Unterseite berücksichtigt zum einen die Temperaturdifferenze zwischen der Oberfläche und Unterseite des Substrates 1, die sich nicht vermeiden läßt, und ermöglicht weiterhin durch Wärmespreizung eine verbesserte Kühlung.
  • Fixiert ist das jeweilige Substrat 11 im Leiterrahmen 1 bzw. in dem jeweiligen Bereich 9 innerhalb der Rahmenstruktur 8 dadurch, daß von der strukturierten Metallisierung 13 gebildete Metallbereiche 13'' an den Ecken des Substrates 11 durch Schweißen, vorzugsweise durch Laser-Schweißen oder Laser-Punktschweißen oder auf eine andere, geeignete Weise jeweils mit dem freien Ende des Fixiersteges 7 verbunden sind, von denen dann jeder mit seinem Ende 7' flächig gegen die Oberseite eines Metallbereichs 13'' anliegt. Die Enden 5' und 6' der Stege 5 und 6 liegen jeweils einem weiteren Metallbereich 13' am Rand gegenüber, der als Kontaktfläche dient und beispielsweise Teil einer nicht dargestellten ist, mit dem auch die Anschlüsse der Bauelemente 15 elektrisch verbunden sind. Die Enden 5' und 6' sind jeweils über Draht-Bonds 16 mit dem zugehörigen Metallbereich 13' elektrisch verbunden, wobei die Draht-Bonds 16 von einem Draht extrem guter Leitfähigkeit, beispielsweise von einem Gold- oder Silberdraht gebildet sind, dessen Querschnitt aber kleiner ist als der Querschnitt der Stege 5 und 6.
  • Das Strukturieren der Metallisierung 13 und 14 erfolgt unter Verwendung der üblichen, dem Fachmann bekannten Techniken, beispielsweise mittels einer Maskierungs-Ätz-Technik. Wie die Figuren weiterhin zeigen, sind die Metallisierungen 13 und 14 so gewählt, daß die Isolierschicht 12 mit einem Randbereich 12' über den Rand der Metallisierungen 13 und 14 vorsteht.
  • Die Bestückung der Substrate 11 mit den Bauelementen 15 an der von der Metallisierung 13 gebildeten Oberseite erfolgt vorzugsweise erst dann, wenn diese Substrate 11 unter Verwendung der Fixierstege 7 im Leiterrahmen 1 fixiert sind. Bei dem Bestücken mit den Bauelementen 15 werden dann auch die Verbindungen zwischen den Stegen 5 und 6 und den Metallbereichen 13' am Rand mittels der Drahtbonds 16 hergestellt. Gleichzeitig werden dann auch die elektrischen Verbindungen zwischen den Bauelementen 15 und den zugehörigen Kontaktflächen am Substrat 11 erzeugt, und zwar beispielsweise ebenfalls durch Draht-Bonds.
  • Die Strukturierung der Metallisierungen 13 und 14 erfolgt vor dem Fixieren der Substrate 11 im Leiterrahmen 1, wobei die Substrate 11 vorzugsweise im Mehrfachnutzen unter Verwendung einer großformatigen Isolier- oder Keramikplatte mit großflächigen Metallisierungen hergestellt werden, die dann nach dem Strukturieren der großflächigen Metallisierungen in die einzelnen Substrate 11 beispielsweise durch Brechen zertrennt wird. Die Sustrate 11 können auch im bestückten zustand am Leiterrahmen 1 fixiert werden.
  • Nach dem Bestücken der Substrate 11 mit den Bauelementen 15 und/oder nach dem Fixieren der bestückten Substrate am Leiterrahmen 1 erfolgt das Einbetten der einzelnen Substrate 11 in eine elektrisch isolierende Einbett- oder Kunststoffmasse 17 zur Bildung eines beispielsweise gaderförmigen Gehäuses 18, wie dies in der 4 dargestellt ist.
  • Grundsätzlich erfolgt das Einbetten durch Spritzgießen unter Verwendung einer geeigneten Spritzgießform in der Weise, daß der Umfang der hergestellten Gehäuse 18 der Module 19 bis in die Nähe der Innenseite der Rahmenstruktur 8 reicht, diese Rahmenstruktur 8 aber außerhalb des Gehäuses 18 liegt, so daß mit einem geeigneten Trenn- oder Stanzwerkzeug beim Freistanzen des jeweiligen Moduls 19 aus dem Leiterrahmen 1 die Fixierstege 7 unmittelbar am Umfang des Gehäuses 18 und die Stege 5 und 6 unter Abtrennen der Rahmenstruktur 8 mit einer größeren, vom Umfang des Gehäuses 18 wegstehenden Länge vom Leiterrahmen 1 abgetrennt werden, so daß die Stege 5 und 6 Anschlüsse bzw. Leads mit der benötigten Länge bilden.
  • Eine Besonderheit besteht darin, daß das Einbetten des jeweiligen, bestückten Substrates 11 in die Einbettmasse 17 derart erfolgt, daß die strukturierte Metallisierung 14 an der Unterseite des Moduls 19 frei liegt und über diese Metallisierung 14 zur Erzielung einer optimalen Kühlung eine unmittelbare thermische Verbindung zu einem nicht dargestellten Kühler oder einer nicht dargestellten Wärmesenke möglich ist. Um zu erreichen, daß die Metallisierung 14 an der Unterseite des Moduls 19 frei liegt, wird das jeweilige Substrat 11 beim Spritzen des Gehäuses 18 mit in der Spritzgießform vorgesehenen Niederhaltern gegen eine Fläche der Spritzgießform derart angedrückt, daß die der Isolierschicht 12 abgewandte Oberflächenseite der Metallisierung 14 von der Einbett- oder Kunststoffmasse nicht abgedeckt wird. Lediglich die durch die Strukturierung der Metallisierung 14 zwischen den Metallbereichen 14' gebildeten Nuten 20 sind von der Einbettmasse 17 ausgefüllt, so daß schon hierdurch eine Verankerung des Substrates 11 in der Einbettmasse 17 bzw. in dem Gehäuse 18 gewährleistet ist. Eine weitere Verankerung wird dadurch erreicht, daß die Metallbereiche 14' an ihren Rändern mit Ausnehmungen 21 versehen sind, die in die Nuten 20 hineinreichende Hinterschneidungen bildenden, welche bei der in der 3 dargestellten Ausführungsform eine schwalbenschwanzartige Formgebung aufweisen und ebenfalls von der Einbettmasse 17 ausgefüllt sind. Selbstverständlich sind auch andere, Hinterschneidungen bildende Formgebungen für die Ausnehmungen 21 denkbar. Beispielsweise können die Ausnehmungen 21 entsprechend der 5 teilkreisförmig ausgeführt sein. Die Ausnehmungen 21 werden selbstverständlich jeweils bei der Strukturierung der Metallisierung 14 erzeugt.
  • Eine weitere Verankerung des Substrates 11 wird dadurch erreicht, daß die Isolierschicht 12 mit ihrem Randbereich 12' über den äußeren Rand der Metallisierung 14 vorsteht, so daß dieser Randbereich 12' von der Einbettmasse 17 klammerartig umgriffen ist, und zwar sowohl an der Oberseite als auch an der Unterseite der Isolierschicht 12.
  • Bei der in der 4 dargestellten Ausführungsform ist weiterhin in jedem Substrat 11 eine durchgehende Bohrung 22 vorgesehen, die durch die Metallisierungen 13 und 14 und durch die Isolierschicht 12 hindurchreicht und im Bereich der Metallisierung 14 über einen bei der Strukturierung erzeugten kanal- oder nutenartigen Abschnitt 23 mit wenigstens einer der Nuten 20 in Verbindung steht. Auch diese Bohrung 22 und der Abschnitt 23 sind dann vollständig von der Einbettmasse 17 ausgefüllt, wodurch eine zusätzliche Verankerung erreicht ist.
  • Die Herstellung der Gehäuse 18 erfolgt, wie oben ausgeführt wurde, durch Spritzgießen unter Verwendung einer an einer entsprechenden Spritzgießmaschine vorgesehenen Form, wobei diese Form beispielsweise mehrere Formräume aufweist, so daß in einem Spritzvorgang gleichzeitig mehrere Gehäuse 18 gespritzt werden. Nach dem Spritzen und Wiederöffnen der Form wird der Leiterrahmen 1 um eine vorgegebene Länge weiterbewegt, so daß dann das Spritzen des nächsten Gehäuses oder der nächsten Gehäuse erfolgen kann.
  • Nach dem Einbetten des jeweiligen Substrates 11 in die Einbettmasse 17 bzw. in das Gehäuse 18 ist dieses Substrat auch über die verbleibenden Fixierstäbe 7 im Gehäuse 18 verankert, wobei die von den Draht-Bonds 16 gebildeten Verbindungen ausreichend elastisch sind, um beispielsweise auch beim späteren Formen bzw. Biegen der die Anschlüsse bildenden, abgetrennten Stege 5 und 6 die Übertragung von mechanischen Spannungen von diesen äußeren Anschlüssen auf das Substrat 11 zuverlässig zu vermeiden.
  • Da bei der beschriebenen Ausbildung die Fixierstäbe 7 mit den Metallbereichen 13" an der Oberseite des Substrates 11 verbunden sind, ist eine ebene Unterseite des Moduls 19 möglich, an der das Modul 19 mit der Metallisierung 14 flächig an einem Kühler usw. befestigt werden kann.
  • Um die Oberseite des Substrates 11 möglichst vollflächig für die Bestückig mit den Bauelementen 15 nutzen zu können, sind die Fixierstege 7 mit ihren Enden 7' mit den in den Eckbereichen des Substrates 11 gebildeten Metallbereichen 13'' verbunden.
  • Die Erfindung wurde voranstehend an einem Ausführungsbeispiel beschrieben. Es versteht sich, daß zahlreiche Änderungen sowie Abwandlungen möglich sind, ohne daß dadurch der der Erfindung zugrundeliegende Erfindungsgedanke verlassen wird. So wurde vorstehend davon ausgegangen, daß der Leiterrahmen 1 lediglich in einer, sich in Leiterrahmen-Längsrichtung erstreckenden Reihe Abschnitte 10 mit jeweils einem Substrat 11 aufweist. Selbstverständlich können am Leiterrahmen auch mehrere Reihen von Abschnitten 10 mit jeweils einem Substrat im Leiterrahmen-Querrichtung gegeneinander versetzt vorgesehen sein.
  • 1
    Lead-Frame oder Leiterrahmen
    2, 3
    Leiterrahmen-Längsabschnitte
    4
    Quersteg
    5, 6
    Steg
    5', 6'
    freies Ende
    7
    Fixiersteg
    8
    Rahmenstruktur
    9
    Bereich
    10
    Abschnitt
    11
    Substrat
    12
    Isolierschicht
    12'
    Randbereich
    13, 14
    Metallisierung
    13', 13'', 14'
    Metallbereich
    15
    Bauelement
    16
    Draht-Bond
    17
    Einbettmasse
    18
    Gehäuse
    19
    Modul
    20
    Nut
    21
    Ausnehmung
    22
    Bohrung
    23
    Kanal

Claims (20)

  1. Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen mit den Schritten: a) Bereitstellen eines Substrats (11), welches aus einer Isolierschicht (12) besteht und an einer Oberseite wenigstens eine erste Metallisierung (13) und an einer Unterseite wenigstens eine zweite Metallisierung (14) aufweist, wobei die erste Metallisierung (13) zur Bildung von Kontaktflächen (13') und Leiterbahnen sowie von Bereichen (13") zum Fixieren eines Leiterrahmens strukturiert ist, und wobei in der zweiten Metallisierung (14) zumindest in einem Randbereich Ausnehmungen (21) gebildet sind; b) Bereitstellen des Leiterrahmens (1) mit Fixierstegen (7) zum Fixieren des Substrats (11) und mit weiteren Stegen (5, 6) zum Bilden von äußeren elektrischen Anschlüssen für den Schaltkreis (19); c) Verbinden der weiteren Stege (5, 6) des Leiterrahmens (1) mit den Kontaktflächen (13') zum Bilden von äußeren elektrischen Anschlüssen für den Schaltkreis (19) und zum Fixieren der Fixierstege (7) des Leiterrahmens (1) mit wenigstens einem der Bereiche (13") der Metallisierung (13); d) Einbetten des mit wenigstens einem Bauelement (15) bestückten Substrats (11), des Leiterrahmens (1) und des wenigstens einen elektrischen Bauelementes (15) in eine Isoliermasse (17) zur Bildung eines Gehäuses derart, daß die zweite Metallisierung (14) zumindest in einem Teilbereich an der Unterseite des Substrats (11) freiliegt und die Isoliermasse (17) das Substrat (11) an seinem Umfang übergreift und bis in die an der Unterseite des Substrats (11) gebildeten Ausnehmungen (21) der zweiten Metallisierung (14) hineinreicht, und e) Entfernen des Schaltkreises (19) aus dem Leiterrahmen (1).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die durch die Strukturierung der zweiten Metallisierung gebildeten und von der Isoliermasse ausgefüllten Ausnehmungen Kanäle oder Nuten sind.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die durch die Strukturierung der zweiten Metallisierung gebildeten und von der Isoliermasse ausgefüllten Ausnehmungen Hinterschneidungen bilden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Isoliermasse Kunststoff verwendet wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Einbetten des jeweiligen Substrates (11) durch Spritzgießen erfolgt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Einbetten durch Spritzgießen in einer Spritzgießform mit wenigstens einem Formraum erfolgt, und zwar vorzugsweise unter Verwendung eines in diesem Formraum vorgesehenen Niederhalters, der das jeweilige Substrat (11) mit seiner Unterseite bzw. mit der dortigen zweiten Metallisierung (14) gegen eine Fläche des Formraumes für die Isoliermasse abgedichtet andrückt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Entfernen des Schaltkreises (19) aus dem Leiterrahmen (1) durch Freistanzen. erfolgt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrische Verbindung zwischen den die äußeren Anschlüsse des Schaltkreises bildenden Stegen (5, 6) und den Kontaktflächen des Substrates (11) durch Draht-Boden erfolgt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Verwendung eines durch Stanzen und/oder Ätzen hergestellten Leiterrahmen.
  10. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Leiterrahmen (1), der in wenigstens einer, sich in Leiterrahmen-Längsrichtung erstreckenden Reihe mehrere in vorgegebenen Abständen aufeinanderfolgende Bereiche (9) zur Aufnahme jeweils eines Substrates (11) aufweist.
  11. Verfahren nach Anspruch 10, gekennzeichnet durch die Verwendung eines Leiterrahmen, der an den Bereichen (9) zur Aufnahme jeweils eines Substrates mehrere an diesen Bereich reichende Stege (5, 6, 7) besitzt, die durch eine den jeweiligen Bereich (9) zumindest teilweise umschließende Verstärkungsstruktur, beispielsweise durch eine Rahmen- oder Ringstruktur miteinander verbunden sind.
  12. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Verwendung von Substraten (11), deren Isolierschicht eine Keramikschicht, beispielsweise eine Aluminiumoxid- oder Aluminiumnitrid-Keramik ist.
  13. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Verwendung von Substraten (11), deren Metallisierungen (13, 14) von Metallfolien, beispielsweise Kupferfolien gebildet sind, die flächig mit den Oberflächenseiten der Isolierschicht (12) verbunden sind, und zwar vorzugsweise mit der DCB-Technik oder durch Aktivlöten.
  14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Verbinden des wenigstens einen Fixiersteges (7) mit einer der Metallisierungen durch Schweißen, vorzugsweise durch Laser-Schweißen erfolgt.
  15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das jeweilige Substrat (11) an wenigstens zwei Fixierstegen (7) des Leiterrahmens (1) fixiert wird.
  16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das jeweilige Substrat (11) mit seiner ersten Metallisierung oder mit wenigstens einem durch die Strukturierung der ersten Metallisierung erzeugten Metallbereich (13'') an einem Fixiersteg (7) des Leiterrahmen (1) gehalten ist.
  17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei strukturierter zweiter Metallisierung (14) auch zwischen den Metallbereichen (14') dieser Metallisierung gebildete Kanäle, Ausnehmungen, Nuten (20) usw. mit der Isoliermasse ausgefüllt werden.
  18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Verankerung des Substrates (11) in dem von der Isoliermasse (17) gebildeten Gehäuse (18) diese Isoliermasse auch in wenigstens eine im Substrat (11) vorgesehene Bohrung (22) eingebracht wird.
  19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das jeweilige Stubstrat (11) nach dem Strukturieren der Metallisierungen (13, 14) am Leiterrahmen (1) fixiert wird.
  20. Elektrischer Schaltkreis bzw. Modul, gekennzeichnet durch seine Herstellung nach dem Verfahren nach einem der vorhergehenden Ansprüche.
DE19931694A 1999-07-08 1999-07-08 Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren Expired - Fee Related DE19931694B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19931694A DE19931694B4 (de) 1999-07-08 1999-07-08 Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19931694A DE19931694B4 (de) 1999-07-08 1999-07-08 Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren

Publications (2)

Publication Number Publication Date
DE19931694A1 DE19931694A1 (de) 2001-01-18
DE19931694B4 true DE19931694B4 (de) 2006-05-24

Family

ID=7913992

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19931694A Expired - Fee Related DE19931694B4 (de) 1999-07-08 1999-07-08 Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren

Country Status (1)

Country Link
DE (1) DE19931694B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731002B2 (en) 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
US6583505B2 (en) 2001-05-04 2003-06-24 Ixys Corporation Electrically isolated power device package
FR3006551B1 (fr) 2013-05-30 2016-12-09 Linxens Holding Procede de fabrication d'un circuit imprime, circuit imprime obtenu par ce procede et module electronique comportant un tel circuit imprime

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283655A (ja) * 1993-03-26 1994-10-07 Kyocera Corp 半導体素子収納用パッケージ
JPH06283656A (ja) * 1993-03-26 1994-10-07 Kyocera Corp 半導体装置
JPH06283650A (ja) * 1993-03-26 1994-10-07 Ibiden Co Ltd 半導体装置
DE19527611A1 (de) * 1995-07-28 1997-01-30 Schulz Harder Juergen Substrat sowie Verfahren zu dessen Herstellung
DE19630910A1 (de) * 1995-08-02 1997-02-06 Nat Semiconductor Corp Verfahren zum Herstellen eines Halbleiterbausteins
JPH10178141A (ja) * 1996-12-19 1998-06-30 Toppan Printing Co Ltd 複合リードフレーム及びその製造方法
US5910681A (en) * 1996-05-15 1999-06-08 Kabushiki Kaisha Toshiba Resin sealed semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283655A (ja) * 1993-03-26 1994-10-07 Kyocera Corp 半導体素子収納用パッケージ
JPH06283656A (ja) * 1993-03-26 1994-10-07 Kyocera Corp 半導体装置
JPH06283650A (ja) * 1993-03-26 1994-10-07 Ibiden Co Ltd 半導体装置
DE19527611A1 (de) * 1995-07-28 1997-01-30 Schulz Harder Juergen Substrat sowie Verfahren zu dessen Herstellung
DE19630910A1 (de) * 1995-08-02 1997-02-06 Nat Semiconductor Corp Verfahren zum Herstellen eines Halbleiterbausteins
US5910681A (en) * 1996-05-15 1999-06-08 Kabushiki Kaisha Toshiba Resin sealed semiconductor device
JPH10178141A (ja) * 1996-12-19 1998-06-30 Toppan Printing Co Ltd 複合リードフレーム及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 06-104375 A, In: Pat. Abstr. of Japan Sect. E, Vol. 18 (1994), Nr. 372. (E-1577) *

Also Published As

Publication number Publication date
DE19931694A1 (de) 2001-01-18

Similar Documents

Publication Publication Date Title
DE19927046B4 (de) Keramik-Metall-Substrat als Mehrfachsubstrat
DE102009028360B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE19680505C2 (de) Peltier-Effekt-Modul und Verfahren zu seiner Herstellung
EP1932407B1 (de) Elektrisches modul
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP0627760B1 (de) Mehrfach-Substrat sowie Verfahren zu seiner Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
WO2010136017A1 (de) Gekühlte elektrische baueinheit
DE3538933A1 (de) Leistungshalbleitermodul
EP1378008A2 (de) Leistungsmodul
EP1514459B1 (de) Metall-keramik-substrat für elektische schaltkreise- oder module, verfahren zum herstellen eines solchen substrates sowie modul mit einem solchen substrat
DE19956565B4 (de) Verfahren zum Herstellen einer Wärmesenke für elektrische Bauelemente
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102009022877B4 (de) Gekühlte elektrische Baueinheit
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE19614501C2 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates sowie Keramik-Metall-Substrat
DE19931694B4 (de) Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren
DE102006012007A1 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben
WO2007045112A1 (de) Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
DE19758452A1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates sowie Metall Keramik-Substrat
DE19749987B4 (de) Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
DE19527611B4 (de) Verfahren zum Herstellen eines Substrats für elektrische Schaltkreise
DE102004019568A1 (de) Substrat für ein Leistungshalbleitermodul
DE19921867C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat
DE19708363C1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrats und Metall-Keramik-Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8327 Change in the person/name/address of the patent owner

Owner name: CURAMIK ELECTRONICS GMBH, 92676 ESCHENBACH, DE

R082 Change of representative

Representative=s name: GRAF GLUECK KRITZENBERGER, DE

R081 Change of applicant/patentee

Owner name: ROGERS GERMANY GMBH, DE

Free format text: FORMER OWNER: CURAMIK ELECTRONICS GMBH, 92676 ESCHENBACH, DE

Effective date: 20140729

R082 Change of representative

Representative=s name: GRAF GLUECK KRITZENBERGER, DE

Effective date: 20140729

Representative=s name: GLUECK - KRITZENBERGER PATENTANWAELTE PARTGMBB, DE

Effective date: 20140729

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee