JPH06283655A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH06283655A JPH06283655A JP5068100A JP6810093A JPH06283655A JP H06283655 A JPH06283655 A JP H06283655A JP 5068100 A JP5068100 A JP 5068100A JP 6810093 A JP6810093 A JP 6810093A JP H06283655 A JPH06283655 A JP H06283655A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead terminal
- power supply
- resin
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】半導体素子が発する熱によって半導体素子自身
を高温となすのを有効に防止し、且つ半導体素子への供
給電源電圧の変動に伴うノイズを有効に吸収し、半導体
素子を長期間にわたり正常、且つ安定に作動させること
ができる半導体素子収納用パッケージを提供することに
ある。 【構成】上面に半導体素子3 が搭載される搭載部1aを有
し、半導体素子3 の接地電極及び接地リード端子4aが接
続される銅製基体1 と、前記銅製基体1 の上面外周部に
高誘電率樹脂6 を介して取着され、半導体素子の電源電
極及び電源リード端子4bが接続される電源板2 と、前記
電源板2 上に低誘電率樹脂7 を介して取着される接地リ
ード端子4a、電源リード端子4b及び半導体素子3 の信号
電極が接続される信号リード端子と、前記銅製基体1 、
接地リード端子4a、電源リード端子4b及び信号リード端
子の一部を被覆し、半導体素子3 を収容するための空所
を形成する樹脂製枠部材8 とから成る。
を高温となすのを有効に防止し、且つ半導体素子への供
給電源電圧の変動に伴うノイズを有効に吸収し、半導体
素子を長期間にわたり正常、且つ安定に作動させること
ができる半導体素子収納用パッケージを提供することに
ある。 【構成】上面に半導体素子3 が搭載される搭載部1aを有
し、半導体素子3 の接地電極及び接地リード端子4aが接
続される銅製基体1 と、前記銅製基体1 の上面外周部に
高誘電率樹脂6 を介して取着され、半導体素子の電源電
極及び電源リード端子4bが接続される電源板2 と、前記
電源板2 上に低誘電率樹脂7 を介して取着される接地リ
ード端子4a、電源リード端子4b及び半導体素子3 の信号
電極が接続される信号リード端子と、前記銅製基体1 、
接地リード端子4a、電源リード端子4b及び信号リード端
子の一部を被覆し、半導体素子3 を収容するための空所
を形成する樹脂製枠部材8 とから成る。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
めの半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、コンピューター等の情報処理装置
には半導体素子収納用パッケージ内に半導体素子を気密
に収容して成る半導体装置が実装されている。
には半導体素子収納用パッケージ内に半導体素子を気密
に収容して成る半導体装置が実装されている。
【０００３】かかる従来の半導体装置に使用される半導
体素子収納用パッケージは、図２に示すように上面に半
導体素子11が搭載される搭載部12a を有するコバール金
属(鉄ーニッケルーコバルト合金) や42アロイ( 鉄ーニ
ッケル合金) 等の金属材料から成る基体12と、半導体素
子11の電源電極、接地電極、信号電極が接続される複数
個の外部リード端子13と、エポキシ樹脂等の熱硬化樹脂
から成る被覆材14とから構成されており、基体12の半導
体素子搭載部12a 上に半導体素子11を銀ペースト等のロ
ウ材を介して搭載固定するとともに半導体素子11の各電
極( 電源電極、接地電極及び信号電極) を外部リード端
子13にボンディングワイヤ15を介して電気的に接続し、
しかる後、前記半導体素子11、基体12及び外部リード端
子13の一部を被覆材14で被覆することによって製品とし
ての半導体装置となる。
体素子収納用パッケージは、図２に示すように上面に半
導体素子11が搭載される搭載部12a を有するコバール金
属(鉄ーニッケルーコバルト合金) や42アロイ( 鉄ーニ
ッケル合金) 等の金属材料から成る基体12と、半導体素
子11の電源電極、接地電極、信号電極が接続される複数
個の外部リード端子13と、エポキシ樹脂等の熱硬化樹脂
から成る被覆材14とから構成されており、基体12の半導
体素子搭載部12a 上に半導体素子11を銀ペースト等のロ
ウ材を介して搭載固定するとともに半導体素子11の各電
極( 電源電極、接地電極及び信号電極) を外部リード端
子13にボンディングワイヤ15を介して電気的に接続し、
しかる後、前記半導体素子11、基体12及び外部リード端
子13の一部を被覆材14で被覆することによって製品とし
ての半導体装置となる。
【０００４】しかしながら、この従来の半導体素子収納
用パッケージは半導体素子11の固定される基体12がコバ
ール金属や42アロイ等から成り、その熱伝導率が約18W/
m ・K 程度と低いこと及び半導体素子11を被覆する被覆
材14がエポキシ樹脂等の熱硬化樹脂から成り、その熱伝
導率が0.4W/m・K 程度と低いこと等から半導体素子11が
作動時に多量の熱を発生した場合、前記半導体素子11の
発する熱は該半導体素子11の周辺に蓄積され、その結
果、半導体素子11は該半導体素子11自身の発する熱によ
って高温となり、半導体素子11に熱破壊を起こしたり、
特性に変化をきたし、誤動作したりするという欠点を有
していた。
用パッケージは半導体素子11の固定される基体12がコバ
ール金属や42アロイ等から成り、その熱伝導率が約18W/
m ・K 程度と低いこと及び半導体素子11を被覆する被覆
材14がエポキシ樹脂等の熱硬化樹脂から成り、その熱伝
導率が0.4W/m・K 程度と低いこと等から半導体素子11が
作動時に多量の熱を発生した場合、前記半導体素子11の
発する熱は該半導体素子11の周辺に蓄積され、その結
果、半導体素子11は該半導体素子11自身の発する熱によ
って高温となり、半導体素子11に熱破壊を起こしたり、
特性に変化をきたし、誤動作したりするという欠点を有
していた。
【０００５】また近時、半導体素子11は高密度化、高集
積化が急激に進み、電極の数が大幅に増大してきてお
り、該半導体素子11の各電極( 電源電極、接地電極及び
信号電極) に接続される外部リード端子13の数も急激に
増大し、各外部リード端子13はその線幅が極めて細く、
インダクタンスが15nH程度の高いものとなってきてい
る。そのためこの外部リード端子13を介して半導体素子
11に駆動のための電力及び電気信号を供給した場合、外
部リード端子13のインダクタンスが高いことに起因して
半導体素子11への供給電源電圧に変動が生じると大きな
ノイズが発生し、これが電気信号とともに半導体素子11
に供給されて半導体装置に誤動作を起こさせるという重
大な欠点も有していた。
積化が急激に進み、電極の数が大幅に増大してきてお
り、該半導体素子11の各電極( 電源電極、接地電極及び
信号電極) に接続される外部リード端子13の数も急激に
増大し、各外部リード端子13はその線幅が極めて細く、
インダクタンスが15nH程度の高いものとなってきてい
る。そのためこの外部リード端子13を介して半導体素子
11に駆動のための電力及び電気信号を供給した場合、外
部リード端子13のインダクタンスが高いことに起因して
半導体素子11への供給電源電圧に変動が生じると大きな
ノイズが発生し、これが電気信号とともに半導体素子11
に供給されて半導体装置に誤動作を起こさせるという重
大な欠点も有していた。
【０００６】
【発明の目的】本発明は上記諸欠点に鑑み案出されたも
ので、その目的は半導体素子が発する熱によって半導体
素子自身を高温となすのを有効に防止し、且つ半導体素
子への供給電源電圧の変動に伴うノイズを有効に吸収
し、半導体素子を長期間にわたり正常、且つ安定に作動
させることができる半導体素子収納用パッケージを提供
することにある。
ので、その目的は半導体素子が発する熱によって半導体
素子自身を高温となすのを有効に防止し、且つ半導体素
子への供給電源電圧の変動に伴うノイズを有効に吸収
し、半導体素子を長期間にわたり正常、且つ安定に作動
させることができる半導体素子収納用パッケージを提供
することにある。
【０００７】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面に半導体素子が搭載される搭載部
を有し、半導体素子の接地電極及び接地リード端子が接
続される銅製基体と、前記銅製基体の上面外周部に高誘
電率樹脂を介して取着され、半導体素子の電源電極及び
電源リード端子が接続される電源板と、前記電源板上に
低誘電率樹脂を介して取着される接地リード端子、電源
リード端子及び半導体素子の信号電極が接続される信号
リード端子と、前記銅製基体、電源リード端子、接地リ
ード端子及び信号リード端子の一部を被覆し、半導体素
子を収容するための空所を形成する樹脂製枠部材とから
成ることを特徴とするものである。
用パッケージは、上面に半導体素子が搭載される搭載部
を有し、半導体素子の接地電極及び接地リード端子が接
続される銅製基体と、前記銅製基体の上面外周部に高誘
電率樹脂を介して取着され、半導体素子の電源電極及び
電源リード端子が接続される電源板と、前記電源板上に
低誘電率樹脂を介して取着される接地リード端子、電源
リード端子及び半導体素子の信号電極が接続される信号
リード端子と、前記銅製基体、電源リード端子、接地リ
ード端子及び信号リード端子の一部を被覆し、半導体素
子を収容するための空所を形成する樹脂製枠部材とから
成ることを特徴とするものである。
【０００８】
【作用】本発明の半導体素子収納用パッケージによれ
ば、半導体素子が搭載される基体を熱伝導率が200W/m・
K の熱を伝え易い銅で形成したことから、半導体素子が
作動時に多量の熱を発したとしてもその熱は銅製基体に
良好に吸収拡散され、その結果、半導体素子は常に低温
となり、長期間にわたって正常、且つ安定に作動させる
ことが可能となる。
ば、半導体素子が搭載される基体を熱伝導率が200W/m・
K の熱を伝え易い銅で形成したことから、半導体素子が
作動時に多量の熱を発したとしてもその熱は銅製基体に
良好に吸収拡散され、その結果、半導体素子は常に低温
となり、長期間にわたって正常、且つ安定に作動させる
ことが可能となる。
【０００９】また本発明の半導体素子収納用パッケージ
によれば、半導体素子の電源電極及び接地電極が接続さ
れる銅製基体と電源板との間に高誘電率樹脂が挟まれて
おり、半導体素子の電源電極と接地電極との間に3nF 以
上の大きな静電容量が接続されていることから半導体素
子への供給電源電圧の変動に伴ってノイズが発生したと
しても該ノイズは前記大きな静電容量によって有効に吸
収され、その結果、半導体素子にノイズが入り込むのが
皆無となって半導体素子を長期間にわたり正常、且つ安
定に作動させることもできる。
によれば、半導体素子の電源電極及び接地電極が接続さ
れる銅製基体と電源板との間に高誘電率樹脂が挟まれて
おり、半導体素子の電源電極と接地電極との間に3nF 以
上の大きな静電容量が接続されていることから半導体素
子への供給電源電圧の変動に伴ってノイズが発生したと
しても該ノイズは前記大きな静電容量によって有効に吸
収され、その結果、半導体素子にノイズが入り込むのが
皆無となって半導体素子を長期間にわたり正常、且つ安
定に作動させることもできる。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は基体、２は電源板である。
る。図1 は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は基体、２は電源板である。
【００１１】前記基体1 は銅(Cu)から成り、その上面の
略中央部に半導体素子3 を搭載するための搭載部1aを有
し、該搭載部1aには半導体素子3 がロウ材等の接着材を
介して接着固定される。
略中央部に半導体素子3 を搭載するための搭載部1aを有
し、該搭載部1aには半導体素子3 がロウ材等の接着材を
介して接着固定される。
【００１２】前記基体1 は半導体素子3 を支持するため
の支持部材として作用するとともに半導体素子3 の接地
電極と後述する接地リード端子4aとを電気的に接続する
接続部材として作用し、基体1 には半導体素子3 の接地
電極及び接地リード端子4aがボンディングワイヤ5aを介
して各々、電気的に接続される。
の支持部材として作用するとともに半導体素子3 の接地
電極と後述する接地リード端子4aとを電気的に接続する
接続部材として作用し、基体1 には半導体素子3 の接地
電極及び接地リード端子4aがボンディングワイヤ5aを介
して各々、電気的に接続される。
【００１３】また前記銅から成る基体1 はそれを構成す
る銅の熱伝導率が200W/m・K と高く、熱を伝え易いた
め、半導体素子3 が作動時に多量の熱を発生したとして
もその熱は基体1 に良好に伝達吸収され、その結果、半
導体素子3 が該素子3 自身の発する熱によって高温とな
ることはなく、半導体素子3 に熱破壊や特性に変化をき
たし、誤動作を起こさせることは皆無となる。
る銅の熱伝導率が200W/m・K と高く、熱を伝え易いた
め、半導体素子3 が作動時に多量の熱を発生したとして
もその熱は基体1 に良好に伝達吸収され、その結果、半
導体素子3 が該素子3 自身の発する熱によって高温とな
ることはなく、半導体素子3 に熱破壊や特性に変化をき
たし、誤動作を起こさせることは皆無となる。
【００１４】尚、前記銅から成る基体1 は銅(Cu)のイン
ゴット( 塊) に圧延加工法や打ち抜き加工法等、従来周
知の金属加工法を施すことによって所定の板状に形成さ
れる。
ゴット( 塊) に圧延加工法や打ち抜き加工法等、従来周
知の金属加工法を施すことによって所定の板状に形成さ
れる。
【００１５】更に前記基体1 はその上面外周部に電源板
2 が誘電率を60以上とした高誘電率樹脂6 を挟んで取着
されており、該電源板2 には半導体素子3 の電源電極及
び後述する電源リード端子4bがそれぞれボンディングワ
イヤ5bを介して接続されている。
2 が誘電率を60以上とした高誘電率樹脂6 を挟んで取着
されており、該電源板2 には半導体素子3 の電源電極及
び後述する電源リード端子4bがそれぞれボンディングワ
イヤ5bを介して接続されている。
【００１６】前記電源板2 は半導体素子3 の電源電極と
電源リード端子4bとを電気的に接続するとともに電源板
2 と基体1 との間に高誘電率樹脂6 を誘電体とした所定
値の静電容量を形成し、これを半導体素子3 の接地電極
と電源電極との間に接続する作用を為す。
電源リード端子4bとを電気的に接続するとともに電源板
2 と基体1 との間に高誘電率樹脂6 を誘電体とした所定
値の静電容量を形成し、これを半導体素子3 の接地電極
と電源電極との間に接続する作用を為す。
【００１７】前記電源板2 は銅(Cu)等の厚さ0.15mm程度
の金属板から成り、基体1 と同様の方法によって所定の
板状に形成される。
の金属板から成り、基体1 と同様の方法によって所定の
板状に形成される。
【００１８】また前記電源板2 は基体1 との間に誘電率
を60以上とした高誘電率樹脂6 が挟まれていることから
電源板2 と基体1 との間に形成され、半導体素子3 の接
地電極と電源電極との間に接続される静電容量の値を3n
F 程度の大きなものとなすことができ、その結果、半導
体素子3 に駆動のための電力及び電気信号を供給した
際、半導体素子3 への供給電源電圧に変動が生じて大き
なノイズが発生したとしても該ノイズは前記大きな静電
容量によって有効に吸収され、半導体素子3 にノイズが
入り込むことは無く、半導体素子3 に誤動作を招来する
ことも一切なくなる。
を60以上とした高誘電率樹脂6 が挟まれていることから
電源板2 と基体1 との間に形成され、半導体素子3 の接
地電極と電源電極との間に接続される静電容量の値を3n
F 程度の大きなものとなすことができ、その結果、半導
体素子3 に駆動のための電力及び電気信号を供給した
際、半導体素子3 への供給電源電圧に変動が生じて大き
なノイズが発生したとしても該ノイズは前記大きな静電
容量によって有効に吸収され、半導体素子3 にノイズが
入り込むことは無く、半導体素子3 に誤動作を招来する
ことも一切なくなる。
【００１９】前記電源板2 と基体1 との間に挟まれる誘
電率を60以上とした高誘電率樹脂6は例えば、エポキシ
樹脂やポリイミド樹脂にチタン酸バリウムやチタン酸ス
トロンチウム等の高誘電体粉末を含有させて成り、基体
1 の上面外周部に高誘電率樹脂6 と電源板2 とを順次載
置させ、しかる後、前記高誘電率樹脂6 を熱硬化させる
ことによって基体1 の上面外周部に取着される。
電率を60以上とした高誘電率樹脂6は例えば、エポキシ
樹脂やポリイミド樹脂にチタン酸バリウムやチタン酸ス
トロンチウム等の高誘電体粉末を含有させて成り、基体
1 の上面外周部に高誘電率樹脂6 と電源板2 とを順次載
置させ、しかる後、前記高誘電率樹脂6 を熱硬化させる
ことによって基体1 の上面外周部に取着される。
【００２０】更に前記電源板2 上には誘電率を4 以下と
した低誘電率樹脂7 を介して接地リード端子4a、電源リ
ード端子4b及び半導体素子3 の信号電極が接続される信
号リード端子( 不図示) が取着されており、該接地リー
ド端子4a、電源リード端子4b及び信号リード端子には半
導体素子3 の接地電極、電源電極及び信号電極が各々、
ボンディングワイヤ5a、5b等を介して電気的に接続され
る。
した低誘電率樹脂7 を介して接地リード端子4a、電源リ
ード端子4b及び半導体素子3 の信号電極が接続される信
号リード端子( 不図示) が取着されており、該接地リー
ド端子4a、電源リード端子4b及び信号リード端子には半
導体素子3 の接地電極、電源電極及び信号電極が各々、
ボンディングワイヤ5a、5b等を介して電気的に接続され
る。
【００２１】前記接地リード端子4aや電源リード端子4b
等は半導体素子3 の各電極( 接地電極、電源電極、信号
電極) を外部電気回路に接続する作用を為し、コバール
金属( 鉄ーニッケルーコバルト合金) や42アロイ( 鉄ー
ニッケルーコバルト合金) 、銅 等の金属材料によって
形成されている。
等は半導体素子3 の各電極( 接地電極、電源電極、信号
電極) を外部電気回路に接続する作用を為し、コバール
金属( 鉄ーニッケルーコバルト合金) や42アロイ( 鉄ー
ニッケルーコバルト合金) 、銅 等の金属材料によって
形成されている。
【００２２】尚、前記接地リード端子4aや電源リード端
子4b等はコバール金属等のインゴット( 塊) に圧延加工
法や打ち抜き加工法等、従来周知の金属加工法を施すこ
とによって所定の板状に形成される。
子4b等はコバール金属等のインゴット( 塊) に圧延加工
法や打ち抜き加工法等、従来周知の金属加工法を施すこ
とによって所定の板状に形成される。
【００２３】また前記接地リード端子4aや電源リード端
子4b等を電源板2 上に取着する低誘電率樹脂7 は例えば
ポリイミド樹脂から成り、接地リード端子4aや電源リー
ド端子4bと電源板2 との間に前記ポリイミド樹脂から成
るテープの両面にエポキシ樹脂から成る接着剤を塗布し
たものを挟み、しかる後、前記エポキシ樹脂から成る接
着剤を熱硬化させることによって電源板2 と接地リード
端子4aや電源リード端子4b等との間に配される。
子4b等を電源板2 上に取着する低誘電率樹脂7 は例えば
ポリイミド樹脂から成り、接地リード端子4aや電源リー
ド端子4bと電源板2 との間に前記ポリイミド樹脂から成
るテープの両面にエポキシ樹脂から成る接着剤を塗布し
たものを挟み、しかる後、前記エポキシ樹脂から成る接
着剤を熱硬化させることによって電源板2 と接地リード
端子4aや電源リード端子4b等との間に配される。
【００２４】更に前記基体1 の半導体素子搭載部1aを除
く表面及び接地リード端子4aや電源リード端子4b等の一
部が樹脂製枠部材8 によって被覆されており、該樹脂製
枠部材8 によって半導体素子3 を収容するための空所が
形成されている。
く表面及び接地リード端子4aや電源リード端子4b等の一
部が樹脂製枠部材8 によって被覆されており、該樹脂製
枠部材8 によって半導体素子3 を収容するための空所が
形成されている。
【００２５】前記樹脂製枠部材8 は例えば、エポキシ樹
脂から成り、上面に接地リード端子4aや電源リード端子
4b等が取着された基体1 を所定型内にセットするととも
に該所定型内に液状のエポキシ樹脂を充填し、これを約
150 ℃の温度で熱硬化させることによって所定形状に形
成される。
脂から成り、上面に接地リード端子4aや電源リード端子
4b等が取着された基体1 を所定型内にセットするととも
に該所定型内に液状のエポキシ樹脂を充填し、これを約
150 ℃の温度で熱硬化させることによって所定形状に形
成される。
【００２６】前記樹脂製枠部材8 は基体1 の半導体素子
搭載部1aに半導体素子3 を接着固定した後、その内側に
樹脂製充填剤9 が充填され、該樹脂製充填剤9 で半導体
素子3 を気密に封止することによって製品としての半導
体装置が完成する。
搭載部1aに半導体素子3 を接着固定した後、その内側に
樹脂製充填剤9 が充填され、該樹脂製充填剤9 で半導体
素子3 を気密に封止することによって製品としての半導
体装置が完成する。
【００２７】前記樹脂製充填剤9 は例えばエポキシ樹
脂、ポリイミド樹脂、フェノール樹脂等から成り、例え
ばエポキシ樹脂となる液状の樹脂を半導体素子3 が接着
固定されている樹脂製枠部材8 の内側に半導体素子3 が
完全に埋まるように充填させるとともにこれを約150 ℃
の温度で熱硬化させることによって樹脂製枠部材8 の内
側に半導体素子3 を気密に封止するようにして配され
る。
脂、ポリイミド樹脂、フェノール樹脂等から成り、例え
ばエポキシ樹脂となる液状の樹脂を半導体素子3 が接着
固定されている樹脂製枠部材8 の内側に半導体素子3 が
完全に埋まるように充填させるとともにこれを約150 ℃
の温度で熱硬化させることによって樹脂製枠部材8 の内
側に半導体素子3 を気密に封止するようにして配され
る。
【００２８】かくして本発明の半導体素子収納用パッケ
ージによれば、基体1 の半導体素子搭載部1aに半導体素
子3 を接着固定するとともに半導体素子3 の各電極を基
体1、電源板2 及び接地リード端子4aや電源リード端子4
b等にボンディングワイヤ5a、5b等を介して接続し、最
後に樹脂製枠部材8 の内側に樹脂製充填剤9 を充填し、
半導体素子3 を気密に封止することによって製品として
の半導体装置となる。
ージによれば、基体1 の半導体素子搭載部1aに半導体素
子3 を接着固定するとともに半導体素子3 の各電極を基
体1、電源板2 及び接地リード端子4aや電源リード端子4
b等にボンディングワイヤ5a、5b等を介して接続し、最
後に樹脂製枠部材8 の内側に樹脂製充填剤9 を充填し、
半導体素子3 を気密に封止することによって製品として
の半導体装置となる。
【００２９】尚、本発明の半導体素子収納用パッケージ
は上述の実施例に限定されるものではなく、本発明の要
旨を逸脱しない範囲であれば種々の変更は可能である。
は上述の実施例に限定されるものではなく、本発明の要
旨を逸脱しない範囲であれば種々の変更は可能である。
【００３０】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、半導体素子が搭載される基体を熱伝導率が200W
/m・K の熱を伝え易い銅で形成したことから、半導体素
子が作動時に多量の熱を発したとしてもその熱は銅製基
体に良好に吸収拡散され、その結果、半導体素子は常に
低温となり、長期間にわたって正常、且つ安定に作動さ
せることが可能となる。
よれば、半導体素子が搭載される基体を熱伝導率が200W
/m・K の熱を伝え易い銅で形成したことから、半導体素
子が作動時に多量の熱を発したとしてもその熱は銅製基
体に良好に吸収拡散され、その結果、半導体素子は常に
低温となり、長期間にわたって正常、且つ安定に作動さ
せることが可能となる。
【００３１】また本発明の半導体素子収納用パッケージ
によれば、半導体素子の電源電極及び接地電極が接続さ
れる銅製基体と電源板との間に高誘電率樹脂が挟まれて
おり、半導体素子の電源電極と接地電極との間に3nF 以
上の大きな静電容量が接続されていることから半導体素
子への供給電源電圧の変動に伴ってノイズが発生したと
しても該ノイズは前記大きな静電容量によって有効に吸
収され、その結果、半導体素子にノイズが入り込むのが
皆無となって半導体素子を長期間にわたり正常、且つ安
定に作動させることもできる。
によれば、半導体素子の電源電極及び接地電極が接続さ
れる銅製基体と電源板との間に高誘電率樹脂が挟まれて
おり、半導体素子の電源電極と接地電極との間に3nF 以
上の大きな静電容量が接続されていることから半導体素
子への供給電源電圧の変動に伴ってノイズが発生したと
しても該ノイズは前記大きな静電容量によって有効に吸
収され、その結果、半導体素子にノイズが入り込むのが
皆無となって半導体素子を長期間にわたり正常、且つ安
定に作動させることもできる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
１・・・・基体 ２・・・・電源板 ３・・・・半導体素子 ４ａ・・・接地リード端子 ４ｂ・・・電源リード端子 ６・・・・高誘電率樹脂 ７・・・・低誘電率樹脂 ８・・・・樹脂製枠部材
Claims (1)
- 【請求項１】上面に半導体素子が搭載される搭載部を有
し、半導体素子の接地電極及び接地リード端子が接続さ
れる銅製基体と、前記銅製基体の上面外周部に高誘電率
樹脂を介して取着され、半導体素子の電源電極及び電源
リード端子が接続される電源板と、前記電源板上に低誘
電率樹脂を介して取着される接地リード端子、電源リー
ド端子及び半導体素子の信号電極が接続される信号リー
ド端子と、前記銅製基体、電源リード端子、接地リード
端子及び信号リード端子の一部を被覆し、半導体素子を
収容するための空所を形成する樹脂製枠部材とから成る
半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5068100A JP2806729B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5068100A JP2806729B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283655A true JPH06283655A (ja) | 1994-10-07 |
| JP2806729B2 JP2806729B2 (ja) | 1998-09-30 |
Family
ID=13363990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5068100A Expired - Fee Related JP2806729B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806729B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19931694A1 (de) * | 1999-07-08 | 2001-01-18 | Curamik Electronics Gmbh | Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen, elektrischer Schaltkreis oder elektrisches Modul, hergestellt nach dem Verfahren sowie Lead-Frame zur Verwendung bei diesem Verfahren |
| JP2007042669A (ja) * | 2005-07-29 | 2007-02-15 | Toyoda Gosei Co Ltd | 光源装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917274A (ja) * | 1982-07-21 | 1984-01-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS5943529A (ja) * | 1982-09-03 | 1984-03-10 | Matsushita Electric Works Ltd | 樹脂封止型電子部品の製造方法 |
| JPH03283646A (ja) * | 1990-03-30 | 1991-12-13 | Mitsui High Tec Inc | 半導体装置 |
| JPH0473825A (ja) * | 1990-07-12 | 1992-03-09 | Shinko Electric Ind Co Ltd | 多層リードフレームおよびその製造方法 |
| JPH04119659A (ja) * | 1990-09-10 | 1992-04-21 | Sumitomo Electric Ind Ltd | リードフレーム |
| JPH04254363A (ja) * | 1991-02-06 | 1992-09-09 | Hitachi Ltd | リードフレーム及びそれを用いた半導体集積回路装置 |
-
1993
- 1993-03-26 JP JP5068100A patent/JP2806729B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917274A (ja) * | 1982-07-21 | 1984-01-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS5943529A (ja) * | 1982-09-03 | 1984-03-10 | Matsushita Electric Works Ltd | 樹脂封止型電子部品の製造方法 |
| JPH03283646A (ja) * | 1990-03-30 | 1991-12-13 | Mitsui High Tec Inc | 半導体装置 |
| JPH0473825A (ja) * | 1990-07-12 | 1992-03-09 | Shinko Electric Ind Co Ltd | 多層リードフレームおよびその製造方法 |
| JPH04119659A (ja) * | 1990-09-10 | 1992-04-21 | Sumitomo Electric Ind Ltd | リードフレーム |
| JPH04254363A (ja) * | 1991-02-06 | 1992-09-09 | Hitachi Ltd | リードフレーム及びそれを用いた半導体集積回路装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19931694A1 (de) * | 1999-07-08 | 2001-01-18 | Curamik Electronics Gmbh | Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen, elektrischer Schaltkreis oder elektrisches Modul, hergestellt nach dem Verfahren sowie Lead-Frame zur Verwendung bei diesem Verfahren |
| DE19931694B4 (de) * | 1999-07-08 | 2006-05-24 | Curamik Electronics Gmbh | Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren |
| JP2007042669A (ja) * | 2005-07-29 | 2007-02-15 | Toyoda Gosei Co Ltd | 光源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2806729B2 (ja) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249196A (en) | Integrated circuit module with integral capacitor | |
| US5067005A (en) | Semiconductor device | |
| US5006919A (en) | Integrated circuit package | |
| JPS61198769A (ja) | 混成集積回路 | |
| JP2689467B2 (ja) | 半導体集積回路装置のパッケージ | |
| JP5959255B2 (ja) | 半導体装置 | |
| JPH06283655A (ja) | 半導体素子収納用パッケージ | |
| JPH06132425A (ja) | 半導体装置 | |
| JP2710906B2 (ja) | 半導体装置 | |
| JP2828553B2 (ja) | 半導体装置 | |
| JP2728595B2 (ja) | 半導体装置 | |
| JP2792638B2 (ja) | 半導体素子収納用パッケージ | |
| JP2996570B2 (ja) | 半導体装置 | |
| JP2823758B2 (ja) | 半導体装置 | |
| JPH10242381A (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| KR102185064B1 (ko) | 전력 모듈 및 그 제조 방법 | |
| JPH05144985A (ja) | 混成集積回路装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JP2580779B2 (ja) | 半導体装置 | |
| JP2808043B2 (ja) | 半導体素子収納用パッケージ | |
| JP2831219B2 (ja) | 半導体装置 | |
| JPS59152654A (ja) | 絶縁形半導体装置 | |
| JP2002203938A (ja) | ハイブリッド半導体装置 | |
| JP3207075B2 (ja) | 半導体素子収納用パッケージ | |
| JP2838590B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |