JP2710906B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2710906B2 JP2710906B2 JP4313322A JP31332292A JP2710906B2 JP 2710906 B2 JP2710906 B2 JP 2710906B2 JP 4313322 A JP4313322 A JP 4313322A JP 31332292 A JP31332292 A JP 31332292A JP 2710906 B2 JP2710906 B2 JP 2710906B2
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- power supply
- semiconductor element
- ground
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ等の情報処
理装置に実装される半導体装置の改良に関するものであ
る。
理装置に実装される半導体装置の改良に関するものであ
る。
【０００２】
【従来の技術】従来、コンピュータ等の情報処理装置に
実装される半導体装置は、金属板上に半導体素子を接着
剤を介して接着固定するとともに該半導体素子の各電極
（電源電極、接地電極及び信号電極）を外部リード端子
にボンディングワイヤを介して電気的に接続し、しかる
後、金属板上に接着固定された半導体素子と外部リード
端子の一部を樹脂でモールド被覆し、半導体素子を気密
に封止することによって製作されている。
実装される半導体装置は、金属板上に半導体素子を接着
剤を介して接着固定するとともに該半導体素子の各電極
（電源電極、接地電極及び信号電極）を外部リード端子
にボンディングワイヤを介して電気的に接続し、しかる
後、金属板上に接着固定された半導体素子と外部リード
端子の一部を樹脂でモールド被覆し、半導体素子を気密
に封止することによって製作されている。
【０００３】しかしながら、近時、半導体素子は高密度
化、高集積化が急激に進み、電極の数が大幅に増大して
きており、該半導体素子の各電極に接続される外部リー
ド端子の数も急激に増大し、各外部リード端子はその線
幅が極めて細く、インダクタンスが20nH程度の高いもの
となってきている。そのためこの外部リード端子を介し
て半導体素子に駆動のための電力及び電気信号を供給し
た場合、外部リード端子のインダクタンスが高いことに
起因して半導体素子への供給電源電圧に変動が生じると
大きなノイズが発生し、これが電気信号とともに半導体
素子に供給されて半導体素子に誤動作を起こさせるとい
う重大な欠点を有していた。
化、高集積化が急激に進み、電極の数が大幅に増大して
きており、該半導体素子の各電極に接続される外部リー
ド端子の数も急激に増大し、各外部リード端子はその線
幅が極めて細く、インダクタンスが20nH程度の高いもの
となってきている。そのためこの外部リード端子を介し
て半導体素子に駆動のための電力及び電気信号を供給し
た場合、外部リード端子のインダクタンスが高いことに
起因して半導体素子への供給電源電圧に変動が生じると
大きなノイズが発生し、これが電気信号とともに半導体
素子に供給されて半導体素子に誤動作を起こさせるとい
う重大な欠点を有していた。
【０００４】そこで上記欠点を解消するために外部リー
ド端子のうち半導体素子の電源電極及び接地電極が接続
される電源リード端子と接地リード端子とを間にポリイ
ミド樹脂から成る樹脂誘電層を挟んで対向配置させ、電
源リード端子と接地リード端子の間にポリイミド樹脂を
誘電体とした一定の静電容量をもたせ、半導体素子への
供給電源電圧の変動により生じるノイズを前記静電容量
に吸収させて半導体素子の誤動作を防止することが提案
されている。
ド端子のうち半導体素子の電源電極及び接地電極が接続
される電源リード端子と接地リード端子とを間にポリイ
ミド樹脂から成る樹脂誘電層を挟んで対向配置させ、電
源リード端子と接地リード端子の間にポリイミド樹脂を
誘電体とした一定の静電容量をもたせ、半導体素子への
供給電源電圧の変動により生じるノイズを前記静電容量
に吸収させて半導体素子の誤動作を防止することが提案
されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この半
導体装置では電源リード端子と接地リード端子との対向
面積が約 400mm 2と狭いこと、電源リード端子と接地リ
ード端子との間に挟まれるポリイミド樹脂の誘電率が3.
5 程度と小さいため電源リード端子と接地リード端子間
に形成される静電容量は0.2nF 程度と小さく、その結
果、前記静電容量で半導体素子への供給電源電圧の変動
により生じるノイズを完全に吸収することができず、い
まだ半導体素子に誤動作を起こさせるという欠点を有し
ていた。
導体装置では電源リード端子と接地リード端子との対向
面積が約 400mm 2と狭いこと、電源リード端子と接地リ
ード端子との間に挟まれるポリイミド樹脂の誘電率が3.
5 程度と小さいため電源リード端子と接地リード端子間
に形成される静電容量は0.2nF 程度と小さく、その結
果、前記静電容量で半導体素子への供給電源電圧の変動
により生じるノイズを完全に吸収することができず、い
まだ半導体素子に誤動作を起こさせるという欠点を有し
ていた。
【０００６】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子への供給電源電圧の変動に伴
うノイズを有効に吸収し、半導体素子を長期間にわたり
正常、且つ安定に作動させることができる半導体装置を
提供することにある。
で、その目的は半導体素子への供給電源電圧の変動に伴
うノイズを有効に吸収し、半導体素子を長期間にわたり
正常、且つ安定に作動させることができる半導体装置を
提供することにある。
【０００７】
【課題を解決するための手段】本発明は、半導体素子
と、前記半導体素子の電源電極、接地電極、信号電極が
接続される電源リード端子、接地リード端子及び信号リ
ード端子と、前記半導体素子及び各リード端子の一部を
被覆する樹脂被覆材とから成る半導体装置であって、前
記電源リード端子、接地リード端子の少なくとも一方を
複数形成するとともに、各電源リード端子と接地リード
端子とを、間に誘電率が６０以上の誘電体粉末を含有す
る樹脂誘電層を挟んで交互に対向配置させたことを特徴
とするものである。
と、前記半導体素子の電源電極、接地電極、信号電極が
接続される電源リード端子、接地リード端子及び信号リ
ード端子と、前記半導体素子及び各リード端子の一部を
被覆する樹脂被覆材とから成る半導体装置であって、前
記電源リード端子、接地リード端子の少なくとも一方を
複数形成するとともに、各電源リード端子と接地リード
端子とを、間に誘電率が６０以上の誘電体粉末を含有す
る樹脂誘電層を挟んで交互に対向配置させたことを特徴
とするものである。
【０００８】
【作用】本発明によれば、半導体素子の電源電極及び接
地電極が接続される電源リード端子と接地リード端子の
少なくとも一方を複数形成するとともに、各電源リード
端子と接地リード端子とを、間に誘電率が６０以上の誘
電体粉末を含有する樹脂誘電層を挟んで交互に対向配置
させたことから電源リード端子と接地リード端子間には
０．６ｎＦ以上の大きな静電容量が接続されることとな
り、その結果、半導体素子への供給電源電圧の変動に伴
ってノイズが発生したとしても該ノイズは前記大きな静
電容量によって有効に吸収され、半導体素子にノイズが
入り込むのが有効に防止されて半導体素子を長期間にわ
たり正常、かつ安定に作動させることが可能となる。
地電極が接続される電源リード端子と接地リード端子の
少なくとも一方を複数形成するとともに、各電源リード
端子と接地リード端子とを、間に誘電率が６０以上の誘
電体粉末を含有する樹脂誘電層を挟んで交互に対向配置
させたことから電源リード端子と接地リード端子間には
０．６ｎＦ以上の大きな静電容量が接続されることとな
り、その結果、半導体素子への供給電源電圧の変動に伴
ってノイズが発生したとしても該ノイズは前記大きな静
電容量によって有効に吸収され、半導体素子にノイズが
入り込むのが有効に防止されて半導体素子を長期間にわ
たり正常、かつ安定に作動させることが可能となる。
【０００９】
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
る。
【００１１】図1 は本発明の半導体装置の一実施例を示
し、図中、半導体装置1 は半導体素子2 と、電源リード
端子3a、接地リード端子3b、信号リード端子3cと、樹脂
被覆材4 とから構成されている。
し、図中、半導体装置1 は半導体素子2 と、電源リード
端子3a、接地リード端子3b、信号リード端子3cと、樹脂
被覆材4 とから構成されている。
【００１２】前記電源リード端子3a、接地リード端子3
b、信号リード端子3cは半導体素子2の電源電極、接地電
極及び信号電極を外部電気回路に電気的に接続する作用
を為し、電源リード端子3aには半導体素子2 の電源電極
が、接地リード端子3bには接地電極が、信号リード端子
3cには信号電極が各々、ボンディングワイヤ5 を介して
電気的に接続される。
b、信号リード端子3cは半導体素子2の電源電極、接地電
極及び信号電極を外部電気回路に電気的に接続する作用
を為し、電源リード端子3aには半導体素子2 の電源電極
が、接地リード端子3bには接地電極が、信号リード端子
3cには信号電極が各々、ボンディングワイヤ5 を介して
電気的に接続される。
【００１３】また前記接地リード端子3bの上部には半導
体素子2 が搭載されており、該半導体素子2 はガラス、
樹脂、ロウ材等の接着剤を介し接地リード端子3bの上面
に接着固定されている。
体素子2 が搭載されており、該半導体素子2 はガラス、
樹脂、ロウ材等の接着剤を介し接地リード端子3bの上面
に接着固定されている。
【００１４】前記各リード端子3a、3b、3cは銅(Cu)、銅
ージルコニウム合金(Cu-Zr合金) 、コバール合金(Fe-Ni
-Co 合金) 、42アロイ(Fe-Ni合金) 等の金属材料から成
り、コバール金属等のインゴット( 塊) を従来周知の圧
延加工法を採用することによって薄板状に形成するとと
もにこれを打ち抜き加工法やエッチング加工法により所
定形状に打ち抜くことによって形成される。
ージルコニウム合金(Cu-Zr合金) 、コバール合金(Fe-Ni
-Co 合金) 、42アロイ(Fe-Ni合金) 等の金属材料から成
り、コバール金属等のインゴット( 塊) を従来周知の圧
延加工法を採用することによって薄板状に形成するとと
もにこれを打ち抜き加工法やエッチング加工法により所
定形状に打ち抜くことによって形成される。
【００１５】また前記電源リード端子3a及び接地リード
端子3bはその各々が途中で分岐して複数となっており、
各分岐した電源リード端子3aと接地リード端子3bは交互
に対向配置され、且つ該対向する領域が四角形状に大き
く広がったものとなっている。
端子3bはその各々が途中で分岐して複数となっており、
各分岐した電源リード端子3aと接地リード端子3bは交互
に対向配置され、且つ該対向する領域が四角形状に大き
く広がったものとなっている。
【００１６】前記電源リード端子３ａと接地リード端子
３ｂの対向する領域には、誘電率が６０以上の誘電体粉
末を内部に含有する樹脂誘電層６が挟まれており、電源
リード端子３ａと接地リード端子３ｂとの間には前記誘
電体粉末を含有する樹脂誘電層６を誘電体とした一定の
大きさの静電容量が形成される。この場合、電源リード
端子３ａと接地リード端子３ｂは複数に分岐され、かつ
分岐したものが各々、交互に対向配置していること及び
交互に対向配置する電源リード端子３ａと接地リード端
子３ｂとの間に誘電率が６０以上の誘電体粉末を含有す
る樹脂誘電層６が配されていることから電源リード端子
３ａと接地リード端子３ｂとの間に形成される静電容量
はその値が３．０ｎＦ以上の大きなものとなり、その結
果、半導体素子２への供給電源電圧の変動に伴って発生
するノイズは前記大きな静電容量によって効果的に吸収
され、該ノイズが電気信号とともに半導体素子２に印加
され、半導体素子２に誤動作を起こさせることが有効に
防止される。
３ｂの対向する領域には、誘電率が６０以上の誘電体粉
末を内部に含有する樹脂誘電層６が挟まれており、電源
リード端子３ａと接地リード端子３ｂとの間には前記誘
電体粉末を含有する樹脂誘電層６を誘電体とした一定の
大きさの静電容量が形成される。この場合、電源リード
端子３ａと接地リード端子３ｂは複数に分岐され、かつ
分岐したものが各々、交互に対向配置していること及び
交互に対向配置する電源リード端子３ａと接地リード端
子３ｂとの間に誘電率が６０以上の誘電体粉末を含有す
る樹脂誘電層６が配されていることから電源リード端子
３ａと接地リード端子３ｂとの間に形成される静電容量
はその値が３．０ｎＦ以上の大きなものとなり、その結
果、半導体素子２への供給電源電圧の変動に伴って発生
するノイズは前記大きな静電容量によって効果的に吸収
され、該ノイズが電気信号とともに半導体素子２に印加
され、半導体素子２に誤動作を起こさせることが有効に
防止される。
【００１７】前記電源リード端子３ａと接地リード端子
３ｂとの間に挟まれる樹脂誘電層６は、例えば、ポリイ
ミド樹脂から成り、誘電率が６０以上の誘電体粉末を内
部に含有する液状のポリイミド樹脂をシート状に形成す
るとともにこれを所定温度で熱硬化させて有機樹脂フィ
ルムを得、しかる後、前記有機樹脂フィルムをエポキシ
樹脂等の熱硬化性樹脂から成る接着剤を介して電源リー
ド端子３ａと接地リード端子３ｂの両方に接着させるこ
とによって電源リード端子３ａと接地リード端子３ｂの
間に挟まれる。
３ｂとの間に挟まれる樹脂誘電層６は、例えば、ポリイ
ミド樹脂から成り、誘電率が６０以上の誘電体粉末を内
部に含有する液状のポリイミド樹脂をシート状に形成す
るとともにこれを所定温度で熱硬化させて有機樹脂フィ
ルムを得、しかる後、前記有機樹脂フィルムをエポキシ
樹脂等の熱硬化性樹脂から成る接着剤を介して電源リー
ド端子３ａと接地リード端子３ｂの両方に接着させるこ
とによって電源リード端子３ａと接地リード端子３ｂの
間に挟まれる。
【００１８】
【００１９】前記樹脂誘電層6 に含有される誘電率が60
以上の誘電体粉末としては例えば、チタン酸バリウム系
磁器粉末やチタン酸ストロンチウム系磁器粉末が好適に
使用され、例えばチタン酸バリウム系磁器粉末を使用す
る場合には、まず炭酸バリウム、酸化チタン、チタン酸
マグネシウム等の原料粉末を焼成し反応させてチタン酸
バリウムを得、次にこれを微粉に粉砕し、しかる後、前
記チタン酸バリウムの微粉を樹脂誘電層6 となる液状の
ポリイミド樹脂に所定量、添加混合させておくことによ
って樹脂誘電層6 中に含有される。
以上の誘電体粉末としては例えば、チタン酸バリウム系
磁器粉末やチタン酸ストロンチウム系磁器粉末が好適に
使用され、例えばチタン酸バリウム系磁器粉末を使用す
る場合には、まず炭酸バリウム、酸化チタン、チタン酸
マグネシウム等の原料粉末を焼成し反応させてチタン酸
バリウムを得、次にこれを微粉に粉砕し、しかる後、前
記チタン酸バリウムの微粉を樹脂誘電層6 となる液状の
ポリイミド樹脂に所定量、添加混合させておくことによ
って樹脂誘電層6 中に含有される。
【００２０】また前記樹脂誘電層6 に誘電率が60以上の
誘電体粉末を含有させ、電源リード端子3aと接地リード
端子3bの間に半導体素子2 への電源ノイズの印加による
誤動作をより完全に防止させるような大きな静電容量を
形成する場合、誘電体粉末の含有総量が樹脂誘電層6 の
全重量に対し10.0% 未満であると電源リード端子3aと接
地リード端子3bとの間に形成される静電容量はあまり大
きな値とならず、該静電容量に半導体素子2 への供給電
源電圧の変動に伴って発生するノイズをより良好に吸収
させることができなくなる危険性がある。従って、前記
樹脂誘電層6 に誘電率が60以上の誘電体粉末を含有さ
せ、電源リード端子3aと接地リード端子３ｂの間に半導
体素子２ への電源ノイズの印加による誤動作をより完
全に防止させるような大きな静電容量を形成する場合に
は、誘電体粉末の含有総量を樹脂誘電層6 の全重量に対
し10.0% 以上としておくこが好ましい。
誘電体粉末を含有させ、電源リード端子3aと接地リード
端子3bの間に半導体素子2 への電源ノイズの印加による
誤動作をより完全に防止させるような大きな静電容量を
形成する場合、誘電体粉末の含有総量が樹脂誘電層6 の
全重量に対し10.0% 未満であると電源リード端子3aと接
地リード端子3bとの間に形成される静電容量はあまり大
きな値とならず、該静電容量に半導体素子2 への供給電
源電圧の変動に伴って発生するノイズをより良好に吸収
させることができなくなる危険性がある。従って、前記
樹脂誘電層6 に誘電率が60以上の誘電体粉末を含有さ
せ、電源リード端子3aと接地リード端子３ｂの間に半導
体素子２ への電源ノイズの印加による誤動作をより完
全に防止させるような大きな静電容量を形成する場合に
は、誘電体粉末の含有総量を樹脂誘電層6 の全重量に対
し10.0% 以上としておくこが好ましい。
【００２１】前記半導体素子2 及び該半導体素子2 の電
源電極、接地電極、信号電極が接続される電源リード端
子3a、接地リード端子3b、信号リード端子3cの一部はま
たエポキシ樹脂等から成る樹脂被覆材4 によって覆わ
れ、半導体素子2 を気密に封止することによって最終製
品としての半導体装置となる。
源電極、接地電極、信号電極が接続される電源リード端
子3a、接地リード端子3b、信号リード端子3cの一部はま
たエポキシ樹脂等から成る樹脂被覆材4 によって覆わ
れ、半導体素子2 を気密に封止することによって最終製
品としての半導体装置となる。
【００２２】前記半導体素子2 等の樹脂被覆材4 による
被覆は所定治具内に半導体素子2 と電源リード端子3a、
接地リード端子3b、信号リード端子3cを配し、しかる
後、前記治具内に液状のエポキシ樹脂を滴下充填させ、
該充填した液状樹脂を150 〜170 ℃の温度で熱硬化させ
ることによって行われる。
被覆は所定治具内に半導体素子2 と電源リード端子3a、
接地リード端子3b、信号リード端子3cを配し、しかる
後、前記治具内に液状のエポキシ樹脂を滴下充填させ、
該充填した液状樹脂を150 〜170 ℃の温度で熱硬化させ
ることによって行われる。
【００２３】かくして本発明の半導体装置は各リード端
子を外部電気回路に接続させ、半導体素子の各電極を外
部電気回路に接続することによってコンピュータ等の情
報処理装置に実装されることとなる。
子を外部電気回路に接続させ、半導体素子の各電極を外
部電気回路に接続することによってコンピュータ等の情
報処理装置に実装されることとなる。
【００２４】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２５】
【発明の効果】本発明によれば、半導体素子の電源電極
及び接地電極が接続される電源リード端子と接地リード
端子の少なくとも一方を複数形成するとともに、各電源
リード端子と接地リード端子とを、間に誘電率が６０以
上の誘電体粉末を含有する樹脂誘電層を挟んで交互に対
向配置させたことから電源リード端子と接地リード端子
間には０．６ｎＦ以上の大きな静電容量が接続されるこ
ととなり、その結果、半導体素子への供給電源電圧の変
動に伴ってノイズが発生したとしても該ノイズは前記大
きな静電容量によって有効に吸収され、半導体素子にノ
イズが入り込むのが有効に防止されて半導体素子を長期
間にわたり正常、かつ安定に作動させることが可能とな
る。
及び接地電極が接続される電源リード端子と接地リード
端子の少なくとも一方を複数形成するとともに、各電源
リード端子と接地リード端子とを、間に誘電率が６０以
上の誘電体粉末を含有する樹脂誘電層を挟んで交互に対
向配置させたことから電源リード端子と接地リード端子
間には０．６ｎＦ以上の大きな静電容量が接続されるこ
ととなり、その結果、半導体素子への供給電源電圧の変
動に伴ってノイズが発生したとしても該ノイズは前記大
きな静電容量によって有効に吸収され、半導体素子にノ
イズが入り込むのが有効に防止されて半導体素子を長期
間にわたり正常、かつ安定に作動させることが可能とな
る。
【００２６】
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
１・・・・・半導体装置 ２・・・・・半導体素子 ３ａ・・・・電源リード端子 ３ｂ・・・・接地リード端子 ３ｃ・・・・信号リード端子 ４・・・・・樹脂被覆材 ６・・・・・樹脂誘電層
Claims (1)
- 【請求項１】半導体素子と、前記半導体素子の電源電
極、接地電極、信号電極が接続される電源リード端子、
接地リード端子及び信号リード端子と、前記半導体素子
及び各リード端子の一部を被覆する樹脂被覆材とから成
る半導体装置であって、前記電源リード端子、接地リー
ド端子の少なくとも一方を複数形成するとともに、各電
源リード端子と接地リード端子とを、間に誘電率が６０
以上の誘電体粉末を含有する樹脂誘電層を挟んで交互に
対向配置させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4313322A JP2710906B2 (ja) | 1992-11-24 | 1992-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4313322A JP2710906B2 (ja) | 1992-11-24 | 1992-11-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163793A JPH06163793A (ja) | 1994-06-10 |
| JP2710906B2 true JP2710906B2 (ja) | 1998-02-10 |
Family
ID=18039840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4313322A Expired - Fee Related JP2710906B2 (ja) | 1992-11-24 | 1992-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710906B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5428542B2 (ja) * | 2009-06-03 | 2014-02-26 | 三菱電機株式会社 | 半導体装置とその製造方法 |
| JP2013138228A (ja) * | 2013-02-08 | 2013-07-11 | Mitsubishi Electric Corp | 半導体装置 |
| JP2014143433A (ja) * | 2014-03-31 | 2014-08-07 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07112039B2 (ja) * | 1991-03-14 | 1995-11-29 | 日立電線株式会社 | 多ピン多層配線リードフレーム |
-
1992
- 1992-11-24 JP JP4313322A patent/JP2710906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163793A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3061954B2 (ja) | 半導体装置 | |
| US5067005A (en) | Semiconductor device | |
| JP2005203775A (ja) | マルチチップパッケージ | |
| US20060154533A1 (en) | Printed-circuit board and circuit unit incorporating the circuit board | |
| JPS61198769A (ja) | 混成集積回路 | |
| EP0626725B1 (en) | Multi-layer lead-frame for a semiconductor device | |
| JP2710906B2 (ja) | 半導体装置 | |
| US6323552B1 (en) | Semiconductor device having bumps | |
| CN106358415B (zh) | 电子装置模块及其制造方法 | |
| JPH09186267A (ja) | Ｂｇａ半導体パッケージ | |
| JPH0730215A (ja) | 混成集積回路装置 | |
| JP2728595B2 (ja) | 半導体装置 | |
| JP2806729B2 (ja) | 半導体素子収納用パッケージ | |
| JP2823758B2 (ja) | 半導体装置 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JPH05326827A (ja) | 半導体装置 | |
| JPS59224152A (ja) | 集積回路装置 | |
| JP2996570B2 (ja) | 半導体装置 | |
| JP2817553B2 (ja) | 半導体パッケージ構造及びその製造方法 | |
| JPH0786497A (ja) | インテリジェントパワーモジュール | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH06163807A (ja) | 半導体素子収納用パッケージ | |
| KR100388291B1 (ko) | 반도체패키지 구조 | |
| JPS60110145A (ja) | 樹脂封止型半導体装置 | |
| JPH10209370A (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |