JPH05326827A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05326827A JPH05326827A JP4128612A JP12861292A JPH05326827A JP H05326827 A JPH05326827 A JP H05326827A JP 4128612 A JP4128612 A JP 4128612A JP 12861292 A JP12861292 A JP 12861292A JP H05326827 A JPH05326827 A JP H05326827A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- lead terminal
- semiconductor element
- power supply
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体素子への供給電源電圧の変動に伴うノイ
ズを有効に吸収し、半導体素子を長期間にわたり正常、
且つ安定に作動させることができる半導体装置を提供す
ることにある。 【構成】10nF以上の静電容量を有する磁器製容量基板1
と、前記容量基板1 上に搭載される半導体素子2 と、前
記半導体素子の電源電極、接地電極及び信号電極が接続
される電源リード端子3a、接地リード端子3b及び信号リ
ード端子3cとから成る半導体装置であって、前記容量基
板1 の静電容量を容量基板1 の表面に形成した一対の容
量端子1b、1bに導出させるとともに該一対の容量端子1
b、1bに電源リード端子3a及び接地リード端子3bを電気
的に接続させた。
ズを有効に吸収し、半導体素子を長期間にわたり正常、
且つ安定に作動させることができる半導体装置を提供す
ることにある。 【構成】10nF以上の静電容量を有する磁器製容量基板1
と、前記容量基板1 上に搭載される半導体素子2 と、前
記半導体素子の電源電極、接地電極及び信号電極が接続
される電源リード端子3a、接地リード端子3b及び信号リ
ード端子3cとから成る半導体装置であって、前記容量基
板1 の静電容量を容量基板1 の表面に形成した一対の容
量端子1b、1bに導出させるとともに該一対の容量端子1
b、1bに電源リード端子3a及び接地リード端子3bを電気
的に接続させた。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ等の情報処
理装置に実装される半導体装置の改良に関するものであ
る。
理装置に実装される半導体装置の改良に関するものであ
る。
【０００２】
【従来の技術】従来、コンピュータ等の情報処理装置に
実装される半導体装置は図３に示すように半導体素子11
を金属板12上に接着剤を介して接着固定するとともに該
半導体素子11の各電極( 電源電極、接地電極及び信号電
極) を外部リード端子13にボンディングワイヤ14を介し
て電気的に接続し、しかる後、金属板12上に固定された
半導体素子11と外部リード端子13の一部を樹脂15でモー
ルドし、半導体素子11を気密に封止することによって製
作されている。
実装される半導体装置は図３に示すように半導体素子11
を金属板12上に接着剤を介して接着固定するとともに該
半導体素子11の各電極( 電源電極、接地電極及び信号電
極) を外部リード端子13にボンディングワイヤ14を介し
て電気的に接続し、しかる後、金属板12上に固定された
半導体素子11と外部リード端子13の一部を樹脂15でモー
ルドし、半導体素子11を気密に封止することによって製
作されている。
【０００３】しかしながら、近時、半導体素子は高密度
化、高集積化が急激に進み、電極の数が大幅に増大して
きており、該半導体素子の各電極に接続される外部リー
ド端子の数も急激に増大し、各外部リード端子はその線
幅が極めて細く、インダクタンスが20nH程度の高いもの
となってきている。そのためこの外部リード端子を介し
て半導体素子に駆動のための電力及び電気信号を供給し
た場合、外部リード端子のインダクタンスが高いことに
起因して半導体素子への供給電源電圧に変動が生じると
大きなノイズが発生し、これが電気信号とともに半導体
素子に供給されて半導体素子に誤動作を起こさせるとい
う重大な欠点を有していた。
化、高集積化が急激に進み、電極の数が大幅に増大して
きており、該半導体素子の各電極に接続される外部リー
ド端子の数も急激に増大し、各外部リード端子はその線
幅が極めて細く、インダクタンスが20nH程度の高いもの
となってきている。そのためこの外部リード端子を介し
て半導体素子に駆動のための電力及び電気信号を供給し
た場合、外部リード端子のインダクタンスが高いことに
起因して半導体素子への供給電源電圧に変動が生じると
大きなノイズが発生し、これが電気信号とともに半導体
素子に供給されて半導体素子に誤動作を起こさせるとい
う重大な欠点を有していた。
【０００４】そこで上記欠点を解消するために外部リー
ド端子のうち半導体素子の電源電極及び接地電極が接続
される電源リード端子と接地リード端子とを間にポリイ
ミド樹脂を挟んで多層に積層し、電源リード端子と接地
リード端子の間にポリイミド樹脂を誘電体とした一定の
静電容量をもたせ、半導体素子への供給電源電圧の変動
により生じるノイズを前記静電容量に吸収させて半導体
素子の誤動作を防止することが提案されている。
ド端子のうち半導体素子の電源電極及び接地電極が接続
される電源リード端子と接地リード端子とを間にポリイ
ミド樹脂を挟んで多層に積層し、電源リード端子と接地
リード端子の間にポリイミド樹脂を誘電体とした一定の
静電容量をもたせ、半導体素子への供給電源電圧の変動
により生じるノイズを前記静電容量に吸収させて半導体
素子の誤動作を防止することが提案されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この半
導体装置では電源リード端子と接地リード端子との間に
挟まれるポリイミド樹脂の誘電率が3.5 程度と小さいた
め電源リード端子と接地リード端子間に形成される静電
容量は1.0nF 程度と小さく、その結果、前記静電容量で
半導体素子への供給電源電圧の変動により生じるノイズ
を完全に吸収することができず、いまだ半導体素子に誤
動作を起こさせるという欠点を有していた。
導体装置では電源リード端子と接地リード端子との間に
挟まれるポリイミド樹脂の誘電率が3.5 程度と小さいた
め電源リード端子と接地リード端子間に形成される静電
容量は1.0nF 程度と小さく、その結果、前記静電容量で
半導体素子への供給電源電圧の変動により生じるノイズ
を完全に吸収することができず、いまだ半導体素子に誤
動作を起こさせるという欠点を有していた。
【０００６】またこの半導体装置は電源リード端子と接
地リード端子とを間にポリイミド樹脂を挟んで多層に積
層しなければならず、その作業が複雑、面倒で、量産性
が悪く、その結果、製品としての半導体装置を高価とす
る欠点も有していた。
地リード端子とを間にポリイミド樹脂を挟んで多層に積
層しなければならず、その作業が複雑、面倒で、量産性
が悪く、その結果、製品としての半導体装置を高価とす
る欠点も有していた。
【０００７】
【目的】本発明は上記諸欠点に鑑み案出されたもので、
その目的は半導体素子への供給電源電圧の変動に伴うノ
イズを有効に吸収し、半導体素子を長期間にわたり正
常、且つ安定に作動させることができる半導体装置を提
供することにある。
その目的は半導体素子への供給電源電圧の変動に伴うノ
イズを有効に吸収し、半導体素子を長期間にわたり正
常、且つ安定に作動させることができる半導体装置を提
供することにある。
【０００８】
【課題を解決するための手段】本発明は10nF以上の静電
容量を有する磁器製容量基板と、前記容量基板上に搭載
される半導体素子と、前記半導体素子の電源電極、接地
電極及び信号電極が接続される電源リード端子、接地リ
ード端子及び信号リード端子とから成る半導体装置であ
って、前記容量基板の静電容量を容量基板の表面に形成
した一対の容量端子に導出させるとともに該一対の容量
端子に電源リード端子及び接地リード端子を電気的に接
続させたことを特徴とするものである。
容量を有する磁器製容量基板と、前記容量基板上に搭載
される半導体素子と、前記半導体素子の電源電極、接地
電極及び信号電極が接続される電源リード端子、接地リ
ード端子及び信号リード端子とから成る半導体装置であ
って、前記容量基板の静電容量を容量基板の表面に形成
した一対の容量端子に導出させるとともに該一対の容量
端子に電源リード端子及び接地リード端子を電気的に接
続させたことを特徴とするものである。
【０００９】
【作用】本発明によれば10nF以上の静電容量を有する磁
器製容量基板に半導体素子を搭載させるとともに該容量
基板の静電容量を半導体素子の電源電極、接地電極が接
続される電源リード端子及び接地リード端子に接続させ
たことから半導体素子への供給電源電圧の変動に伴って
ノイズが発生したとしても該ノイズは容量基板の静電容
量によって有効に吸収され、その結果、半導体素子にノ
イズが入り込むのが皆無となり、半導体素子を長期間に
わたり正常、且つ安定に作動させることが可能となる。
器製容量基板に半導体素子を搭載させるとともに該容量
基板の静電容量を半導体素子の電源電極、接地電極が接
続される電源リード端子及び接地リード端子に接続させ
たことから半導体素子への供給電源電圧の変動に伴って
ノイズが発生したとしても該ノイズは容量基板の静電容
量によって有効に吸収され、その結果、半導体素子にノ
イズが入り込むのが皆無となり、半導体素子を長期間に
わたり正常、且つ安定に作動させることが可能となる。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
る。
【００１１】図１及び図２は本発明の半導体装置の一実
施例を示し、１は容量基板、２は半導体素子である。
施例を示し、１は容量基板、２は半導体素子である。
【００１２】前記容量基板１はチタン酸バリウム系磁器
やチタン酸ストロンチウム系磁器等から成り、その上面
中央部に半導体素子２が樹脂、ガラス等の接着剤を介し
て接着固定され、これによって半導体素子2 は容量基板
1 上に支持される。
やチタン酸ストロンチウム系磁器等から成り、その上面
中央部に半導体素子２が樹脂、ガラス等の接着剤を介し
て接着固定され、これによって半導体素子2 は容量基板
1 上に支持される。
【００１３】前記容量基板1 は例えばチタン酸バリウム
系の磁器からなる場合、炭酸バリウム、酸化チタン、チ
タン酸マグネシウム等の原料粉末を仮焼、反応させてチ
タン酸バリウムを得、次にこれを微粉に粉砕するととも
に適当な有機溶剤、溶媒を添加混合して泥漿物となし、
最後に前記泥漿物をドクターブレード法やカレンダーロ
ール法等によりグリーンシートとなすとともにこれを複
数枚積層し、高温で焼成することによって製作される。
系の磁器からなる場合、炭酸バリウム、酸化チタン、チ
タン酸マグネシウム等の原料粉末を仮焼、反応させてチ
タン酸バリウムを得、次にこれを微粉に粉砕するととも
に適当な有機溶剤、溶媒を添加混合して泥漿物となし、
最後に前記泥漿物をドクターブレード法やカレンダーロ
ール法等によりグリーンシートとなすとともにこれを複
数枚積層し、高温で焼成することによって製作される。
【００１４】また前記容量基板1 はその内部に平板状を
成す容量電極1aが複数個、間に一定の間隔をもって平行
に配されており、且つ該複数個の容量電極1aはその一端
が一対の容量端子1b、1bとして上面に導出されている。
成す容量電極1aが複数個、間に一定の間隔をもって平行
に配されており、且つ該複数個の容量電極1aはその一端
が一対の容量端子1b、1bとして上面に導出されている。
【００１５】前記容量基板1 の内部に配されている複数
個の容量電極1aはその間に挟まれる容量基板1 を誘電体
とした所定の静電容量を形成する作用を為し、また容量
基板1 の上面に導出された一対の容量端子1b、1bは前記
容量電極1aに形成された静電容量を後述する半導体素子
2 の電源電極及び接地電極が接続される電源リード端子
3a及び接地リード端子3bに接続する作用を為す。
個の容量電極1aはその間に挟まれる容量基板1 を誘電体
とした所定の静電容量を形成する作用を為し、また容量
基板1 の上面に導出された一対の容量端子1b、1bは前記
容量電極1aに形成された静電容量を後述する半導体素子
2 の電源電極及び接地電極が接続される電源リード端子
3a及び接地リード端子3bに接続する作用を為す。
【００１６】尚、前記一対の容量端子1b、1b間に導出さ
れる静電容量は容量電極1a間に挟まれる容量基板1 がチ
タン酸バリウム系磁器やチタン酸ストロンチウム系磁器
等から成り、その誘電率が60程度と高いことから10nF以
上の大きな値となる。
れる静電容量は容量電極1a間に挟まれる容量基板1 がチ
タン酸バリウム系磁器やチタン酸ストロンチウム系磁器
等から成り、その誘電率が60程度と高いことから10nF以
上の大きな値となる。
【００１７】また前記容量基板1 の内部及び上面に形成
される平板状の容量電極1a及び容量端子1bは銀- パラジ
ウム等の金属から成り、該銀- パラジウム等の金属粉末
に適当な有機溶剤、溶媒を添加混合して得た金属ペース
トを容量基板1 となグリーンシートに予めスクリーン印
刷法等により所定厚み、所定パターンに印刷塗布してお
くことによって容量基板１の内部及び表面に被着形成さ
れる。
される平板状の容量電極1a及び容量端子1bは銀- パラジ
ウム等の金属から成り、該銀- パラジウム等の金属粉末
に適当な有機溶剤、溶媒を添加混合して得た金属ペース
トを容量基板1 となグリーンシートに予めスクリーン印
刷法等により所定厚み、所定パターンに印刷塗布してお
くことによって容量基板１の内部及び表面に被着形成さ
れる。
【００１８】前記容量基板1 はまたその上面に半導体素
子2 の電源電極、接地電極及び信号電極が接続される電
源リード端子3a、接地リード端子3b及び信号リード端子
3cが配されており、各リード端子3a、3b、3cには半導体
素子2 の各電極がボンディングワイヤ4 を介して電気的
に接続され、各リード端子3a、3b、3cを外部電気回路に
電気的に接続することによって半導体素子2 の各電極は
外部電気回路に接続されることとなる。
子2 の電源電極、接地電極及び信号電極が接続される電
源リード端子3a、接地リード端子3b及び信号リード端子
3cが配されており、各リード端子3a、3b、3cには半導体
素子2 の各電極がボンディングワイヤ4 を介して電気的
に接続され、各リード端子3a、3b、3cを外部電気回路に
電気的に接続することによって半導体素子2 の各電極は
外部電気回路に接続されることとなる。
【００１９】前記電源リード端子3a及び接地リード端子
3bはまたその一部が容量基板1 の上面に導出させた一対
の容量端子1b、1bに溶接等によって電気的に接続されて
おり、これによって電源リード端子3aと接地リード端子
3bの間に10nF以上の静電容量が接続されることとなる。
この場合、電源リード端子3aと接地リード端子3bの間に
接続される静電容量は10nF以上の大きな値であることか
ら半導体素子2 への供給電源電圧の変動に伴って発生す
るノイズは前記大きな静電容量によって効果的に吸収さ
れ、該ノイズが信号ともに半導体素子2 に印加され、半
導体素子2 に誤動作を起こさせることは皆無となる。
3bはまたその一部が容量基板1 の上面に導出させた一対
の容量端子1b、1bに溶接等によって電気的に接続されて
おり、これによって電源リード端子3aと接地リード端子
3bの間に10nF以上の静電容量が接続されることとなる。
この場合、電源リード端子3aと接地リード端子3bの間に
接続される静電容量は10nF以上の大きな値であることか
ら半導体素子2 への供給電源電圧の変動に伴って発生す
るノイズは前記大きな静電容量によって効果的に吸収さ
れ、該ノイズが信号ともに半導体素子2 に印加され、半
導体素子2 に誤動作を起こさせることは皆無となる。
【００２０】尚、前記容量基板1 の一対の容量端子1b、
1b間に導出される静電容量はその値が10nF未満となると
半導体素子2 への供給電源電圧の変動に伴って発生する
ノイズを効果的に吸収することができなくなり、半導体
素子2 に誤動作を起こさせてしまう。従って、前記容量
基板1 の一対の容量端子1b、1b間に導出される静電容量
値は10nF以上の大きな値のものに特定される。
1b間に導出される静電容量はその値が10nF未満となると
半導体素子2 への供給電源電圧の変動に伴って発生する
ノイズを効果的に吸収することができなくなり、半導体
素子2 に誤動作を起こさせてしまう。従って、前記容量
基板1 の一対の容量端子1b、1b間に導出される静電容量
値は10nF以上の大きな値のものに特定される。
【００２１】また前記電源リード端子3a、接地リード端
子3b及び信号リード端子3cは銅（Cu) 、銅ージルコニウ
ム合金(Cu-Zr合金) 、コバール金属(Fe-Ni-Co 合金) 、
42アロイ(Fe-Ni合金) 等の金属から成り、コバール金属
のインゴット( 塊) を圧延加工法により薄板状となすと
ともにこれを打ち抜き加工法やエッチング加工法により
所定形状に加工することによって得られる。
子3b及び信号リード端子3cは銅（Cu) 、銅ージルコニウ
ム合金(Cu-Zr合金) 、コバール金属(Fe-Ni-Co 合金) 、
42アロイ(Fe-Ni合金) 等の金属から成り、コバール金属
のインゴット( 塊) を圧延加工法により薄板状となすと
ともにこれを打ち抜き加工法やエッチング加工法により
所定形状に加工することによって得られる。
【００２２】前記半導体素子2 が搭載された容量基板1
及び半導体素子2 の各電極が接続された電源リード端子
3a、接地リード端子3b、信号リード端子3cの一部はまた
エポキシ樹脂等からる被覆材5 によって覆われ、半導体
素子2 を気密に封止することによって最終製品としての
半導体装置となる。
及び半導体素子2 の各電極が接続された電源リード端子
3a、接地リード端子3b、信号リード端子3cの一部はまた
エポキシ樹脂等からる被覆材5 によって覆われ、半導体
素子2 を気密に封止することによって最終製品としての
半導体装置となる。
【００２３】前記半導体素子2 等のエポキシ樹脂による
被覆は所定治具内に容量基板1 、半導体素子2 及び各リ
ード端子3a、3b、3cを配し、しかる後、前記治具内に液
状の樹脂を滴下充填させ、該充填した液状樹脂を150 〜
175 ℃の温度で熱硬化させることによって行われる。
被覆は所定治具内に容量基板1 、半導体素子2 及び各リ
ード端子3a、3b、3cを配し、しかる後、前記治具内に液
状の樹脂を滴下充填させ、該充填した液状樹脂を150 〜
175 ℃の温度で熱硬化させることによって行われる。
【００２４】かくして本発明の半導体装置は各リード端
子を外部電気回路に接続させ、半導体素子の各電極を外
部電気回路に接続することによってコンピュータ等の情
報処理装置に実装されることとなる。
子を外部電気回路に接続させ、半導体素子の各電極を外
部電気回路に接続することによってコンピュータ等の情
報処理装置に実装されることとなる。
【００２５】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２６】
【発明の効果】本発明によれば、10nF以上の静電容量を
有する磁器製容量基板に半導体素子を搭載させるととも
に該容量基板の静電容量を半導体素子の電源電極、接地
電極が接続される電源リード端子及び接地リード端子に
接続させたことから半導体素子への供給電源電圧の変動
に伴ってノイズが発生したとしても該ノイズは容量基板
の静電容量によって有効に吸収され、その結果、半導体
素子にノイズが入り込むのが皆無となり、半導体素子を
長期間にわたり正常、且つ安定に作動させることが可能
となる。
有する磁器製容量基板に半導体素子を搭載させるととも
に該容量基板の静電容量を半導体素子の電源電極、接地
電極が接続される電源リード端子及び接地リード端子に
接続させたことから半導体素子への供給電源電圧の変動
に伴ってノイズが発生したとしても該ノイズは容量基板
の静電容量によって有効に吸収され、その結果、半導体
素子にノイズが入り込むのが皆無となり、半導体素子を
長期間にわたり正常、且つ安定に作動させることが可能
となる。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図２】図１に示す半導体装置の平面図である。
【図３】従来の半導体装置の断面図である。
１・・・・・・容量基板 １ａ・・・・・容量電極 １ｂ・・・・・容量端子 ２・・・・・・半導体素子 ３ａ・・・・・電源リード端子 ３ｂ・・・・・接地リード端子 ３ｃ・・・・・信号リード端子
Claims (1)
- 【請求項１】10nF以上の静電容量を有する磁器製容量基
板と、前記容量基板上に搭載される半導体素子と、前記
半導体素子の電源電極、接地電極及び信号電極が接続さ
れる電源リード端子、接地リード端子及び信号リード端
子とから成る半導体装置であって、前記容量基板の静電
容量を容量基板の表面に形成した一対の容量端子に導出
させるとともに該一対の容量端子に電源リード端子及び
接地リード端子を電気的に接続させたことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4128612A JPH05326827A (ja) | 1992-05-21 | 1992-05-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4128612A JPH05326827A (ja) | 1992-05-21 | 1992-05-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326827A true JPH05326827A (ja) | 1993-12-10 |
Family
ID=14989096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4128612A Pending JPH05326827A (ja) | 1992-05-21 | 1992-05-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326827A (ja) |
-
1992
- 1992-05-21 JP JP4128612A patent/JPH05326827A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3245329B2 (ja) | 半導体素子収納用パッケージ | |
| EP0626725B1 (en) | Multi-layer lead-frame for a semiconductor device | |
| JP2763446B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05326827A (ja) | 半導体装置 | |
| JP2710906B2 (ja) | 半導体装置 | |
| JP2728595B2 (ja) | 半導体装置 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JP2997379B2 (ja) | 半導体装置 | |
| JP2823758B2 (ja) | 半導体装置 | |
| JP2806729B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0645468A (ja) | 電子部品収納用パッケージ | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323014B2 (ja) | 半導体素子収納用パッケージ | |
| JP2748580B2 (ja) | コンデンサ | |
| JP3025379B2 (ja) | 積層コンデンサの製造方法 | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JP2996570B2 (ja) | 半導体装置 | |
| JPH06196577A (ja) | 電子素子収納用パッケージ | |
| JP2878046B2 (ja) | 電子部品収納用パッケージ | |
| JPS59136962A (ja) | 電子回路部品 | |
| JPH1127078A (ja) | チップ型圧電振動部品 | |
| JPH06163807A (ja) | 半導体素子収納用パッケージ | |
| JPH08288420A (ja) | 半導体素子収納用パッケージ | |
| JP2000183208A (ja) | 電子部品収納用パッケージ | |
| JPS59110208A (ja) | 複合積層化多周波水晶発振器 |