JP2728595B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2728595B2 JP2728595B2 JP4127034A JP12703492A JP2728595B2 JP 2728595 B2 JP2728595 B2 JP 2728595B2 JP 4127034 A JP4127034 A JP 4127034A JP 12703492 A JP12703492 A JP 12703492A JP 2728595 B2 JP2728595 B2 JP 2728595B2
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- power supply
- semiconductor element
- semiconductor device
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ等の情報処
理装置に実装される半導体装置の改良に関するものであ
る。
理装置に実装される半導体装置の改良に関するものであ
る。
【０００２】
【従来の技術】従来、コンピュータ等の情報処理装置に
実装される半導体装置は図３に示すように半導体素子11
を金属板12上に接着剤を介して接着固定するとともに該
半導体素子11の各電極( 電源電極、接地電極及び信号電
極) を外部リード端子13にボンディングワイヤ14を介し
て電気的に接続し、しかる後、金属板12上に固定された
半導体素子11と外部リード端子13の一部を樹脂15でモー
ルドし、半導体素子11を気密に封止することによって製
作されている。
実装される半導体装置は図３に示すように半導体素子11
を金属板12上に接着剤を介して接着固定するとともに該
半導体素子11の各電極( 電源電極、接地電極及び信号電
極) を外部リード端子13にボンディングワイヤ14を介し
て電気的に接続し、しかる後、金属板12上に固定された
半導体素子11と外部リード端子13の一部を樹脂15でモー
ルドし、半導体素子11を気密に封止することによって製
作されている。
【０００３】しかしながら、近時、半導体素子は高密度
化、高集積化が急激に進み、電極の数が大幅に増大して
きており、該半導体素子の各電極に接続される外部リー
ド端子の数も急激に増大し、各外部リード端子はその線
幅が極めて細く、インダクタンスが20nH程度の高いもの
となってきている。そのためこの外部リード端子を介し
て半導体素子に駆動のための電力及び電気信号を供給し
た場合、外部リード端子のインダクタンスが高いことに
起因して半導体素子への供給電源電圧に変動が生じると
大きなノイズが発生し、これが電気信号とともに半導体
素子に供給されて半導体素子に誤動作を起こさせるとい
う重大な欠点を有していた。
化、高集積化が急激に進み、電極の数が大幅に増大して
きており、該半導体素子の各電極に接続される外部リー
ド端子の数も急激に増大し、各外部リード端子はその線
幅が極めて細く、インダクタンスが20nH程度の高いもの
となってきている。そのためこの外部リード端子を介し
て半導体素子に駆動のための電力及び電気信号を供給し
た場合、外部リード端子のインダクタンスが高いことに
起因して半導体素子への供給電源電圧に変動が生じると
大きなノイズが発生し、これが電気信号とともに半導体
素子に供給されて半導体素子に誤動作を起こさせるとい
う重大な欠点を有していた。
【０００４】そこで上記欠点を解消するために外部リー
ド端子のうち半導体素子の電源電極及び接地電極が接続
される電源リード端子と接地リード端子とを間にポリイ
ミド樹脂を挟んで多層に積層し、電源リード端子と接地
リード端子の間にポリイミド樹脂を誘電体とした一定の
静電容量をもたせ、半導体素子への供給電源電圧の変動
により生じるノイズを前記静電容量に吸収させて半導体
素子の誤動作を防止することが提案されている。
ド端子のうち半導体素子の電源電極及び接地電極が接続
される電源リード端子と接地リード端子とを間にポリイ
ミド樹脂を挟んで多層に積層し、電源リード端子と接地
リード端子の間にポリイミド樹脂を誘電体とした一定の
静電容量をもたせ、半導体素子への供給電源電圧の変動
により生じるノイズを前記静電容量に吸収させて半導体
素子の誤動作を防止することが提案されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この半
導体装置では電源リード端子と接地リード端子との間に
挟まれるポリイミド樹脂の誘電率が3.5 程度と小さいた
め電源リード端子と接地リード端子間に形成される静電
容量は1.0nF 程度と小さく、その結果、前記静電容量で
半導体素子への供給電源電圧の変動により生じるノイズ
を完全に吸収することができず、いまだ半導体素子に誤
動作を起こさせるという欠点を有していた。
導体装置では電源リード端子と接地リード端子との間に
挟まれるポリイミド樹脂の誘電率が3.5 程度と小さいた
め電源リード端子と接地リード端子間に形成される静電
容量は1.0nF 程度と小さく、その結果、前記静電容量で
半導体素子への供給電源電圧の変動により生じるノイズ
を完全に吸収することができず、いまだ半導体素子に誤
動作を起こさせるという欠点を有していた。
【０００６】
【目的】本発明は上記欠点に鑑み案出されたもので、そ
の目的は半導体素子への供給電源電圧の変動に伴うノイ
ズを有効に吸収し、半導体素子を長期間にわたり正常、
且つ安定に作動させることができる半導体装置を提供す
ることにある。
の目的は半導体素子への供給電源電圧の変動に伴うノイ
ズを有効に吸収し、半導体素子を長期間にわたり正常、
且つ安定に作動させることができる半導体装置を提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明は、半導体素子
と、該半導体素子の電源電極、接地電極、信号電極が接
続される電源リード端子、接地リード端子及び信号リー
ド端子と、前記半導体素子及び各リード端子の一部を被
覆する樹脂被覆材とから成る半導体装置であって、前記
電源リード端子及び接地リード端子はその各々の一端に
相対向する膨大部を有しており、且つ該膨大部間に、誘
電率が６０以上の誘電体粉末を重量比で１０以上含有さ
せた有機樹脂層が介在していることを特徴とするもので
ある。
と、該半導体素子の電源電極、接地電極、信号電極が接
続される電源リード端子、接地リード端子及び信号リー
ド端子と、前記半導体素子及び各リード端子の一部を被
覆する樹脂被覆材とから成る半導体装置であって、前記
電源リード端子及び接地リード端子はその各々の一端に
相対向する膨大部を有しており、且つ該膨大部間に、誘
電率が６０以上の誘電体粉末を重量比で１０以上含有さ
せた有機樹脂層が介在していることを特徴とするもので
ある。
【０００８】
【作用】本発明によれば、半導体素子の電源電極及び接
地電極が接続される電源リード端子と接地リード端子の
各々の一端に膨大部を設け、該膨大部を相対向させると
ともにその間に誘電率が６０以上の誘電体粉末を重量比
で１０％以上含有させた有機樹脂層を介在させたことか
ら電源リード端子と接地リード端子間には１０ｎＦ以上
の大きな静電容量が接続されることとなり、その結果、
半導体素子への供給電源電圧の変動に伴ってノイズが発
生したとしても該ノイズは前記大きな静電容量によって
有効に吸収され、半導体素子にノイズが入り込むのが皆
無となって半導体素子を長期間にわたり正常、かつ安定
に作動させることができる。
地電極が接続される電源リード端子と接地リード端子の
各々の一端に膨大部を設け、該膨大部を相対向させると
ともにその間に誘電率が６０以上の誘電体粉末を重量比
で１０％以上含有させた有機樹脂層を介在させたことか
ら電源リード端子と接地リード端子間には１０ｎＦ以上
の大きな静電容量が接続されることとなり、その結果、
半導体素子への供給電源電圧の変動に伴ってノイズが発
生したとしても該ノイズは前記大きな静電容量によって
有効に吸収され、半導体素子にノイズが入り込むのが皆
無となって半導体素子を長期間にわたり正常、かつ安定
に作動させることができる。
【０００９】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 及び図2 は本発明の半導体装置の一実施例を示
し、図中、半導体装置1 は半導体素子2 と、電源リード
端子3a、接地リード端子3b、信号リード端子3cとから構
成されている。
る。図1 及び図2 は本発明の半導体装置の一実施例を示
し、図中、半導体装置1 は半導体素子2 と、電源リード
端子3a、接地リード端子3b、信号リード端子3cとから構
成されている。
【００１０】前記電源リード端子3a、接地リード端子3
b、信号リード端子3cは半導体素子2の電源電極、接地電
極及び信号電極を外部電気回路に電気的に接続する作用
を為し、電源リード端子3aには半導体素子2 の電源電極
が、接地リード端子3bには接地電極が、信号リード端子
3cには信号電極が各々、ボンディングワイヤ4 を介して
電気的に接続される。
b、信号リード端子3cは半導体素子2の電源電極、接地電
極及び信号電極を外部電気回路に電気的に接続する作用
を為し、電源リード端子3aには半導体素子2 の電源電極
が、接地リード端子3bには接地電極が、信号リード端子
3cには信号電極が各々、ボンディングワイヤ4 を介して
電気的に接続される。
【００１１】また前記接地リード端子3bの一端上部には
半導体素子2 が搭載されており、該半導体素子2 はガラ
ス、樹脂、ロウ材等の接着剤を介し接地リード端子3bの
上面に接着固定されている。
半導体素子2 が搭載されており、該半導体素子2 はガラ
ス、樹脂、ロウ材等の接着剤を介し接地リード端子3bの
上面に接着固定されている。
【００１２】前記各リード端子3a、3b、3cは銅(Cu)、銅
ージルコニウム合金(Cu-Zr合金) 、コバール金属(Fe-Ni
-Co 合金) 、42アロイ(Fe-Ni合金) 等の金属から成り、
コバール金属等のインゴット( 塊) を従来周知の圧延加
工法を採用することによって薄板状に成形するととも
に、これを打ち抜き加工法やエッチング加工法により所
定形成に打ち抜くことによって形成される。
ージルコニウム合金(Cu-Zr合金) 、コバール金属(Fe-Ni
-Co 合金) 、42アロイ(Fe-Ni合金) 等の金属から成り、
コバール金属等のインゴット( 塊) を従来周知の圧延加
工法を採用することによって薄板状に成形するととも
に、これを打ち抜き加工法やエッチング加工法により所
定形成に打ち抜くことによって形成される。
【００１３】また前記電源リード端子３ａ及び接地リー
ド端子３ｂはその一端に四角形状に大きく広がった膨大
部を有しており、該膨大部は接地リード端子３ｂ側を上
とし、電源リード端子３ａ側を下として積層されてい
る。
ド端子３ｂはその一端に四角形状に大きく広がった膨大
部を有しており、該膨大部は接地リード端子３ｂ側を上
とし、電源リード端子３ａ側を下として積層されてい
る。
【００１４】前記接地リード端子３ｂ及び電源リード端
子３ａの四角形状に広がった膨大部にはその間に誘電率
が６０以上の誘電体粉末を含有した有機樹脂層５が挟ま
れており、接地リード端子３ｂと電源リード端子３ａと
の間には前記有機樹脂層５を誘電体とした一定の大きさ
の静電容量が形成される。なお、この場合、前記有機樹
脂層５はその内部に誘電率が６０以上の誘電体粉末を含
有していることから接地リード端子３ｂと電源リード端
子３ａとの間に形成される静電容量はその値が１０ｎＦ
以上の大きなものとなり、その結果、半導体素子２への
供給電源電圧の変動に伴って発生するノイズは前記大き
な静電容量によって効果的に吸収され、該ノイズが信号
とともに半導体素子２に印加され、半導体素子２に誤動
作を起こさせることは無くなる。
子３ａの四角形状に広がった膨大部にはその間に誘電率
が６０以上の誘電体粉末を含有した有機樹脂層５が挟ま
れており、接地リード端子３ｂと電源リード端子３ａと
の間には前記有機樹脂層５を誘電体とした一定の大きさ
の静電容量が形成される。なお、この場合、前記有機樹
脂層５はその内部に誘電率が６０以上の誘電体粉末を含
有していることから接地リード端子３ｂと電源リード端
子３ａとの間に形成される静電容量はその値が１０ｎＦ
以上の大きなものとなり、その結果、半導体素子２への
供給電源電圧の変動に伴って発生するノイズは前記大き
な静電容量によって効果的に吸収され、該ノイズが信号
とともに半導体素子２に印加され、半導体素子２に誤動
作を起こさせることは無くなる。
【００１５】前記接地リード端子3bと電源リード端子3a
との間に挟まれる有機樹脂層5 は例えばポリイミド樹脂
から成り、誘電率が60以上の誘電体粉末を含有させた液
状のポリイミド樹脂をシート状に成形するとともにこれ
を所定温度で熱硬化させて有機樹脂フィルムを得、しか
る後、前記有機樹脂フィルムをエポキシ樹脂から成る接
着剤を介して接地リード端子3bと電源リード端子3aに接
着させ、該有機樹脂フィルムを有機樹脂層5 として接地
リード端子3bと電源リード端子3aとの間に挟まれる。
との間に挟まれる有機樹脂層5 は例えばポリイミド樹脂
から成り、誘電率が60以上の誘電体粉末を含有させた液
状のポリイミド樹脂をシート状に成形するとともにこれ
を所定温度で熱硬化させて有機樹脂フィルムを得、しか
る後、前記有機樹脂フィルムをエポキシ樹脂から成る接
着剤を介して接地リード端子3bと電源リード端子3aに接
着させ、該有機樹脂フィルムを有機樹脂層5 として接地
リード端子3bと電源リード端子3aとの間に挟まれる。
【００１６】また前記有機樹脂層5 に含有される誘電率
が60以上の誘電体粉末はチタン酸バリウム系磁器粉末や
チタン酸ストロンチウム系磁器粉末が好適に使用され、
例えばチタン酸バリウム系磁器粉末を使用する場合は、
まず炭酸バリウム、酸化チタン、チタン酸マグネシウム
等の原料粉末を焼成し反応させてチタン酸バリウムを
得、次にこれを微粉に粉砕し、しかる後、前記チタン酸
バリウムの微粉を液状のポリイミド樹脂に所定量、添加
混合させておくことによって有機樹脂層5 に含有され
る。
が60以上の誘電体粉末はチタン酸バリウム系磁器粉末や
チタン酸ストロンチウム系磁器粉末が好適に使用され、
例えばチタン酸バリウム系磁器粉末を使用する場合は、
まず炭酸バリウム、酸化チタン、チタン酸マグネシウム
等の原料粉末を焼成し反応させてチタン酸バリウムを
得、次にこれを微粉に粉砕し、しかる後、前記チタン酸
バリウムの微粉を液状のポリイミド樹脂に所定量、添加
混合させておくことによって有機樹脂層5 に含有され
る。
【００１７】尚、前記有機樹脂層5 に含有される誘電体
粉末はその誘電率が60未満であると接地リード端子3bと
電源リード端子3aとの間に形成される静電容量の値が小
さくなり、該静電容量に半導体素子2 への供給電源電圧
の変動に伴って発生するノイズを良好に吸収させること
ができなくなる。従って、前記有機樹脂層5 に含有され
る誘電体粉末はその誘電率が60以上のものに限定され
る。
粉末はその誘電率が60未満であると接地リード端子3bと
電源リード端子3aとの間に形成される静電容量の値が小
さくなり、該静電容量に半導体素子2 への供給電源電圧
の変動に伴って発生するノイズを良好に吸収させること
ができなくなる。従って、前記有機樹脂層5 に含有され
る誘電体粉末はその誘電率が60以上のものに限定され
る。
【００１８】また前記有機樹脂層５に含有される誘電体
粉末はその含有総量が有機樹脂層５の全重量に対し１
０．０％未満となると接地リード端子３ｂと電源リード
端子３ａとの間に形成される静電容量の値が小さくな
り、該静電容量に半導体素子２への供給電源電圧の変動
に伴って発生するノイズを良好に吸収させることができ
なくなる。従って、前記有機樹脂層５に含有される誘電
体粉末はその含有総量を有機樹脂絶縁層５の全重量に対
し１０．０％以上としておくことに限定される。
粉末はその含有総量が有機樹脂層５の全重量に対し１
０．０％未満となると接地リード端子３ｂと電源リード
端子３ａとの間に形成される静電容量の値が小さくな
り、該静電容量に半導体素子２への供給電源電圧の変動
に伴って発生するノイズを良好に吸収させることができ
なくなる。従って、前記有機樹脂層５に含有される誘電
体粉末はその含有総量を有機樹脂絶縁層５の全重量に対
し１０．０％以上としておくことに限定される。
【００１９】前記半導体素子2 及び該半導体素子2 の電
源電極、接地電極、信号電極が接続される電源リード端
子3a、接地リード端子3b、信号リード端子3cの一部はま
たエポキシ樹脂等からる被覆材6 によって覆われ、半導
体素子2 を気密に封止することによって最終製品として
の半導体装置となる。
源電極、接地電極、信号電極が接続される電源リード端
子3a、接地リード端子3b、信号リード端子3cの一部はま
たエポキシ樹脂等からる被覆材6 によって覆われ、半導
体素子2 を気密に封止することによって最終製品として
の半導体装置となる。
【００２０】前記半導体素子2 等の被覆材6 による被覆
は所定治具内に半導体素子2 と電源リード端子3a、接地
リード端子3b、信号リード端子3cを配し、しかる後、前
記治具内に液状のエポキシ樹脂を滴下充填させ、該充填
した液状樹脂を150 〜175 ℃の温度で熱硬化させること
によって行われる。
は所定治具内に半導体素子2 と電源リード端子3a、接地
リード端子3b、信号リード端子3cを配し、しかる後、前
記治具内に液状のエポキシ樹脂を滴下充填させ、該充填
した液状樹脂を150 〜175 ℃の温度で熱硬化させること
によって行われる。
【００２１】かくして本発明の半導体装置は各リード端
子を外部電気回路に接続させ、半導体素子の各電極を外
部電気回路に接続することによってコンピュータ等の情
報処理装置に実装されることとなる。
子を外部電気回路に接続させ、半導体素子の各電極を外
部電気回路に接続することによってコンピュータ等の情
報処理装置に実装されることとなる。
【００２２】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２３】
【発明の効果】本発明によれば、半導体素子の電源電極
及び接地電極が接続される電源リード端子と接地リード
端子の各々の一端に膨大部を設け、該膨大部を相対向さ
せるとともにその間に誘電率が６０以上の誘電体粉末を
重量比で１０％以上含有させた有機樹脂層を介在させた
ことから電源リード端子と接地リード端子間には１０ｎ
Ｆ以上の大きな静電容量が接続されることとなり、その
結果、半導体素子への供給電源電圧の変動に伴ってノイ
ズが発生したとしても該ノイズは前記大きな静電容量に
よって有効に吸収され、半導体素子にノイズが入り込む
のが皆無となって半導体素子を長期間にわたり正常、か
つ安定に作動させることができる。
及び接地電極が接続される電源リード端子と接地リード
端子の各々の一端に膨大部を設け、該膨大部を相対向さ
せるとともにその間に誘電率が６０以上の誘電体粉末を
重量比で１０％以上含有させた有機樹脂層を介在させた
ことから電源リード端子と接地リード端子間には１０ｎ
Ｆ以上の大きな静電容量が接続されることとなり、その
結果、半導体素子への供給電源電圧の変動に伴ってノイ
ズが発生したとしても該ノイズは前記大きな静電容量に
よって有効に吸収され、半導体素子にノイズが入り込む
のが皆無となって半導体素子を長期間にわたり正常、か
つ安定に作動させることができる。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図２】図１に示す半導体装置の平面図である。
【図３】従来の半導体装置の断面図である。
１・・・・・・半導体装置 ２・・・・・・半導体素子 ３ａ・・・・・電源リード端子 ３ｂ・・・・・接地リード端子 ３ｃ・・・・・信号リード端子 ５・・・・・・有機樹脂層
Claims (1)
- 【請求項１】半導体素子と、該半導体素子の電源電極、
接地電極、信号電極が接続される電源リード端子、接地
リード端子及び信号リード端子と、前記半導体素子及び
各リード端子の一部を被覆する樹脂被覆材とから成る半
導体装置であって、前記電源リード端子及び接地リード
端子はその各々の一端に相対向する膨大部を有してお
り、且つ該膨大部間に、誘電率が６０以上の誘電体粉末
を重量比で１０％以上含有させた有機樹脂層が介在して
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4127034A JP2728595B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4127034A JP2728595B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05326741A JPH05326741A (ja) | 1993-12-10 |
| JP2728595B2 true JP2728595B2 (ja) | 1998-03-18 |
Family
ID=14950022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4127034A Expired - Fee Related JP2728595B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728595B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59124743A (ja) * | 1982-12-29 | 1984-07-18 | Fujitsu Ltd | 半導体装置 |
| JP2568567B2 (ja) * | 1987-07-22 | 1997-01-08 | 松下電器産業株式会社 | 誘電体磁器組成物 |
| JPH03214504A (ja) * | 1990-01-17 | 1991-09-19 | Matsushita Electric Works Ltd | 複合誘電体の製造方法 |
-
1992
- 1992-05-20 JP JP4127034A patent/JP2728595B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05326741A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5883428A (en) | Package for housing a semiconductor element | |
| CN105814687B (zh) | 半导体封装及其安装结构 | |
| US5067005A (en) | Semiconductor device | |
| US5576577A (en) | Multi-layer lead-frame for a semiconductor device | |
| JPS5998543A (ja) | 半導体装置 | |
| JP2728595B2 (ja) | 半導体装置 | |
| JP2710906B2 (ja) | 半導体装置 | |
| US3268778A (en) | Conductive devices and method for making the same | |
| JP2806729B2 (ja) | 半導体素子収納用パッケージ | |
| JPH035677B2 (ja) | ||
| JP2823758B2 (ja) | 半導体装置 | |
| JPH05259373A (ja) | 電力用半導体装置 | |
| JPS59224152A (ja) | 集積回路装置 | |
| JP2996570B2 (ja) | 半導体装置 | |
| JP2817553B2 (ja) | 半導体パッケージ構造及びその製造方法 | |
| JPH05326827A (ja) | 半導体装置 | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP2882944B2 (ja) | 半導体装置 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JP3292609B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750241B2 (ja) | 半導体素子収納用パッケージ | |
| JP2878046B2 (ja) | 電子部品収納用パッケージ | |
| JP2838590B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |