JP2882944B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2882944B2 JP2882944B2 JP23017892A JP23017892A JP2882944B2 JP 2882944 B2 JP2882944 B2 JP 2882944B2 JP 23017892 A JP23017892 A JP 23017892A JP 23017892 A JP23017892 A JP 23017892A JP 2882944 B2 JP2882944 B2 JP 2882944B2
- Authority
- JP
- Japan
- Prior art keywords
- plane
- dielectric layer
- power
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置、特に、半
導体素子に電源プレーンと接地プレーンとが接続された
半導体装置に関する。
導体素子に電源プレーンと接地プレーンとが接続された
半導体装置に関する。
【0002】
【従来の技術】コンピュータ等の情報処理装置に実装さ
れる半導体装置として、電源電圧の変動によるノイズを
抑えて誤動作を防止できるものが提供されている。この
種の半導体装置は、一般に、電源端子と接地端子とを有
する半導体素子と、電源端子に接続された電源プレーン
と、接地端子に接続されかつ電源プレーンと間隔を隔て
て配置された接地プレーンと、電源プレーンと接地プレ
ーンとの間に配置された誘電体層とを備えている。この
半導体装置は、電源プレーンと接地プレーンとの間に配
置された誘電体層により静電容量が発生するので、半導
体素子が電源電圧の変動を受けにくい。
れる半導体装置として、電源電圧の変動によるノイズを
抑えて誤動作を防止できるものが提供されている。この
種の半導体装置は、一般に、電源端子と接地端子とを有
する半導体素子と、電源端子に接続された電源プレーン
と、接地端子に接続されかつ電源プレーンと間隔を隔て
て配置された接地プレーンと、電源プレーンと接地プレ
ーンとの間に配置された誘電体層とを備えている。この
半導体装置は、電源プレーンと接地プレーンとの間に配
置された誘電体層により静電容量が発生するので、半導
体素子が電源電圧の変動を受けにくい。
【0003】ところで、半導体素子の高集積度化、高速
度化に伴い、数十nF以上の大きな静電容量が誘電体層
に求められている。一般に、誘電体層の静電容量は、誘
電体層の厚みに反比例するため、誘電体層の厚みを小さ
く設定すれば静電容量が大きくなる。しかし、誘電体層
の厚みを小さく設定すると、電源プレーンと接地プレー
ンとの絶縁性が低下するので、誘電体層の厚みを小さく
設定するのには限界がある。そこで、電源プレーンと接
地プレーンとの良好な絶縁性を維持しながら誘電体層の
静電容量を高めるために、誘電体層をチタン酸バリウム
粉末を含む耐熱樹脂により形成したものが知られている
(たとえば特開平4−73825号)。
度化に伴い、数十nF以上の大きな静電容量が誘電体層
に求められている。一般に、誘電体層の静電容量は、誘
電体層の厚みに反比例するため、誘電体層の厚みを小さ
く設定すれば静電容量が大きくなる。しかし、誘電体層
の厚みを小さく設定すると、電源プレーンと接地プレー
ンとの絶縁性が低下するので、誘電体層の厚みを小さく
設定するのには限界がある。そこで、電源プレーンと接
地プレーンとの良好な絶縁性を維持しながら誘電体層の
静電容量を高めるために、誘電体層をチタン酸バリウム
粉末を含む耐熱樹脂により形成したものが知られている
(たとえば特開平4−73825号)。
【0004】
【発明が解決しようとする課題】前記従来の半導体装置
は、誘電体層のキュリー点が約120℃であるため、そ
の温度以上では比誘電率が10000程度になるので充
分に大きな静電容量が得られるが、半導体素子の作動時
の一般的な温度領域である50〜110℃では比誘電率
が1500〜2000程度と低く、充分な大きさの静電
容量が得られない。
は、誘電体層のキュリー点が約120℃であるため、そ
の温度以上では比誘電率が10000程度になるので充
分に大きな静電容量が得られるが、半導体素子の作動時
の一般的な温度領域である50〜110℃では比誘電率
が1500〜2000程度と低く、充分な大きさの静電
容量が得られない。
【0005】本発明の目的は、半導体素子の作動温度領
域において誘電体層の静電容量を高めることにある。
域において誘電体層の静電容量を高めることにある。
【0006】
【課題を解決するための手段】本発明の半導体装置は、
電源端子と接地端子とを有する半導体素子と、電源端子
に接続された電源プレーンと、接地端子に接続されかつ
電源プレーンと間隔を隔てて配置された接地プレーン
と、電源プレーンと接地プレーンとの間に配置された誘
電体層とを備えている。誘電体層は、チタン酸ストロン
チウム、ジルコン酸バリウム及び錫酸バリウムからなる
群から選ばれた少なくとも1種を5〜20モル%含むチ
タン酸バリウム粉末が分散された耐熱樹脂製である。
電源端子と接地端子とを有する半導体素子と、電源端子
に接続された電源プレーンと、接地端子に接続されかつ
電源プレーンと間隔を隔てて配置された接地プレーン
と、電源プレーンと接地プレーンとの間に配置された誘
電体層とを備えている。誘電体層は、チタン酸ストロン
チウム、ジルコン酸バリウム及び錫酸バリウムからなる
群から選ばれた少なくとも1種を5〜20モル%含むチ
タン酸バリウム粉末が分散された耐熱樹脂製である。
【0007】
【作用】本発明の半導体装置では、半導体素子の電源端
子と接地端子とにそれぞれ接続された電源プレーンと接
地プレーンとの間に配置された誘電体層の静電容量によ
り、半導体素子は、電源電圧の変動が生じた場合でも安
定に作動し得る。誘電体層は、チタン酸ストロウチウ
ム、ジルコン酸バリウム及び錫酸バリウムからなる群か
ら選ばれた少なくとも1種を5〜20モル%含むチタン
酸バリウム粉末が分散された耐熱樹脂製であるため、キ
ュリー点が半導体素子の作動温度領域である50〜11
0℃と一致し、この温度領域において比誘電率が高い。
よって、誘電体層は、半導体素子の作動温度領域におい
て大きな静電容量を発生し得る。
子と接地端子とにそれぞれ接続された電源プレーンと接
地プレーンとの間に配置された誘電体層の静電容量によ
り、半導体素子は、電源電圧の変動が生じた場合でも安
定に作動し得る。誘電体層は、チタン酸ストロウチウ
ム、ジルコン酸バリウム及び錫酸バリウムからなる群か
ら選ばれた少なくとも1種を5〜20モル%含むチタン
酸バリウム粉末が分散された耐熱樹脂製であるため、キ
ュリー点が半導体素子の作動温度領域である50〜11
0℃と一致し、この温度領域において比誘電率が高い。
よって、誘電体層は、半導体素子の作動温度領域におい
て大きな静電容量を発生し得る。
【0008】
【実施例】図1及び図2に、本発明の一実施例に係る半
導体装置を示す。図において、半導体装置1は、半導体
素子2と、接地プレーン3と、電源プレーン4と、誘電
体層5と、リード端子6と、モールド樹脂7とから主に
構成されている。半導体素子2は、たとえばIC等の素
子であり、正方形のチップ状である。
導体装置を示す。図において、半導体装置1は、半導体
素子2と、接地プレーン3と、電源プレーン4と、誘電
体層5と、リード端子6と、モールド樹脂7とから主に
構成されている。半導体素子2は、たとえばIC等の素
子であり、正方形のチップ状である。
【0009】接地プレーン3は、両端が図の上方に斜め
に屈曲された矩形の板状であり、たとえば、銅−ジルコ
ニウム合金、コバールまたは42アロイ等の金属製であ
る。この接地プレーン3の図上面には、エポキシ樹脂や
ガラス等の接着材を用いて半導体素子2が固定されてい
る。電源プレーン4は、接地プレーン3と同様の金属材
料からなり、接地プレーン3と概ね同形状に構成されて
いる。この電源プレーン4は、接地プレーン3の図下側
に一定の間隔を隔てて配置されている。
に屈曲された矩形の板状であり、たとえば、銅−ジルコ
ニウム合金、コバールまたは42アロイ等の金属製であ
る。この接地プレーン3の図上面には、エポキシ樹脂や
ガラス等の接着材を用いて半導体素子2が固定されてい
る。電源プレーン4は、接地プレーン3と同様の金属材
料からなり、接地プレーン3と概ね同形状に構成されて
いる。この電源プレーン4は、接地プレーン3の図下側
に一定の間隔を隔てて配置されている。
【0010】誘電体層5は、上述の接地プレーン3と電
源プレーン4との間に配置されている。この誘電体層5
は、ポリイミド樹脂やエポキシ樹脂等の耐熱性樹脂に誘
電体粉末を分散させたものである。誘電体粉末として
は、チタン酸ストロンチウム(SrTiO3 )、ジルコ
ン酸バリウム(BaZrO3 )または錫酸バリウム(B
aSnO3 )のうちの少なくとも一種を5〜20モル%
含むチタン酸バリウム(BaTiO3 )が用いられる。
チタン酸ストロンチウム等の添加量が5モル%未満の場
合は、誘電体粉末のキュリー点が半導体素子2の作動温
度領域の上限である110℃を超えるので、誘電体層5
の静電容量が半導体素子2の作動温度領域において小さ
くなる。逆に、添加量が20モル%を超えると、誘電体
粉末のキュリー点が50℃未満になり、同様に半導体素
子2の作動温度領域において大きな静電容量が得られな
い。
源プレーン4との間に配置されている。この誘電体層5
は、ポリイミド樹脂やエポキシ樹脂等の耐熱性樹脂に誘
電体粉末を分散させたものである。誘電体粉末として
は、チタン酸ストロンチウム(SrTiO3 )、ジルコ
ン酸バリウム(BaZrO3 )または錫酸バリウム(B
aSnO3 )のうちの少なくとも一種を5〜20モル%
含むチタン酸バリウム(BaTiO3 )が用いられる。
チタン酸ストロンチウム等の添加量が5モル%未満の場
合は、誘電体粉末のキュリー点が半導体素子2の作動温
度領域の上限である110℃を超えるので、誘電体層5
の静電容量が半導体素子2の作動温度領域において小さ
くなる。逆に、添加量が20モル%を超えると、誘電体
粉末のキュリー点が50℃未満になり、同様に半導体素
子2の作動温度領域において大きな静電容量が得られな
い。
【0011】また、誘電体層5において、耐熱性樹脂に
対する誘電体粉末の添加量は、25〜90容量%に設定
されている。添加量が25容量%未満の場合は、静電容
量の大きな誘電体層5が得られない。逆に、添加量が9
0容量%を超える場合は、誘電体5と接地プレート3ま
たは電源プレーン4との接着強度が低下し、電源プレー
ン3,4と誘電体層5とが剥離しやすくなる。
対する誘電体粉末の添加量は、25〜90容量%に設定
されている。添加量が25容量%未満の場合は、静電容
量の大きな誘電体層5が得られない。逆に、添加量が9
0容量%を超える場合は、誘電体5と接地プレート3ま
たは電源プレーン4との接着強度が低下し、電源プレー
ン3,4と誘電体層5とが剥離しやすくなる。
【0012】なお、誘電体粉末は、チタン酸バリウムの
粉末と上述の他の粉末とを混合し、この混合物を約12
00℃の温度で焼成して仮焼体としたものを粉砕すると
得られる。誘電体粉末において、チタン酸バリウムにジ
ルコン酸バリウムを添加する場合は、その添加量を5.
0〜15.0モル%に設定するのがより好ましい。ま
た、錫酸バリウムを添加する場合は、その添加量を5.
0〜10.0モル%に設定するのが好ましい。
粉末と上述の他の粉末とを混合し、この混合物を約12
00℃の温度で焼成して仮焼体としたものを粉砕すると
得られる。誘電体粉末において、チタン酸バリウムにジ
ルコン酸バリウムを添加する場合は、その添加量を5.
0〜15.0モル%に設定するのがより好ましい。ま
た、錫酸バリウムを添加する場合は、その添加量を5.
0〜10.0モル%に設定するのが好ましい。
【0013】このような誘電体層5の厚さは、通常15
〜50μmに設定される。リード端子6は、図2に示す
ように、半導体素子2に形成された端子9に対応して配
置されており、対応する半導体素子2の端子とボンディ
ングワイヤ8により接続されている。このようなリード
端子6のうち、半導体素子2の電源端子9a及び接地端
子9bにそれぞれ接続されたリード端子6a,6bは、
それぞれ図1に示すように、電源プレーン4及び接地プ
レーン3の先端にはんだ等のロウ材を用いて固定されて
いる。これにより、リード端子6a,6bは、それぞれ
電源プレーン4または接地プレーン3に接続されてい
る。
〜50μmに設定される。リード端子6は、図2に示す
ように、半導体素子2に形成された端子9に対応して配
置されており、対応する半導体素子2の端子とボンディ
ングワイヤ8により接続されている。このようなリード
端子6のうち、半導体素子2の電源端子9a及び接地端
子9bにそれぞれ接続されたリード端子6a,6bは、
それぞれ図1に示すように、電源プレーン4及び接地プ
レーン3の先端にはんだ等のロウ材を用いて固定されて
いる。これにより、リード端子6a,6bは、それぞれ
電源プレーン4または接地プレーン3に接続されてい
る。
【0014】モールド樹脂7は、エポキシ樹脂等の耐熱
樹脂製であり、リード端子6,6a,6bの先端部分を
除いて半導体素子2、接地プレーン3及び電源プレーン
4全体を気密に被覆しているこのような半導体装置1
は、接地プレーン3と電源プレーン4との間に形成され
た誘電体層5の静電容量により、電源電圧の変動による
ノイズを抑え、これにより半導体素子2の誤動作を防止
できる。誘電体層5は、上述のような誘電体粉末を含む
耐熱製樹脂からなるため、半導体素子2の作動温度領域
である50〜110℃においても数十nF以上の静電容
量を有している。このため、半導体素子2は、高集積度
化、高速度化されたものであっても誤動作しにくい。 〔実験例〕実験例1〜5 表1に示す割合のチタン酸ストロンチウムを含むチタン
酸バリウム粉末を調製し、温度を種々に変更しながらそ
の比誘電率を測定した。結果を表1に示す。
樹脂製であり、リード端子6,6a,6bの先端部分を
除いて半導体素子2、接地プレーン3及び電源プレーン
4全体を気密に被覆しているこのような半導体装置1
は、接地プレーン3と電源プレーン4との間に形成され
た誘電体層5の静電容量により、電源電圧の変動による
ノイズを抑え、これにより半導体素子2の誤動作を防止
できる。誘電体層5は、上述のような誘電体粉末を含む
耐熱製樹脂からなるため、半導体素子2の作動温度領域
である50〜110℃においても数十nF以上の静電容
量を有している。このため、半導体素子2は、高集積度
化、高速度化されたものであっても誤動作しにくい。 〔実験例〕実験例1〜5 表1に示す割合のチタン酸ストロンチウムを含むチタン
酸バリウム粉末を調製し、温度を種々に変更しながらそ
の比誘電率を測定した。結果を表1に示す。
【0015】
【表1】
【0016】実験例6〜10 ポリイミド樹脂35容量%と実施例1〜5の誘電体粉末
65容量%とを混合し、温度を種々に変更しながらその
比誘電率を測定した。結果を表2に示す。
65容量%とを混合し、温度を種々に変更しながらその
比誘電率を測定した。結果を表2に示す。
【0017】
【表2】
【0018】実験例11〜15 前記実施例の半導体装置1において、実験例6〜10の
混合物を用いて誘電体層5を形成し、接地プレーン3と
電源プレーン4との間の静電容量を測定した。なお、各
プレーン3,4の面積は1cm2 に設定し、またプレー
ンの間隔は25μmに設定した。結果を表3に示す。
混合物を用いて誘電体層5を形成し、接地プレーン3と
電源プレーン4との間の静電容量を測定した。なお、各
プレーン3,4の面積は1cm2 に設定し、またプレー
ンの間隔は25μmに設定した。結果を表3に示す。
【0019】
【表3】
【0020】
【発明の効果】本発明の半導体装置は、電源プレーンと
接地プレーンとの間に配置された誘電体層をチタン酸ス
トロンチウム、ジルコン酸バリウム及び錫酸バリウムか
らなる群から選ばれた少なくとも1種を5〜20モル%
含むチタン酸バリウムが分散された耐熱樹脂により形成
したので、誘電体層が半導体素子の作動温度領域におい
て大きな静電容量を有している。
接地プレーンとの間に配置された誘電体層をチタン酸ス
トロンチウム、ジルコン酸バリウム及び錫酸バリウムか
らなる群から選ばれた少なくとも1種を5〜20モル%
含むチタン酸バリウムが分散された耐熱樹脂により形成
したので、誘電体層が半導体素子の作動温度領域におい
て大きな静電容量を有している。
【図1】本発明の一実施例の縦断面図。
【図2】前記実施例の横断面図。
1 半導体装置 2 半導体素子 3 接地プレーン 4 電源プレーン 5 誘電体層 9a 電源端子 9b 接地端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 23/28 H01L 23/14 R 23/29 23/30 B 23/31
Claims (1)
- 【請求項1】電源端子と接地端子とを有する半導体素子
と、 前記電源端子に接続された電源プレーンと、 前記接地端子に接続されかつ前記電源プレーンと間隔を
隔てて配置された接地プレーンと、 前記電源プレーンと前記接地プレーンとの間に配置され
た、チタン酸ストロンチウム、ジルコン酸バリウム及び
錫酸バリウムからなる群から選ばれた少なくとも1種を
5〜20モル%含むチタン酸バリウム粉末が分散された
耐熱樹脂製の誘電体層と、 を備えた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23017892A JP2882944B2 (ja) | 1992-08-28 | 1992-08-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23017892A JP2882944B2 (ja) | 1992-08-28 | 1992-08-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0677395A JPH0677395A (ja) | 1994-03-18 |
JP2882944B2 true JP2882944B2 (ja) | 1999-04-19 |
Family
ID=16903830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23017892A Expired - Fee Related JP2882944B2 (ja) | 1992-08-28 | 1992-08-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2882944B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004079680A (ja) | 2002-08-13 | 2004-03-11 | Renesas Technology Corp | 半導体装置 |
-
1992
- 1992-08-28 JP JP23017892A patent/JP2882944B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0677395A (ja) | 1994-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0014002B2 (en) | (1-x)BaO.xTiO2 System dielectric material for use in a microwave device | |
US4506285A (en) | Substrate made of varistor material having a plurality of electronic components mounted thereon | |
US5034850A (en) | Thin decoupling capacitor for mounting under integrated circuit package | |
US4950427A (en) | Transistor device | |
JP2882944B2 (ja) | 半導体装置 | |
KR100226318B1 (ko) | 유전체 페이스트 및 이를 이용한 후막 커페시터 | |
JPS62272501A (ja) | ベリリアの誘電体ヒ−トシンク層を用いた低容量の電力用抵抗素子およびそれの低毒性製造方法 | |
JP2710906B2 (ja) | 半導体装置 | |
CN1154230C (zh) | 表面声波装置 | |
JP2728595B2 (ja) | 半導体装置 | |
JP2823758B2 (ja) | 半導体装置 | |
JP2735750B2 (ja) | メタライズ金属層を有する窒化アルミニウム質焼結体 | |
JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
JP2735754B2 (ja) | メタライズ金属層を有する窒化アルミニウム質焼結体 | |
JPH06100385A (ja) | メタライズ金属層を有する窒化アルミニウム質焼結体 | |
JPS5873146A (ja) | 混成集積回路とその製造方法 | |
JPS6135555A (ja) | 厚膜混成集積回路装置 | |
JP2596365B2 (ja) | チップコンデンサ | |
JP2750241B2 (ja) | 半導体素子収納用パッケージ | |
JP2724075B2 (ja) | 窒化アルミニウム質焼結体への金属層の被着方法 | |
JPS61202402A (ja) | サ−ジ吸収器 | |
JPH01137657A (ja) | Icパッケージ | |
JPH0494561A (ja) | 表面実装型半導体装置 | |
JPH05326827A (ja) | 半導体装置 | |
JPS6059726A (ja) | コンデンサ付半導体集積回路用セラミックパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |