JP2014143433A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014143433A JP2014143433A JP2014071895A JP2014071895A JP2014143433A JP 2014143433 A JP2014143433 A JP 2014143433A JP 2014071895 A JP2014071895 A JP 2014071895A JP 2014071895 A JP2014071895 A JP 2014071895A JP 2014143433 A JP2014143433 A JP 2014143433A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- bleed
- wire
- semiconductor device
- rolling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Abstract
【課題】本発明は、疎水性の皮膜を形成することなく簡易な方法でブリードアウト成分の進行に伴う弊害を防止する半導体装置を提供することを目的とする。
【解決手段】本願の発明に係る半導体装置は、圧延により製作され圧延キズを有する金属板と、接着材料を介して該金属板に固着された素子と、該金属板と該素子を接続するワイヤとを備え、該金属板と該ワイヤの接続点は、該圧延キズのうち該接着材料直下のものが伸びる領域を避けて配置されたことを特徴とする。
【選択図】図7
【解決手段】本願の発明に係る半導体装置は、圧延により製作され圧延キズを有する金属板と、接着材料を介して該金属板に固着された素子と、該金属板と該素子を接続するワイヤとを備え、該金属板と該ワイヤの接続点は、該圧延キズのうち該接着材料直下のものが伸びる領域を避けて配置されたことを特徴とする。
【選択図】図7
Description
本発明は金属板上に接着剤を介して素子を搭載する半導体装置に関する。
圧延工法により1mm以下の厚さに薄板化され製造された金属板上にLD(レーザダイオード)などの素子を実装する場合がある。当該素子の金属板への固着にはたとえばAgペーストなどの接着剤が用いられる。素子が金属板へ固着されると素子と金属板とを接続するワイヤボンディングが行われ必要な電気的接続がとられて半導体装置が完成する。その他、素子を実装する半導体装置については特許文献1〜3に開示がある。
前述した圧延により製造された金属板には圧延キズとよばれる深さ0.1μm〜0.5μm程度のキズが入る。そして、接着剤の溶剤成分がこの圧延キズに沿って毛細管現象により広がる(進行する)ことはブリードアウトと呼ばれている。ブリードアウトにより進行する接着剤の溶剤成分であるブリードアウト成分は金属板を変色させ外観不良を引き起こしたり、ワイヤボンディングを行う領域まで進行してワイヤボンド強度を弱らせたりする問題があった。その結果ワイヤ外れ不良を引き起こす問題があった。
図8は上述の問題を説明する図である。図8では金属板102の左右方向に圧延キズが伸びる。素子106を金属板に固着するAgペースト104の溶剤成分が圧延キズに沿ってブリードアウトし、ブリードアウト成分112を生じさせている。ブリードアウト成分112が、Auワイヤ108のワイヤスティッチ部110まで進行していると前述したとおりワイヤボンド強度を弱らせるなどの問題を生じる。
このようなブリードアウト成分による問題を回避するために金属板表面に疎水性の皮膜を形成する疎水化処理を行う場合があった。この場合疎水性の皮膜によりブリードアウト成分をはじくためブリードアウトを防止し得る。しかしながら、この疎水化処理の実施自体が半導体装置の低コスト化を阻害する問題があった。また、このような皮膜は耐熱性が悪く標準的には150℃程度の加熱で疎水性の劣化が起こる。よって、たとえばフレーム製品では、メッキ工程の後の150℃程度の加熱を伴う樹脂モールド工程によって疎水性が劣化する問題があった。ここで、耐熱性の良い疎水性皮膜を利用することが考えられるが、その場合コスト高になるなどの問題があった。
本発明は、上述のような課題を解決するためになされたもので、疎水性の皮膜を形成することなく簡易な方法でブリードアウト成分の進行に伴う弊害を防止する半導体装置を提供することを目的とする。
本願の発明にかかる半導体装置は、圧延により製作され圧延キズを有する金属板と、接着材料を介して該金属板に固着された素子と、該金属板と該素子を接続するワイヤとを備え、該金属板と該ワイヤの接続点は、該圧延キズのうち該接着材料直下のものが伸びる領域を避けて配置されたことを特徴とする。
本発明によりブリードアウト成分による弊害を防止できる。
実施の形態1
本実施形態は図1〜3を参照して説明する。なお、同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。他の実施形態についても同様である。
本実施形態は図1〜3を参照して説明する。なお、同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。他の実施形態についても同様である。
図1は本実施形態の半導体装置を説明する図である。金属板12は圧延により薄板化され製作されるものである。したがって金属板12は圧延方向に細かい圧延キズが入っておりその深さは0.1μm〜0.5μm程度である。
金属板12には溝24が形成されている。溝はプレス加工で形成されたものであり、その深さは0.5μm以上1μm以下である。このような金属板12にはAgペースト14を介して素子16が固着されている。素子はLDやLEDなどが考えられるが特に限定されない。素子16と金属板12はAuワイヤ18で接続される。この接続はワイヤボンディングにより行われている。
Auワイヤ18と金属板12の接続点は、前述の溝24により圧延キズに沿ったAgペースト14のブリードアウト成分が遮断された領域に配置される。すなわち、溝24は、Auワイヤ18のワイヤスティッチ部20とAgペースト14との間に配置される。さらに、樹脂モールド部10を備える。本実施形態の半導体装置は上述の構成を備える。以後、この半導体装置の製造方法について説明する。
まず、圧延により圧延キズを有する金属板が製造される。次いで、この金属板に溝24が形成される。溝24は金型によるプレス加工により行われる。このプレス加工は、独立した工程としても良いが、本実施形態では金属板のプレス打ち抜きの工程と併合して行う。つまり、プレス打ち抜き時に用いる金型に小さな凸部を設けることにより溝24を形成する。
次いで、金属板12に接着材料であるAgペースト14を介して素子16を固着する。次いで、Auワイヤ18を用いたワイヤボンディングが行われる。ワイヤボンディングは、金属板12のうち、Agペースト14の圧延キズに沿ったブリードアウト成分が溝24により遮断されブリードアウト成分の及ばない領域に対して行われる。ワイヤボンディングにより素子16と金属板12が接続される。
本実施形態の半導体装置によれば、ブリードアウト成分22は溝24により遮断されるためワイヤスティッチ部20におけるワイヤボンド強度は低下せず、ワイヤ外れの問題を解消できる。また、本実施形態では金属板に疎水性処理を行うことなく上述した簡素な方法により溝を形成しブリードアウトを抑制するため、半導体装置の低コスト化ができる。
また、プレス加工により溝を形成する場合の溝深さはたとえば樹脂のはみ出しを防止するなどの目的で数十μm程度であることが考えられる。このように溝が深い場合、金属板に残留応力が残ることがある。この残留応力により金属板が歪む問題があった。特にこの金属板が半導体レーザなどの発光素子を搭載するフレームとして利用される場合には、フレームの歪みが原因で光軸ずれを起こす問題があった。このため最終製品の歩留まり低下が起こる問題があった。
このようなフレーム(金属板)の歪は、フレームそのものを200℃程度で加熱することで除去し得る。ところで、一般に上述したプレス加工のあとにはメッキ工程へ処理が進められる。プレス工程では金属板に加工油が付着するが、メッキ工程への輸送中の錆びを防止する目的でこの加工油は除去されずにメッキ工程へ送られる。そしてメッキ工程では加工油除去、前処理、メッキ、ブリードアウト防止用皮膜形成、乾燥の一連の処理がこの順に自動化ラインで実施される。
このような実工程上の事情を考慮すると、前述の歪除去のための加熱はプレス工程後に行っても好ましくないし、メッキ工程後に行っても好ましくない。すなわち、プレス工程後に加熱を行う場合は一旦加工油を除去し、自動化されたメッキ工程のために再度加工油を塗布する必要がありコスト高になるため好ましくない。一方、メッキ工程後に加熱を行う場合はブリードアウト防止用の皮膜が飛んでしまい、ブリードアウト抑制が困難となるため好ましくない。
そこで、本実施形態のように溝24を深さ0.1μm〜0.5μmで形成しておくと、そもそも金属板に残留応力がほとんど残らず、加熱工程がない場合であってもフレーム(金属板)の歪を回避できる。よって、加熱工程が必要ない分半導体装置の低コスト化ができる。しかもプレス加工で用いる金型に小さな凸部を設けるだけで溝24が形成できるためブリードアウト防止用の皮膜(疎水性の皮膜)と異なりランニングコストを要しない点も低コスト化に寄与する。なお、通常のフレームは板厚0.5mm以下と薄いものが多く、前述した残留応力による歪の悪影響が顕著であるため、本実施形態の構成が特に有効である。
このように溝24の深さ上限値を0.1μmと定めることは金属板の歪防止効果がある。そして、その下限値を0.5μmと定めたのは圧延キズに沿ったブリードアウト成分を溝24により遮断するためである。すなわち、前述の圧延キズの深さは0.1μm〜0.5μm程度であるため、これと同程度の深さの溝24によりブリードアウト成分の進行を遮断できる。溝24の深さの上下限値はこのように定められる。
本実施形態の溝24の深さは0.1μm〜0.5μmであるとしたが本発明はこれに限定されない。すなわち、上述のとおり、溝の深さは、金属板の歪みを回避でき、かつ、ブリードアウト成分の進行を遮断できる深さである限り特に限定されない。
本実施形態では素子16の接着剤としてAgペースト14を用いたが本発明はこれに限定されない。溶剤成分がブリードアウトを起こす接着剤であれば本発明の効果を得られるためその材料は限定されない。
本実施形態では溝24を一本備える構成としたが本発明はこれに限定されない。すなわち、図2に記載のように複数本の溝30を形成し確実にブリードアウト成分の進行を遮断することとしても良い。図3は溝24を複数本備えることの意義を説明する図であり、図2の複数本の溝30近傍の拡大図である。図3に記載のように溝24はその深さが不十分で途中で途切れる場合がある。このような溝24の途切れはプレス加工に用いる金型が大量生産の過程でへたってきたり、金型の組立調整がうまくいかなかったりする場合に起こると考えられる。このような場合にはブリードアウト成分が当該途切れ部分から進行してしまうが、図2、3のように複数本の溝30を形成しておくことによりブリードアウトが進行するリスクを低減できる。
実施の形態2
本実施形態は金属板に凹部を有する半導体装置とその製造方法に関するものであり図4、5を参照して説明する。図4は本実施形態の半導体装置を説明する図である。本実施形態の金属板12は凹部40を備える。凹部40は実施形態1の溝と同様にプレス加工により製造される。凹部40の深さは実施形態1と同程度で足りるが特にこれに限定されない。また、凹部40の幅は100μm程度である。
本実施形態は金属板に凹部を有する半導体装置とその製造方法に関するものであり図4、5を参照して説明する。図4は本実施形態の半導体装置を説明する図である。本実施形態の金属板12は凹部40を備える。凹部40は実施形態1の溝と同様にプレス加工により製造される。凹部40の深さは実施形態1と同程度で足りるが特にこれに限定されない。また、凹部40の幅は100μm程度である。
凹部40において、Agペースト14を介して素子16が固着される。Auワイヤ18の金属板12との接続点であるワイヤスティッチ部20は、金属板12のうち凹部40を除く部分に配置される。
このように半導体装置を構成すると、Agペースト14とワイヤスティッチ部20の間には凹部40による段差が存在することになり、この段差で圧延キズに沿ったブリードアウト成分が遮断される。よって実施形態1と同等の効果を得ることができる。
さらに本実施形態の凹部40は100μmと幅が広いため、それに対応してプレス加工で用いられる金型に設けられる凸部の幅も広くなる。よって、大量生産の過程で当該凸部がへたる(後退する)ことを抑制でき、凹部に途切れる部分ができる問題を解消できる。また、同様の理由で金型の交換サイクルを長く取れる。よって大量生産におけるランニングコスト低減ができ低コスト化に有利である。
本実施形態では凹部40の幅は100μm程度としたが本発明はこれに限定されない。すなわち、凹部40の幅は素子を固着できる程度であれば本発明の効果を得ることができる。
本実施形態の金属板12における凹凸の関係を逆転させても同様の効果を得ることができる。つまり、図5に記載のように素子16は凹部50以外の場所に固着され、ワイヤスティッチ部20が凹部50に配置されることとしてもよい。この場合であってもAgペースト14とワイヤスティッチ部20との間に段差が形成できるためブリードアウト成分の進行を遮断でき、かつ、上述したランニングコスト低減ができる。
本実施形態の半導体装置とその製造方法は本発明の範囲を逸脱しない限り少なくとも実施形態1と同程度の変形は可能である。
実施の形態3
本実施形態は図6を参照して説明する。本実施形態の溝は矩形溝60であり、ワイヤスティッチ部20を囲むようにして形成されている。矩形溝60は実施形態1の溝と同様にプレス加工で形成され、その深さも実施形態1と同様である。また、本実施形態の半導体装置の製造方法は、矩形溝60をAuワイヤ18のワイヤボンディングを行う際のワイヤボンドの位置認識用のパターン(マーク)として用いることを特徴とする。
本実施形態は図6を参照して説明する。本実施形態の溝は矩形溝60であり、ワイヤスティッチ部20を囲むようにして形成されている。矩形溝60は実施形態1の溝と同様にプレス加工で形成され、その深さも実施形態1と同様である。また、本実施形態の半導体装置の製造方法は、矩形溝60をAuワイヤ18のワイヤボンディングを行う際のワイヤボンドの位置認識用のパターン(マーク)として用いることを特徴とする。
たとえば、ワイヤボンド領域が非常に狭い場合、生産を続けていくうちにワイヤボンド位置がずれて樹脂モールド部10などのパッケージ構造物にキャピラリが衝突し正常なワイヤボンドを阻害する問題があった。ところが、本実施形態のように矩形溝60を位置認識用のパターンとして用いることでワイヤボンド位置を正確に決められるので前述の問題を解消できる。これにより半導体装置の歩留まりが向上し製造コストを低減できる。なお、矩形溝60によりブリードアウト成分の進行を遮断するなどの実施形態1記載の効果も得ることができるため矩形溝60は多用途であるということでき、位置認識用パターンと溝を別個に形成した場合と比較して低コスト化ができる。
本実施形態では矩形溝60を位置認識用のパターンとして用いたが、位置認識が可能なパターンである限りそのパターンは矩形に限定されない。
また、このような位置認識用のパターンはワイヤボンディングだけでなく、位置認識を要する他の工程において利用してもよい。
本実施形態の半導体装置とその製造方法は本発明の範囲を逸脱しない限り少なくとも実施形態1と同程度の変形は可能である。
実施の形態4
本実施形態は図7を参照して説明する。本実施形態の半導体装置とその製造方法は溝を形成せずにブリードアウト成分による弊害を回避できる。
本実施形態は図7を参照して説明する。本実施形態の半導体装置とその製造方法は溝を形成せずにブリードアウト成分による弊害を回避できる。
本実施形態のワイヤスティッチ部20はブリードアウト成分の進行する領域を避けて配置される。換言すれば、ワイヤスティッチ部20は、金属板70の圧延キズを経由してAgペースト14と接続される場所を避けて配置される。ブリードアウトは圧延キズに沿って進行するため、上述の構成によりブリードアウト成分に起因する問題を解消できる。図7にはこのような構成の半導体装置が記載される。図7では圧延キズが縦方向に走るように金属板70を配置する。
本実施形態によれば疎水性皮膜や溝の形成を行わずにブリードアウトによる弊害を回避できる。また、本実施形態で記載した発明の特徴を失わない限り実施形態1に記載の変形をなし得る。
12 金属板、 14 Agペースト、 16 素子、 18 Auワイヤ、 20 ワイヤスティッチ部、 22 ブリードアウト成分、 30 複数本の溝、 40 凹部、 60 矩形溝
Claims (1)
- 圧延により製作され圧延キズを有する金属板と、
接着材料を介して前記金属板に固着された素子と、
前記金属板と前記素子を接続するワイヤとを備え、
前記金属板と前記ワイヤの接続点は、前記圧延キズのうち前記接着材料直下のものが伸びる領域を避けて配置されたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014071895A JP2014143433A (ja) | 2014-03-31 | 2014-03-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014071895A JP2014143433A (ja) | 2014-03-31 | 2014-03-31 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013022857A Division JP2013138228A (ja) | 2013-02-08 | 2013-02-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014143433A true JP2014143433A (ja) | 2014-08-07 |
Family
ID=51424448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014071895A Pending JP2014143433A (ja) | 2014-03-31 | 2014-03-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014143433A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62287657A (ja) * | 1986-06-06 | 1987-12-14 | Mitsubishi Electric Corp | 半導体装置 |
JPH0423441A (ja) * | 1990-05-18 | 1992-01-27 | Fujitsu Ltd | セラミックパッケージ半導体装置およびその製造方法 |
JPH06163793A (ja) * | 1992-11-24 | 1994-06-10 | Kyocera Corp | 半導体装置 |
JPH11354550A (ja) * | 1998-06-08 | 1999-12-24 | Nec Corp | 半導体装置とその製造方法 |
JP2002164496A (ja) * | 2000-11-27 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2002261187A (ja) * | 2000-12-28 | 2002-09-13 | Hitachi Ltd | 半導体装置 |
JP2006032470A (ja) * | 2004-07-13 | 2006-02-02 | Denso Corp | 電子装置 |
-
2014
- 2014-03-31 JP JP2014071895A patent/JP2014143433A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62287657A (ja) * | 1986-06-06 | 1987-12-14 | Mitsubishi Electric Corp | 半導体装置 |
JPH0423441A (ja) * | 1990-05-18 | 1992-01-27 | Fujitsu Ltd | セラミックパッケージ半導体装置およびその製造方法 |
JPH06163793A (ja) * | 1992-11-24 | 1994-06-10 | Kyocera Corp | 半導体装置 |
JPH11354550A (ja) * | 1998-06-08 | 1999-12-24 | Nec Corp | 半導体装置とその製造方法 |
JP2002164496A (ja) * | 2000-11-27 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2002261187A (ja) * | 2000-12-28 | 2002-09-13 | Hitachi Ltd | 半導体装置 |
JP2006032470A (ja) * | 2004-07-13 | 2006-02-02 | Denso Corp | 電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013021325A (ja) | レーザーを利用する半導体チップ除去装置 | |
JP6204577B2 (ja) | オプトエレクトロニクス部品およびその製造方法 | |
US11233029B2 (en) | Semiconductor device having a device fixed on a substrate with an adhesive | |
US9159586B1 (en) | Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages | |
JP2016119366A (ja) | リードフレーム、半導体装置 | |
JP5428542B2 (ja) | 半導体装置とその製造方法 | |
JP2010050406A (ja) | 半導体装置、半導体装置製造方法、および電子機器 | |
WO2018210383A8 (de) | Photonisches bauelement und verfahren zu dessen herstellung | |
JP6045356B2 (ja) | 半導体装置の製造方法 | |
JP2014143433A (ja) | 半導体装置 | |
JP2013138228A (ja) | 半導体装置 | |
JP2015072991A (ja) | リードフレーム及びその製造方法並びにそれを用いた半導体装置 | |
JP6442611B2 (ja) | チップ・ハウジングを製造するためのリード・フレームおよび方法 | |
JP2009038196A (ja) | 電子装置およびワイヤボンディング方法 | |
JP4652932B2 (ja) | モールド型電子部品 | |
US20150115421A1 (en) | Method an apparatus for stopping resin bleed and mold flash on integrated circit lead finishes | |
JP2010087173A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5453642B2 (ja) | リードフレームの製造方法 | |
US10921533B2 (en) | Method for coupling electromagnetic waves into a chip using a cavity for a light source and an opening, for passage of light of the light source, which is connected to the cavity | |
JP2018157168A (ja) | 半導体装置及びその製造方法 | |
TW200633095A (en) | Apparatus and method for fabricating semiconductor apparatus | |
US20160172276A1 (en) | Bonding clip, carrier and method of manufacturing a bonding clip | |
US20170256518A1 (en) | Flexible window clamp | |
KR101354781B1 (ko) | 반도체 디바이스의 제조 방법 | |
KR20090127706A (ko) | 반도체 패키지 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150210 |