JPH11354550A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH11354550A JPH11354550A JP10158916A JP15891698A JPH11354550A JP H11354550 A JPH11354550 A JP H11354550A JP 10158916 A JP10158916 A JP 10158916A JP 15891698 A JP15891698 A JP 15891698A JP H11354550 A JPH11354550 A JP H11354550A
- Authority
- JP
- Japan
- Prior art keywords
- carrier film
- adhesive
- semiconductor device
- solder resist
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 キャリアフィルム上に接着剤を用いて半導体
チップを固着するようにした半導体装置であって、前記
接着剤でキャリアフィルム上のボンディングパッドを汚
染しないように構成することで、歩留りを向上させた半
導体装置を提供する。 【解決手段】 ボンディングパッド８を含む配線層１ｂ
が形成されたキャリアフィルム１の所定の領域Ｓに接着
剤４を塗布し、この接着剤４で前記キャリアフィルム１
上に半導体チップ５を固定する半導体装置において、前
記接着剤４を塗布する領域Ｓを囲むように前記接着剤４
もしくは前記接着剤４の成分の前記領域Ｓ外への流れ出
し又はしみ出しを防止するための遮断手段９を前記キャ
リアフィルム１上に設けたことを特徴とする。
チップを固着するようにした半導体装置であって、前記
接着剤でキャリアフィルム上のボンディングパッドを汚
染しないように構成することで、歩留りを向上させた半
導体装置を提供する。 【解決手段】 ボンディングパッド８を含む配線層１ｂ
が形成されたキャリアフィルム１の所定の領域Ｓに接着
剤４を塗布し、この接着剤４で前記キャリアフィルム１
上に半導体チップ５を固定する半導体装置において、前
記接着剤４を塗布する領域Ｓを囲むように前記接着剤４
もしくは前記接着剤４の成分の前記領域Ｓ外への流れ出
し又はしみ出しを防止するための遮断手段９を前記キャ
リアフィルム１上に設けたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に係わり、特に、キャリヤフィルム上に接着剤
を用いて半導体チップを固着するようにした半導体装置
であって、前記接着剤でキャリヤフィルム上のボンディ
ングパッドを汚染しないようにした半導体装置に関す
る。
製造方法に係わり、特に、キャリヤフィルム上に接着剤
を用いて半導体チップを固着するようにした半導体装置
であって、前記接着剤でキャリヤフィルム上のボンディ
ングパッドを汚染しないようにした半導体装置に関す
る。
【０００２】
【従来の技術】より高密度な実装が可能な半導体装置と
して、近年、例えば、特開平９−１６２３１９号公報の
ような、ボールグリッドアレイ形式のパッケージの開発
・生産が急速に進展している。このタイプのパッケージ
にはベースキャリアとして、ガラスエポキシ基板、ＴＡ
Ｂ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
用テープ、その他種々の配線付きシート材が使用されて
おり、ベースキャリア上の配線とチップ端子とはビーム
ボンディングあるいはワイヤーボンディングにより電気
的に接続されている。特に、ワイヤーボンディング方式
のボールグリッドアレイパッケージの場合、小型化に加
えて低コスト化が可能であることから、ＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＴＳＯＰ（Ｔｈｉｎ
Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）等に
代わるパッケージとして注目を集めている。しかしなが
ら、メモリ系の製品では半導体装置のチップサイズ化が
強く求められており、この影響を受けて、キャリヤフィ
ルム上のボンディングパッドがチップエッジの極近傍に
配置されるようになってきている。こうした場合、チッ
プ接着用の絶縁ペーストはほんの僅かでもチップエリア
からはみ出すとボンディングパッドを汚染してしまうこ
とになる。また、ペーストからのブリーディングによる
ボンディングパッド汚染も深刻な問題となる。対策とし
て、絶縁フィルム材を用いたマウントも考えられるが、
ペーストに比べてかなりのコスト増になってしまうため
望ましい方法とは言えない。
して、近年、例えば、特開平９−１６２３１９号公報の
ような、ボールグリッドアレイ形式のパッケージの開発
・生産が急速に進展している。このタイプのパッケージ
にはベースキャリアとして、ガラスエポキシ基板、ＴＡ
Ｂ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）
用テープ、その他種々の配線付きシート材が使用されて
おり、ベースキャリア上の配線とチップ端子とはビーム
ボンディングあるいはワイヤーボンディングにより電気
的に接続されている。特に、ワイヤーボンディング方式
のボールグリッドアレイパッケージの場合、小型化に加
えて低コスト化が可能であることから、ＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＴＳＯＰ（Ｔｈｉｎ
Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）等に
代わるパッケージとして注目を集めている。しかしなが
ら、メモリ系の製品では半導体装置のチップサイズ化が
強く求められており、この影響を受けて、キャリヤフィ
ルム上のボンディングパッドがチップエッジの極近傍に
配置されるようになってきている。こうした場合、チッ
プ接着用の絶縁ペーストはほんの僅かでもチップエリア
からはみ出すとボンディングパッドを汚染してしまうこ
とになる。また、ペーストからのブリーディングによる
ボンディングパッド汚染も深刻な問題となる。対策とし
て、絶縁フィルム材を用いたマウントも考えられるが、
ペーストに比べてかなりのコスト増になってしまうため
望ましい方法とは言えない。
【０００３】現状では、はみ出しやブリードを完全に抑
えられかつ良好な信頼性の得られるペーストの開発が困
難な状況にあることから、ソルダーレジストの塗布が有
効な手段となるが、パッケージのチップサイズ化が進み
ソルダーレジストとチップのサイズがほぼ等しくなって
くると、ソルダーレジスト上に塗布したペーストが簡単
にはみ出し、ボンディングパッドを汚染してしまうこと
になる。
えられかつ良好な信頼性の得られるペーストの開発が困
難な状況にあることから、ソルダーレジストの塗布が有
効な手段となるが、パッケージのチップサイズ化が進み
ソルダーレジストとチップのサイズがほぼ等しくなって
くると、ソルダーレジスト上に塗布したペーストが簡単
にはみ出し、ボンディングパッドを汚染してしまうこと
になる。
【０００４】図３は、従来のボールグリッドアレイ構造
の半導体装置であり、１がキャリヤフィルム、５がキャ
リヤフィルム１上に固着される半導体チップである。キ
ャリヤフィルム１は、絶縁フィルム１ａと、この絶縁フ
ィルム１ａ上に形成された配線層１ｂと、所定の位置に
形成された半田ボール２を取り付けるためのヴィアホー
ル１ｃとで構成され、配線層１ｂには、半導体チップ５
と配線層１ｂとを金線７で接続するためのボンディング
パッドが設けられ、絶縁ペースト４を介して半導体チッ
プ５がキャリヤフィルム１上に固着される。
の半導体装置であり、１がキャリヤフィルム、５がキャ
リヤフィルム１上に固着される半導体チップである。キ
ャリヤフィルム１は、絶縁フィルム１ａと、この絶縁フ
ィルム１ａ上に形成された配線層１ｂと、所定の位置に
形成された半田ボール２を取り付けるためのヴィアホー
ル１ｃとで構成され、配線層１ｂには、半導体チップ５
と配線層１ｂとを金線７で接続するためのボンディング
パッドが設けられ、絶縁ペースト４を介して半導体チッ
プ５がキャリヤフィルム１上に固着される。
【０００５】なお、キャリヤフィルム１の半田ボール側
には、ソルダーレジスト３が塗布されている。従って、
上記したように、キャリヤフィルム１上に絶縁ペースト
４を介して半導体チップを固着する際、絶縁ペースト４
がボンディングパッド上に流れ出したり、又は、絶縁ペ
ースト４の成分がボンディングパッドを汚染する、所
謂、ブリーディングが発生するという問題があった。
には、ソルダーレジスト３が塗布されている。従って、
上記したように、キャリヤフィルム１上に絶縁ペースト
４を介して半導体チップを固着する際、絶縁ペースト４
がボンディングパッド上に流れ出したり、又は、絶縁ペ
ースト４の成分がボンディングパッドを汚染する、所
謂、ブリーディングが発生するという問題があった。
【０００６】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、キャリヤフィルム
上に接着剤を用いて半導体チップを固着するようにした
半導体装置であって、前記接着剤でキャリヤフィルム上
のボンディングパッドを汚染しないようにし、以って、
歩留まりを向上させた新規な半導体装置とその製造方法
を提供するものである。
した従来技術の欠点を改良し、特に、キャリヤフィルム
上に接着剤を用いて半導体チップを固着するようにした
半導体装置であって、前記接着剤でキャリヤフィルム上
のボンディングパッドを汚染しないようにし、以って、
歩留まりを向上させた新規な半導体装置とその製造方法
を提供するものである。
【０００７】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、ボンディングパッドを含む配線
層が形成されたキャリヤフィルムの所定の領域に接着剤
を塗布し、この接着剤で前記キャリヤフィルム上に半導
体チップを固定する半導体装置において、前記接着剤を
塗布する領域を囲むように前記接着剤もしくは前記接着
剤の成分の前記領域外への流れ出し又はしみ出しを防止
するための遮断手段を前記キャリヤフィルム上に設けた
ことを特徴とするものであり、又、第２態様は、前記遮
断手段は、所定の高さを有し、前記キャリヤフィルムと
半導体チップとの間に設けられることを特徴とするもの
であり、又、第３態様は、前記遮断手段は、帯状に形成
され連続的に前記領域を囲むことを特徴とするものであ
り、又、第４態様は、前記遮断手段は、帯状に形成され
不連続的に前記領域を囲むことを特徴とするものであ
り、又、第５態様は、前記遮断手段は、前記キャリヤフ
ィルム上の外周部に沿って設けられた前記ボンディング
パッドの内側に設けられることを特徴とするものであ
り、又、第６態様は、前記遮断手段は、前記キャリヤフ
ィルム上に印刷されたソルダーレジストであることを特
徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、ボンディングパッドを含む配線
層が形成されたキャリヤフィルムの所定の領域に接着剤
を塗布し、この接着剤で前記キャリヤフィルム上に半導
体チップを固定する半導体装置において、前記接着剤を
塗布する領域を囲むように前記接着剤もしくは前記接着
剤の成分の前記領域外への流れ出し又はしみ出しを防止
するための遮断手段を前記キャリヤフィルム上に設けた
ことを特徴とするものであり、又、第２態様は、前記遮
断手段は、所定の高さを有し、前記キャリヤフィルムと
半導体チップとの間に設けられることを特徴とするもの
であり、又、第３態様は、前記遮断手段は、帯状に形成
され連続的に前記領域を囲むことを特徴とするものであ
り、又、第４態様は、前記遮断手段は、帯状に形成され
不連続的に前記領域を囲むことを特徴とするものであ
り、又、第５態様は、前記遮断手段は、前記キャリヤフ
ィルム上の外周部に沿って設けられた前記ボンディング
パッドの内側に設けられることを特徴とするものであ
り、又、第６態様は、前記遮断手段は、前記キャリヤフ
ィルム上に印刷されたソルダーレジストであることを特
徴とするものである。
【０００８】又、本発明に係る半導体装置の製造方法の
態様は、ボンディングパッドを含む配線層が形成された
キャリヤフィルムの所定の領域に接着剤を塗布し、この
接着剤で前記キャリヤフィルム上に半導体チップを固定
する半導体装置の製造方法において、前記キャリヤフィ
ルム上にソルダーレジストを設ける第１の工程と、前記
ソルダーレジストで囲まれた領域に接着剤を印刷する第
２の工程と、前記接着剤を用いて前記キャリヤフィルム
上に半導体チップを固着する第３の工程と、を含むこと
を特徴とするものである。
態様は、ボンディングパッドを含む配線層が形成された
キャリヤフィルムの所定の領域に接着剤を塗布し、この
接着剤で前記キャリヤフィルム上に半導体チップを固定
する半導体装置の製造方法において、前記キャリヤフィ
ルム上にソルダーレジストを設ける第１の工程と、前記
ソルダーレジストで囲まれた領域に接着剤を印刷する第
２の工程と、前記接着剤を用いて前記キャリヤフィルム
上に半導体チップを固着する第３の工程と、を含むこと
を特徴とするものである。
【０００９】
【発明の実施の形態】本発明に係わる半導体装置は、ボ
ンディングパッドを含む配線層が形成されたキャリヤフ
ィルムの所定の領域に接着剤を塗布し、この接着剤で前
記キャリヤフィルム１上に半導体チップを固定する半導
体装置において、前記接着剤を塗布する領域を囲むよう
に前記接着剤もしくは前記接着剤の成分の前記領域外へ
の流れ出し又はしみ出しを防止するための遮断手段９を
前記キャリヤフィルム１上に設けたことを特徴とするも
のであるから、キャリヤフィルム上に接着剤を用いて半
導体チップを固着する際、接着剤は前記遮断手段に遮ら
れてボンディングパッド側に流れ出したり、又は、接着
剤の成分がボンディングパッド側にしみだしたりしな
い。従って、ボンディングパッドが汚染されないから、
歩留まりが向上する。
ンディングパッドを含む配線層が形成されたキャリヤフ
ィルムの所定の領域に接着剤を塗布し、この接着剤で前
記キャリヤフィルム１上に半導体チップを固定する半導
体装置において、前記接着剤を塗布する領域を囲むよう
に前記接着剤もしくは前記接着剤の成分の前記領域外へ
の流れ出し又はしみ出しを防止するための遮断手段９を
前記キャリヤフィルム１上に設けたことを特徴とするも
のであるから、キャリヤフィルム上に接着剤を用いて半
導体チップを固着する際、接着剤は前記遮断手段に遮ら
れてボンディングパッド側に流れ出したり、又は、接着
剤の成分がボンディングパッド側にしみだしたりしな
い。従って、ボンディングパッドが汚染されないから、
歩留まりが向上する。
【００１０】
【実施例】以下に、本発明に係わる半導体装置とその製
造方法の具体例を図面を参照しながら詳細に説明する。
図１は、本発明に係わる半導体装置の具体例の構造を示
す図であって、図１には、ボンディングパッド８を含む
配線層１ｂが形成されたキャリヤフィルム１の所定の領
域Ｓに接着剤４を塗布し、この接着剤４で前記キャリヤ
フィルム１上に半導体チップ５を固定する半導体装置に
おいて、前記接着剤４を塗布する領域Ｓを囲むように前
記接着剤４もしくは前記接着剤４の成分の前記領域Ｓ外
への流れ出し又はしみ出しを防止するための遮断手段９
を前記キャリヤフィルム１上に設けた半導体装置が示さ
れている。
造方法の具体例を図面を参照しながら詳細に説明する。
図１は、本発明に係わる半導体装置の具体例の構造を示
す図であって、図１には、ボンディングパッド８を含む
配線層１ｂが形成されたキャリヤフィルム１の所定の領
域Ｓに接着剤４を塗布し、この接着剤４で前記キャリヤ
フィルム１上に半導体チップ５を固定する半導体装置に
おいて、前記接着剤４を塗布する領域Ｓを囲むように前
記接着剤４もしくは前記接着剤４の成分の前記領域Ｓ外
への流れ出し又はしみ出しを防止するための遮断手段９
を前記キャリヤフィルム１上に設けた半導体装置が示さ
れている。
【００１１】以下に、図１、２を用いて本発明を更に詳
細に説明する。本発明のチップ搭載用のキャリヤフィル
ム１は、絶縁フィルム１ａの一方の面に配線層１ｂが形
成され、絶縁フィルム１ａには外部接続端子となる半田
ボール２を接続するためのヴィアホール１ｃが各ボール
パッド１ｄの裏面に設けられた構造となっている。
細に説明する。本発明のチップ搭載用のキャリヤフィル
ム１は、絶縁フィルム１ａの一方の面に配線層１ｂが形
成され、絶縁フィルム１ａには外部接続端子となる半田
ボール２を接続するためのヴィアホール１ｃが各ボール
パッド１ｄの裏面に設けられた構造となっている。
【００１２】絶縁フィルム１ａとしてはポリイミド系の
材料を使用し、その厚さは、この具体例の場合、７５μ
ｍ程度である。配線層１ｂはあらかじめ絶縁フィルム１
ａ上にスパッタリングによって形成された銅薄膜上に電
解積層させた高延性銅箔を露光現像処理することによっ
て形成されており、銅配線層の表面はニッケル（２μ
ｍ）および金（０．７μｍ）の電解メッキ処理がなされ
ている。また、配線層はキャリヤフィルムの各区画毎に
パターニングされており、図１（ｂ）にはその一部が示
されている。格子状に配列したボールパッド（□０．５
ｍｍ）１ｄを取り囲む形で、ボンディングパッド８が配
列しており、必要に応じて各ボールパッド１ｄとボンデ
ィングパッド８とが連結されている。
材料を使用し、その厚さは、この具体例の場合、７５μ
ｍ程度である。配線層１ｂはあらかじめ絶縁フィルム１
ａ上にスパッタリングによって形成された銅薄膜上に電
解積層させた高延性銅箔を露光現像処理することによっ
て形成されており、銅配線層の表面はニッケル（２μ
ｍ）および金（０．７μｍ）の電解メッキ処理がなされ
ている。また、配線層はキャリヤフィルムの各区画毎に
パターニングされており、図１（ｂ）にはその一部が示
されている。格子状に配列したボールパッド（□０．５
ｍｍ）１ｄを取り囲む形で、ボンディングパッド８が配
列しており、必要に応じて各ボールパッド１ｄとボンデ
ィングパッド８とが連結されている。
【００１３】さらに、本具体例ではボンディングパッド
８で囲まれた領域Ｓ内に、スクリーン印刷によって額縁
状にエポキシ系のソルダーレジスト９が塗布形成されて
いる。ソルダーレジスト９の幅は１ｍｍ程度、その厚さ
は配線上で約２０μｍとなっており、ボンディングパッ
ド１ｄにかからないように塗布された後、熱硬化過程を
経て固化形成される。
８で囲まれた領域Ｓ内に、スクリーン印刷によって額縁
状にエポキシ系のソルダーレジスト９が塗布形成されて
いる。ソルダーレジスト９の幅は１ｍｍ程度、その厚さ
は配線上で約２０μｍとなっており、ボンディングパッ
ド１ｄにかからないように塗布された後、熱硬化過程を
経て固化形成される。
【００１４】連続的に形成されたソルダーレジスト９で
囲まれた領域Ｓの絶縁フィルムおよび配線上には絶縁ペ
ースト４が塗布され、チップ５とキャリヤフィルム１と
が熱硬化した絶縁ペースト４により接着固定されてい
る。さらに、チップ５に設けられた端子とボンディング
パッド８とは金細線７（φ２８μｍ）により接続されて
おり、エポキシ系の樹脂６で封止した後、直径０．４５
ｍｍの半田ボール２をヴィアホール１ｃ（φ０．４ｍ
ｍ）を通してボールパッド１ｄに接続し、個々の区画毎
にダイシングカットされて図１（ａ）に示すボールグリ
ッドアレイタイプの半導体装置１０が完成する。
囲まれた領域Ｓの絶縁フィルムおよび配線上には絶縁ペ
ースト４が塗布され、チップ５とキャリヤフィルム１と
が熱硬化した絶縁ペースト４により接着固定されてい
る。さらに、チップ５に設けられた端子とボンディング
パッド８とは金細線７（φ２８μｍ）により接続されて
おり、エポキシ系の樹脂６で封止した後、直径０．４５
ｍｍの半田ボール２をヴィアホール１ｃ（φ０．４ｍ
ｍ）を通してボールパッド１ｄに接続し、個々の区画毎
にダイシングカットされて図１（ａ）に示すボールグリ
ッドアレイタイプの半導体装置１０が完成する。
【００１５】本発明に係る半導体装置において、キャリ
アフィルム１の厚みは２５μｍ〜１５０μｍ程度であ
り、ベースとなる絶縁フィルム１ａとしては、ユーピレ
ックスＳ、アピカルＮＰＩ、カプトンＶあるいはカプト
ンＥといった材料が使用されている。このような絶縁フ
ィルムの片方の面に配線層１ｂが形成されているが、キ
ャリアフィルムの種類により、この配線層の形成方法が
異なる。一般に２層テープと称されるキャリアフィルム
の場合、ベースとなる絶縁性フィルム上に直接銅薄層が
形成され、この銅箔層は露光現像処理によって所望の形
状にパターンニングされた後、ニッケル／金の電解ある
いは無電解メッキ処理がなされる。一方、３層テープの
場合、ベースとなる絶縁フィルムと電解銅箔がエポキシ
あるいはポリイミド系接着剤を介してラミネートされ、
２層テープと同様パターンニングされた後、メッキ処理
を経て配線層が形成される。
アフィルム１の厚みは２５μｍ〜１５０μｍ程度であ
り、ベースとなる絶縁フィルム１ａとしては、ユーピレ
ックスＳ、アピカルＮＰＩ、カプトンＶあるいはカプト
ンＥといった材料が使用されている。このような絶縁フ
ィルムの片方の面に配線層１ｂが形成されているが、キ
ャリアフィルムの種類により、この配線層の形成方法が
異なる。一般に２層テープと称されるキャリアフィルム
の場合、ベースとなる絶縁性フィルム上に直接銅薄層が
形成され、この銅箔層は露光現像処理によって所望の形
状にパターンニングされた後、ニッケル／金の電解ある
いは無電解メッキ処理がなされる。一方、３層テープの
場合、ベースとなる絶縁フィルムと電解銅箔がエポキシ
あるいはポリイミド系接着剤を介してラミネートされ、
２層テープと同様パターンニングされた後、メッキ処理
を経て配線層が形成される。
【００１６】なお、本発明に係る半導体装置において
は、このような片面に配線層が形成されたキャリアフィ
ルムの他に、絶縁フィルムの両面に配線層が形成された
もの、あるいは多層フィルム等、チップを搭載する面に
配線層が露出したタイプのキャリアフィルムであればど
のようなものを使用しても良い。上記キャリアフィルム
の配線層には、個々のエリア毎にボールパッド１１、ボ
ンディングパッド８、それらを結線する配線１２等がパ
ターンニングされており、ボンディングパッド８の内側
には連続的に額縁状にソルダーレジスト９が塗布形成さ
れている。図１（ｂ）には格子状に配列されたボールパ
ッド１１の外側にボンディングパッド９が配列された例
が示されているが、ボンディングパッドをボールパッド
の内側あるいは間に配列しても良い。いずれの場合で
も、ソルダーレジスト９は、ボンディングパッド８の内
側に塗布形成される。
は、このような片面に配線層が形成されたキャリアフィ
ルムの他に、絶縁フィルムの両面に配線層が形成された
もの、あるいは多層フィルム等、チップを搭載する面に
配線層が露出したタイプのキャリアフィルムであればど
のようなものを使用しても良い。上記キャリアフィルム
の配線層には、個々のエリア毎にボールパッド１１、ボ
ンディングパッド８、それらを結線する配線１２等がパ
ターンニングされており、ボンディングパッド８の内側
には連続的に額縁状にソルダーレジスト９が塗布形成さ
れている。図１（ｂ）には格子状に配列されたボールパ
ッド１１の外側にボンディングパッド９が配列された例
が示されているが、ボンディングパッドをボールパッド
の内側あるいは間に配列しても良い。いずれの場合で
も、ソルダーレジスト９は、ボンディングパッド８の内
側に塗布形成される。
【００１７】ソルダーレジスト９としてはエポキシ系あ
るいはポリイミド系の材料が使用され、スクリーン印刷
あるいは、露光現像処理によりパターンが形成される。
スクリーン印刷の場合、簡便で安価に塗布形成できる
が、位置精度の点で劣るため（±０．２ｍｍ程度）、チ
ップサイズパッケージを狙うためには、ボンディングパ
ッドの際までパターン形成可能な露光現像処理によるパ
ターンニング（精度±０．０５ｍｍ）が望ましい。な
お、ソルダーレジスト９の厚みは配線上で数μｍ〜数十
μｍ程度である。このようにして、形成された額縁状の
ソルダーレジスト９の内側には、熱硬化性の絶縁ペース
ト４が塗布され、チップとキャリアフィルムが接着固定
されるが、このとき、絶縁ペースト４はソルダーレジス
ト９で囲まれた部分より外側にはみ出さないようその塗
布量が調整されなければならない（ソルダーレジスト上
に乗った状態は問題なし）。チップ端部がソルダーレジ
ストの内縁となるようソルダーレジストが形成されてい
るのが望ましいが、多少であればチップがソルダーレジ
スト外縁よりはみ出したり、内縁より内側に位置しても
良い。
るいはポリイミド系の材料が使用され、スクリーン印刷
あるいは、露光現像処理によりパターンが形成される。
スクリーン印刷の場合、簡便で安価に塗布形成できる
が、位置精度の点で劣るため（±０．２ｍｍ程度）、チ
ップサイズパッケージを狙うためには、ボンディングパ
ッドの際までパターン形成可能な露光現像処理によるパ
ターンニング（精度±０．０５ｍｍ）が望ましい。な
お、ソルダーレジスト９の厚みは配線上で数μｍ〜数十
μｍ程度である。このようにして、形成された額縁状の
ソルダーレジスト９の内側には、熱硬化性の絶縁ペース
ト４が塗布され、チップとキャリアフィルムが接着固定
されるが、このとき、絶縁ペースト４はソルダーレジス
ト９で囲まれた部分より外側にはみ出さないようその塗
布量が調整されなければならない（ソルダーレジスト上
に乗った状態は問題なし）。チップ端部がソルダーレジ
ストの内縁となるようソルダーレジストが形成されてい
るのが望ましいが、多少であればチップがソルダーレジ
スト外縁よりはみ出したり、内縁より内側に位置しても
良い。
【００１８】キャリアフィルム１に接着固定されたチッ
プ５の端子部とボンディングパッド８とは金細線７で接
続され、キャリアフィルム１のチップ搭載面側が樹脂６
で封止され、ヴィアホール１ｃを通して、ボールパッド
１１に半田ボール２を溶融固着させた後、個々のエリア
毎にダイシング切断されて本発明による半導体装置が完
成する。
プ５の端子部とボンディングパッド８とは金細線７で接
続され、キャリアフィルム１のチップ搭載面側が樹脂６
で封止され、ヴィアホール１ｃを通して、ボールパッド
１１に半田ボール２を溶融固着させた後、個々のエリア
毎にダイシング切断されて本発明による半導体装置が完
成する。
【００１９】なお、キャリアフィルムを個々のエリア毎
に樹脂封止した後、レーザーあるいは金型により切断分
離して、半導体装置を形成しても良い。なお、本発明で
は、遮断手段９として、ソルダーレジストを用いたが、
前記接着剤４もしくは前記接着剤４の成分の前記領域Ｓ
外への流れ出し又はしみ出しを防止することができれ
ば、他の手段を用いても良い。
に樹脂封止した後、レーザーあるいは金型により切断分
離して、半導体装置を形成しても良い。なお、本発明で
は、遮断手段９として、ソルダーレジストを用いたが、
前記接着剤４もしくは前記接着剤４の成分の前記領域Ｓ
外への流れ出し又はしみ出しを防止することができれ
ば、他の手段を用いても良い。
【００２０】図２は本発明の他の具体例のキャリアフィ
ルムの平面図を示したものである。絶縁ペースト４のブ
リードがほとんどなく、配線のエッジ部に沿ったペース
トの流れ出しを抑えるだけでよい場合には、このように
各辺のボンディングパッドの内側近傍に不連続な帯状の
ソルダーレジスト９ａを塗布形成するように構成しても
よい。
ルムの平面図を示したものである。絶縁ペースト４のブ
リードがほとんどなく、配線のエッジ部に沿ったペース
トの流れ出しを抑えるだけでよい場合には、このように
各辺のボンディングパッドの内側近傍に不連続な帯状の
ソルダーレジスト９ａを塗布形成するように構成しても
よい。
【００２１】
【発明の効果】本発明は上述のように構成したので、ソ
ルダーレジストを額縁状に塗布することにより、チップ
接着用絶縁ペーストのブリードあるいは配線のエッジ部
に沿った流れだしを完全に抑制できるため、絶縁ペース
トによるボンディングパッドの汚染を防止でき、良好な
ワイヤーボンディング性を確保できる。ここで、ブリー
ドとはペーストを構成する成分の一部がペースト塗布後
に金メッキ上あるいは、２層テープの場合絶縁フィルム
上、３層テープの場合接着剤層上に滲みだしてくる現象
である。このブリードがより深刻な問題となるのは、半
導体装置のチップサイズ化を図った場合である。つま
り、前記半導体装置ではチップ端部の極めて近くにボン
ディングパッドが配置されるため、ほんのわずかでも流
れ出しやブリードが生じると、すぐにボンディングパッ
ドが汚染されてしまう。これを防ぐために、図３のよう
に従来通りソルダーレジストをチップ搭載部分にベタ塗
りした場合でも、チップのサイズとほぼ同じになるた
め、チップに押し出されたペーストがレジスト端部から
容易にはみ出し、ブリードを引き起こしてしまう。これ
に対し、ソルダーレジストを額縁状にすると、ちょうど
ダムの役割をなし、効果的にペーストのはみ出しを抑制
できる。
ルダーレジストを額縁状に塗布することにより、チップ
接着用絶縁ペーストのブリードあるいは配線のエッジ部
に沿った流れだしを完全に抑制できるため、絶縁ペース
トによるボンディングパッドの汚染を防止でき、良好な
ワイヤーボンディング性を確保できる。ここで、ブリー
ドとはペーストを構成する成分の一部がペースト塗布後
に金メッキ上あるいは、２層テープの場合絶縁フィルム
上、３層テープの場合接着剤層上に滲みだしてくる現象
である。このブリードがより深刻な問題となるのは、半
導体装置のチップサイズ化を図った場合である。つま
り、前記半導体装置ではチップ端部の極めて近くにボン
ディングパッドが配置されるため、ほんのわずかでも流
れ出しやブリードが生じると、すぐにボンディングパッ
ドが汚染されてしまう。これを防ぐために、図３のよう
に従来通りソルダーレジストをチップ搭載部分にベタ塗
りした場合でも、チップのサイズとほぼ同じになるた
め、チップに押し出されたペーストがレジスト端部から
容易にはみ出し、ブリードを引き起こしてしまう。これ
に対し、ソルダーレジストを額縁状にすると、ちょうど
ダムの役割をなし、効果的にペーストのはみ出しを抑制
できる。
【００２２】次に、チップ外縁よりソルダーレジストの
内縁を広くとれば従来のソルダーレジストの厚さ分だけ
半導体装置を薄型化することが可能であり、ソルダーレ
ジストがチップの内側に来る場合でも、ペーストの厚さ
分だけ薄型化が可能である。さらに、キャリアフィルム
上にソルダーレジストを塗布すると、お互いの線膨張係
数差により、組立工程中の熱履歴でキャリアフィルムが
大きく反ったり、あるいは、ソルダーレジストの硬化形
成時点でフィルムに少なからず反りが発生し、半導体装
置の組立性が著しく低下してしまう。このような反り
は、ソルダーレジストの塗布範囲が広いほど大きくなる
傾向にあるため、本発明のようにソルダーレジストを額
縁状に塗布形成すれば、塗布面積を小さく抑えることが
可能であり、結果として、キャリアフィルムの反りを大
幅に低減することができる。
内縁を広くとれば従来のソルダーレジストの厚さ分だけ
半導体装置を薄型化することが可能であり、ソルダーレ
ジストがチップの内側に来る場合でも、ペーストの厚さ
分だけ薄型化が可能である。さらに、キャリアフィルム
上にソルダーレジストを塗布すると、お互いの線膨張係
数差により、組立工程中の熱履歴でキャリアフィルムが
大きく反ったり、あるいは、ソルダーレジストの硬化形
成時点でフィルムに少なからず反りが発生し、半導体装
置の組立性が著しく低下してしまう。このような反り
は、ソルダーレジストの塗布範囲が広いほど大きくなる
傾向にあるため、本発明のようにソルダーレジストを額
縁状に塗布形成すれば、塗布面積を小さく抑えることが
可能であり、結果として、キャリアフィルムの反りを大
幅に低減することができる。
【図１】本発明に係る半導体装置の具体例を示し、
（ａ）は断面図、（ｂ）はキャリアフィルムの平面図で
ある。
（ａ）は断面図、（ｂ）はキャリアフィルムの平面図で
ある。
【図２】キャリアフィルムの他の具体例である。
【図３】従来例を示し、（ａ）は断面図、（ｂ）はキャ
リアフィルムの平面図である。
リアフィルムの平面図である。
１ キャリアフィルム １ａ 絶縁フィルム １ｂ 配線層 １ｃ ヴィアホール １ｄ ボールパッド ２ 半田ボール ４ 絶縁ペースト（接着剤） ５ 半導体装置チップ ６ 樹脂 ７ 金線 ８ ボンディングパッド ９、９ａ ソルダーレジスト（遮断手段） １１ ボールパッド １２ 配線
Claims (7)
- 【請求項１】 ボンディングパッドを含む配線層が形成
されたキャリヤフィルムの所定の領域に接着剤を塗布
し、この接着剤で前記キャリヤフィルム上に半導体チッ
プを固定する半導体装置において、 前記接着剤を塗布する領域を囲むように前記接着剤もし
くは前記接着剤の成分の前記領域外への流れ出し又はし
み出しを防止するための遮断手段を前記キャリヤフィル
ム上に設けたことを特徴とする半導体装置。 - 【請求項２】 前記遮断手段は、所定の高さを有し、前
記キャリヤフィルムと半導体チップとの間に設けられる
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記遮断手段は、帯状に形成され連続的
に前記領域を囲むことを特徴とする請求項１又は２記載
の半導体装置。 - 【請求項４】 前記遮断手段は、帯状に形成され不連続
的に前記領域を囲むことを特徴とする請求項１又は２記
載の半導体装置。 - 【請求項５】 前記遮断手段は、前記キャリヤフィルム
上の外周部に沿って設けられた前記ボンディングパッド
の内側に設けられることを特徴とする請求項１乃至４の
何れかに記載の半導体装置。 - 【請求項６】 前記遮断手段は、前記キャリヤフィルム
上に印刷されたソルダーレジストであることを特徴とす
る請求項１乃至５の何れかに記載の半導体装置。 - 【請求項７】 ボンディングパッドを含む配線層が形成
されたキャリヤフィルムの所定の領域に接着剤を塗布
し、この接着剤で前記キャリヤフィルム上に半導体チッ
プを固定する半導体装置の製造方法において、 前記キャリヤフィルム上にソルダーレジストを設ける第
１の工程と、 前記ソルダーレジストで囲まれた領域に接着剤を印刷す
る第２の工程と、 前記接着剤を用いて前記キャリヤフィルム上に半導体チ
ップを固着する第３の工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10158916A JPH11354550A (ja) | 1998-06-08 | 1998-06-08 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10158916A JPH11354550A (ja) | 1998-06-08 | 1998-06-08 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354550A true JPH11354550A (ja) | 1999-12-24 |
Family
ID=15682154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10158916A Pending JPH11354550A (ja) | 1998-06-08 | 1998-06-08 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354550A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135825A (ja) * | 2010-02-02 | 2010-06-17 | Rohm Co Ltd | 半導体装置 |
| JP2014143433A (ja) * | 2014-03-31 | 2014-08-07 | Mitsubishi Electric Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04176136A (ja) * | 1990-11-07 | 1992-06-23 | Ibiden Co Ltd | プリント配線板 |
| JPH04242942A (ja) * | 1991-01-08 | 1992-08-31 | Seiko Instr Inc | 半導体装置 |
-
1998
- 1998-06-08 JP JP10158916A patent/JPH11354550A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04176136A (ja) * | 1990-11-07 | 1992-06-23 | Ibiden Co Ltd | プリント配線板 |
| JPH04242942A (ja) * | 1991-01-08 | 1992-08-31 | Seiko Instr Inc | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135825A (ja) * | 2010-02-02 | 2010-06-17 | Rohm Co Ltd | 半導体装置 |
| JP2014143433A (ja) * | 2014-03-31 | 2014-08-07 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3575001B2 (ja) | 半導体パッケージ及びその製造方法 | |
| US6534849B1 (en) | Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same | |
| KR100623507B1 (ko) | 반도체 패키지를 제조하는 방법 | |
| JP3588801B2 (ja) | 半導体装置の製造方法 | |
| KR100347706B1 (ko) | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| JPH0669275A (ja) | 半導体装置 | |
| JP2003303919A (ja) | 半導体装置及びその製造方法 | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| JP2003133499A (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JP3942299B2 (ja) | チップスケールパッケージの製造方法 | |
| JP4970388B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20020086587A (ko) | 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법 | |
| JP2007048911A (ja) | 半導体装置、半導体装置の製造方法およびその製造方法に用いるシート | |
| JPH11354550A (ja) | 半導体装置とその製造方法 | |
| JP4914406B2 (ja) | 半導体素子実装用中空パッケージ | |
| JP2000058701A (ja) | 補強部付キャリアテープおよびこれを用いた半導体装置 | |
| US20230197575A1 (en) | Die attach adhesive-ready lead frame design | |
| JP3706082B2 (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| KR100401148B1 (ko) | 반도체 패키지 제조용 부재 | |
| JP2596387B2 (ja) | 樹脂封止型半導体装置 | |
| JP4573472B2 (ja) | 混成集積回路装置 | |
| JP2006351835A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11204577A (ja) | 半導体装置の製造方法 |