KR101354781B1 - 반도체 디바이스의 제조 방법 - Google Patents

반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR101354781B1
KR101354781B1 KR1020120062294A KR20120062294A KR101354781B1 KR 101354781 B1 KR101354781 B1 KR 101354781B1 KR 1020120062294 A KR1020120062294 A KR 1020120062294A KR 20120062294 A KR20120062294 A KR 20120062294A KR 101354781 B1 KR101354781 B1 KR 101354781B1
Authority
KR
South Korea
Prior art keywords
adhesive
wafer
mold
semiconductor device
coating
Prior art date
Application number
KR1020120062294A
Other languages
English (en)
Other versions
KR20130138587A (ko
Inventor
한승철
송재규
김도형
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020120062294A priority Critical patent/KR101354781B1/ko
Priority to US13/901,837 priority patent/US9368361B2/en
Publication of KR20130138587A publication Critical patent/KR20130138587A/ko
Application granted granted Critical
Publication of KR101354781B1 publication Critical patent/KR101354781B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명에서는 웨이퍼의 백그라인딩 공정에서 사용되는 접착제의 두께 편차를 보정하여 수율을 높이고 제품의 신뢰성을 확보할 수 있는 반도체 디바이스의 제조 방법이 개시된다.
일 예로, 일면에 본드 패드가 형성된 웨이퍼를 구비하는 웨이퍼 구비 단계; 상기 웨이퍼의 본드 패드가 형성된 일면에 접착제를 도포하는 접착제 형성 단계; 및 상기 접착제의 상부에 몰딩을 수행하여 몰드를 형성하는 몰딩 단계를 포함하는 반도체 디바이스의 제조 방법이 개시된다.

Description

반도체 디바이스의 제조 방법{Fabracating Method Of Semiconductor Device}
본 발명은 반도체 디바이스를 제조하는 공정에서 에 관한 것이다.
최근 전자 제품들은 반도체 디바이스를 이용하여 제작되고 있다. 이러한 제품들은 크기는 작아질 것이 요구되는 반면, 그 기능은 증가될 것이 요구되고 있다. 또한, 이러한 추세에 따라서, 제품을 구성하는 반도체 디바이스 역시 경박단소화가 요구되고 있다. 이러한 경향에 따라, 반도체 디바이스를 구성하는 반도체 다이의 두께 역시 얇게 형성되며, 이를 위해 제조 공정에서 웨이퍼 그라인딩 단계가 이루어지게 된다. 그런데 반도체 다이의 두께를 고려하면 그라인딩 시에 발생한 편차는 최종 제품의 신뢰성에 영향을 미칠 수 있으며, 그 결과 불량률이 증가하는 원인이 될 수 있다.
본 발명은 웨이퍼의 백그라인딩 공정에서 사용되는 접착제의 두께 편차를 보정하여 수율을 높이고 제품의 신뢰성을 확보할 수 있는 반도체 디바이스의 제조 방법을 제공한다.
본 발명에 따른 반도체 디바이스의 제조 방법은 일면에 본드 패드가 형성된 웨이퍼를 구비하는 웨이퍼 구비 단계; 상기 웨이퍼의 본드 패드가 형성된 일면에 접착제를 도포하는 접착제 형성 단계; 및 상기 접착제의 상부에 몰딩을 수행하여 몰드를 형성하는 몰딩 단계를 포함할 수 있다.
여기서, 상기 몰드는 상기 접착제의 두께 편차 이상의 두께로 형성될 수 있다.
그리고 상기 몰드는 상기 접착제와 접하는 면의 반대면이 상기 접착제의 표면에 비해 평평하게 형성될 수 있다.
또한, 상기 몰딩 단계의 이후 상기 웨이퍼의 일면에 반대되는 반대면을 그라인딩하는 그라인딩 단계가 더 이루어질 수 있다.
또한, 상기 그리인딩 단계 이후 상기 접착제에 열을 가하면서 상기 웨이퍼를 슬라이딩하여 상기 접착제를 제거하는 접착제 제거 단계가 이 이루어질 수 있다.
또한, 상기 접착제 형성 단계 및 몰딩 단계의 사이에는 상기 접착제의 상부에 코팅을 수행하는 존 코팅 단계가 더 형성될 수 있다.
또한, 상기 존 코팅 단계는 상기 코팅을 상기 접착제의 표면을 따라서 형성될 수 있다.
또한, 상기 몰드 단계의 이후 상기 웨이퍼의 일면에 반대되는 반대면을 테이프에 마운트하는 테이프 마운트 단계가 더 이루어질 수 있다.
또한, 상기 테이프 마운트 단계의 이후 상기 코팅과 상기 몰드의 사이를 분리하여, 상기 몰드를 제거하는 존 분리 단계가 더 이루어질 수 있다.
또한, 상기 존 분리 단계의 이후 상기 접착제에 열을 가하면서 상기 웨이퍼를 슬라이딩하여 상기 접착제를 제거하는 접착제 제거 단계가 더 이루어질 수 있다.
본 발명에 의한 반도체 디바이스의 제조 방법은 웨이퍼의 본드 패드가 형성된 면에 접착제를 형성한 이후, 접착제의 상부에 몰드부를 형성하여, 접착제의 두께 편차를 보정함으로써, 반도체 디바이스의 수율 및 신뢰성을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 9 내지 도 16은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다. 도 2 내지 도 7은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 웨이퍼 구비 단계(S1), 접착제 형성 단계(S2), 몰딩 단계(S3), 그라인딩 단계(S4), 접착제 제거 단계(S5), 테이프 마운트 단계(S6)를 포함한다. 이하에서는 도 1의 각 단계들을 도 2 내지 도 7을 함께 참조하여 설명하도록 한다.
도 1 및 도 2를 참조하면, 상기 웨이퍼 구비 단계(S1)는 상부에 본드 패드(111)가 형성된 웨이퍼(110)를 구비하는 단계이다. 상기 본드 패드(111)는 상기 웨이퍼(110)의 일면을 통해 외부로 노출되며, 완성된 반도체 디바이스에서 외부와 전기적 신호가 입출력되는 경로를 제공한다. 또한, 별도로 도시하지는 않았지만, 상기 본드 패드(111)에 연결되어 상기 웨이퍼(110)를 두께 방향에서 관통하는 관통전극이 형성되는 것도 가능하다.
도 1 및 도 3을 참조하면, 상기 접착제 형성 단계(S2)는 상기 웨이퍼(110)의 일면에 접착제(120)가 도포되는 단계이다. 상기 접착제(120)는 상기 웨이퍼(110)의 면 중에서 상기 본드 패드(111)가 형성된 일면에 형성된다. 이 때, 상기 접착제(120)는 상기 본드 패드(111)를 감싸도록 형성될 수 있다. 상기 접착제(120)는 통상의 에폭시(epoxy) 계열의 수지를 사용할 수 있으나, 본 발명의 내용을 한정하는 것은 아니다. 또한, 상기 접착제(120)는 이상적으로는 상기 웨이퍼(110)의 일면에 균일한 두께로 형성되어야 하지만, 실제로는 도 3과 같이 두께에서 차이가 발생하게 된다. 또한, 최종적인 구조에서 반도체 디바이스의 두께가 매우 얇기 때문에 이러한 접착제(120)이 두께 차이는 전체적인 제품 신뢰도에 영향을 미칠 수 있다. 따라서, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 후술할 단계들을 거치게 된다.
도 1 및 도 4를 참조하면, 상기 몰딩 단계(S3)는 상기 접착제(120)가 상기 웨이퍼(110)에 접촉하는 면의 반대면에 몰딩이 이루어지는 단계이다. 상기 몰딩 단계(S3)에서 형성된 몰드(130)는 상기 접착제(120)의 두께 차이를 보정한다. 보다 구체적으로, 상기 몰드(130)는 상기 접착제의 두께 차이보다 높은 두께를 갖도록 형성되어, 상기 접착제의 두께 차이를 상쇄한다. 그리고 상기 몰드(130)의 상기 접착제(120)에 접하는 면의 반대면은 평평하게 형성된다. 따라서, 상기 몰드(130)는 상기 접착제(120)의 두께 편차를 상쇄할 수 있다. 결국, 상기 몰드(130)를 통해 반도체 디바이스의 제조시 발생될 수 있는 불량을 줄여서, 수율을 높일 수 있고 제품의 신뢰성을 확보할 수 있다.
도 1 및 도 5를 참조하면, 상기 그라인딩 단계(S4)는 상기 웨이퍼(110)의 본드 패드(111)가 형성된 면의 반대면을 그라인딩(Grinding)하는 단계이다. 상기 웨이퍼(110)는 상기 그라인딩 단계를 통해 필요한 두께 이외의 후면이 제거된다.
도 1 및 도 6을 참조하면, 상기 접착제 제거 단계(S5)는 상기 웨이퍼(110)의 상면에서 상기 접착제(120)를 제거하는 단계이다. 상기 접착제(120)는 상기 웨이퍼(110)와의 계면에 열을 인가하고, 상기 웨이퍼(110)를 슬라이딩(Sling)하여 제거될 수 있다. 물론, 상기 접착제(120)의 제거 이후, 상기 웨이퍼(110)의 면을 세정하는 단계가 더 이루어질 수도 있으나, 본 발명의 내용을 한정하는 것은 아니다.
도 1 및 도 7을 참조하면, 상기 테이프 마운트 단계(S6)는 상기 웨이퍼(110)를 양측이 고정(10)되어 있는 테이프(20)에 마운트하는 단계이다. 상기 웨이퍼(110)는 이후 소잉(Sawing) 공정을 통해 개별적인 반도체 다이로 분리될 수 있다. 또한, 상기 테이프(20)는 소잉 공정시에 상기 웨이퍼(110)에 가해지는 충격을 줄일 수 있다. 물론, 상기 소잉 공정 이후 상기 테이프(20)는 분리되어 제거된다.
상기와 같이 하여, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 웨이퍼(110)의 본드 패드(111)가 형성된 면에 접착제(120)를 형성한 이후, 접착제(120)의 상부에 몰드부(130)를 형성하여, 접착제(120)의 두께 편차를 보정함으로써, 반도체 디바이스의 수율 및 신뢰성을 높일 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하도록 한다.
도 8은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다. 도 9 내지 도 16은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법은 웨이퍼 구비 단계(S1), 접착제 형성 단계(S2), 존 코팅 단계(S3), 몰딩 단계(S4), 그라인딩 단계(S5), 테이프 마운트 단계(S6), 존 분리 단계(S7), 접착제 제거 단계(S8)를 포함한다. 이하에서는 도 8의 각 단계들을 도 9 내지 도 16을 함께 참조하여 설명하도록 한다.
도 8 및 도 9를 참조하면, 상기 웨이퍼 구비 단계(S1)는 일면에 본드 패드(111)가 형성되는 단계이다. 또한, 도 8 및 도 10을 참조하면, 상기 접착제 형성 단계(S2)는 상기 웨이퍼(110)의 일면에 접착제(120)를 형성하는 단계이다. 상기 단계들은 앞서 설명한 실시예의 웨이퍼 구비 단계(S1) 및 접착제 형성 단계(S2)와 동일하므로 상세한 설명은 생략한다.
도 8 및 도 11을 참조하면, 상기 존 코팅 단계(S3)는 상기 접착제(120)이 상기 웨이퍼(110)와 접촉하는 면의 반대면에 코팅(Coating, 230)을 수행하는 단계이다. 상기 코팅(230)은 상기 접착제(120)의 표면을 따라서 형성된다. 상기 코팅(230)은 상기 접착제(120)와 이후 형성될 몰드부(240)의 사이에 형성되어 양자간의 결합력을 높일 수 있다.
도 8 및 도 12를 참조하면, 상기 몰딩 단계(S4)는 상기 코팅(230)의 일면에 몰딩을 수행하여, 몰드부(240)를 형성하는 단계이다. 상기 몰드부(240)는 앞선 실시예와 마찬가지로, 상기 접착제(120)가 갖는 두께 차이보다 큰 두께를 갖도록 형성된다. 따라서, 상기 몰드부(240)는 상기 접착제(120)가 갖는 두께 편차를 보정하여, 반도체 디바이스의 제조 공정에서 발생되는 불량율을 줄이고, 수율을 높일 수 있다.
도 8 및 도 13을 참조하면, 상기 그라인딩 단계(S5)는 상기 웨이퍼(110)의 후면, 즉 상기 웨이퍼(110)의 접착제(120)가 형성된 면의 반대면을 그라인딩하는 단계이다. 따라서, 상기 웨이퍼(110)는 필요한 두께만큼만 남기고 후면이 제거된다.
도 8 및 도 14를 참조하면, 상기 테이프 마운트 단계(S6)는 상기 웨이퍼(110)를 양측(10)이 고정된 테이프(20)에 마운트하는 단계이다. 이 때, 상기 웨이퍼(110)의 상부에는 접착제(120), 코팅(230) 및 몰드(240)가 형성된 상태로 마운트 될 수 있다.
도 8 및 도 15를 참조하면, 상기 존 분리 단계(S7)는 상기 코팅(230)과 몰드(240)의 사이를 분리하는 단계이다. 상기 분리는 EAR 또는 에지 트림(Edge Trim) 공정을 통해 이루어질 수 있다.
도 8 및 도 16을 참조하면, 상기 접착제 제거 단계(S8)는 상기 접착제(120)를 제거하여, 웨이퍼(110)만 잔존시키는 단계이다. 상기 접착제(120)에 열을 가한 상태에서 상기 웨이퍼(110) 및 테이프(20)를 슬라이딩함으로써, 상기 접착제(120)가 제거될 수 있다.
상기와 같이 하여, 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법은 앞선 실시예와 마찬가지로 상기 접착제(120)의 두께 편차를 몰드(240)를 통해 보정함으로써, 제조 공정의 불량율을 줄이고 수율을 높이며, 제품의 신뢰성을 높일 수 있다.
이상에서 설명한 것은 본 발명에 의한 반도체 디바이스의 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
110; 웨이퍼 120; 접착제
130; 몰드 230; 접착제
240; 몰드 20; 테이프

Claims (10)

  1. 일면에 본드 패드가 형성된 웨이퍼를 구비하는 웨이퍼 구비 단계;
    상기 웨이퍼의 본드 패드가 형성된 일면에 상기 본드 패드 및 웨이퍼의 일면을 직접적으로 감싸도록 접착제를 도포하는 접착제 형성 단계;
    상기 접착제의 상부에 몰딩을 수행하여 몰드를 형성하는 몰딩 단계;
    상기 웨이퍼의 일면에 반대되는 반대면을 그라인딩하는 그라인딩 단계; 및
    상기 접착제에 열을 가하면서 상기 웨이퍼를 슬라이딩하여 상기 접착제를 제거하는 접착제 제거 단계를 포함하는 반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 몰드는 상기 접착제의 두께 편차 이상의 두께로 형성되는 반도체 디바이스의 제조 방법.
  3. 제 1 항에 있어서,
    상기 몰드는 상기 접착제와 접하는 면의 반대면이 상기 접착제의 표면에 비해 평평하게 형성되는 반도체 디바이스의 제조 방법.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 접착제 형성 단계 및 몰딩 단계의 사이에는 상기 접착제의 상부에 코팅을 수행하는 존 코팅 단계가 더 형성되는 반도체 디바이스의 제조 방법.
  7. 제 6 항에 있어서,
    상기 존 코팅 단계는 상기 코팅을 상기 접착제의 표면을 따라서 형성하는 반도체 디바이스의 제조 방법.
  8. 제 6 항에 있어서,
    상기 그라인딩 단계의 이후 상기 웨이퍼의 일면에 반대되는 반대면을 테이프에 마운트하는 테이프 마운트 단계가 더 이루어지는 반도체 디바이스의 제조 방법.
  9. 제 8 항에 있어서,
    상기 테이프 마운트 단계의 이후 상기 코팅과 상기 몰드의 사이를 분리하여, 상기 몰드를 제거하는 존 분리 단계가 더 이루어지는 반도체 디바이스의 제조 방법.
  10. 삭제
KR1020120062294A 2012-06-11 2012-06-11 반도체 디바이스의 제조 방법 KR101354781B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120062294A KR101354781B1 (ko) 2012-06-11 2012-06-11 반도체 디바이스의 제조 방법
US13/901,837 US9368361B2 (en) 2012-06-11 2013-05-24 Method of making a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120062294A KR101354781B1 (ko) 2012-06-11 2012-06-11 반도체 디바이스의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130138587A KR20130138587A (ko) 2013-12-19
KR101354781B1 true KR101354781B1 (ko) 2014-01-23

Family

ID=49715620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120062294A KR101354781B1 (ko) 2012-06-11 2012-06-11 반도체 디바이스의 제조 방법

Country Status (2)

Country Link
US (1) US9368361B2 (ko)
KR (1) KR101354781B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564362B (zh) * 2020-06-12 2023-06-09 武汉新芯集成电路制造有限公司 晶圆边缘处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282817A (ja) 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100517075B1 (ko) 2003-08-11 2005-09-26 삼성전자주식회사 반도체 소자 제조 방법
KR100792950B1 (ko) 2007-01-19 2008-01-08 엘에스전선 주식회사 반도체 패키징 방법
KR20080114715A (ko) * 2006-04-03 2008-12-31 군제 가부시키가이샤 반도체 웨이퍼의 백그라인드 공정에 이용하는 표면 보호 테이프 및 표면 보호 테이프용 기판 필름

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69625623T2 (de) * 1996-01-31 2003-11-06 Sumitomo Bakelite Co Verfahren zur Herstellung von in Epoxyharz eingekapselter Halbleitervorrichtung
US6235387B1 (en) * 1998-03-30 2001-05-22 3M Innovative Properties Company Semiconductor wafer processing tapes
KR100884192B1 (ko) 2007-07-20 2009-02-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법
SG182382A1 (en) * 2010-06-02 2012-08-30 Mitsui Chemicals Tohcello Inc Sheet for protecting surface of semiconductor wafer, semiconductor device manufacturing method and semiconductor wafer protection method using sheet

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282817A (ja) 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100517075B1 (ko) 2003-08-11 2005-09-26 삼성전자주식회사 반도체 소자 제조 방법
KR20080114715A (ko) * 2006-04-03 2008-12-31 군제 가부시키가이샤 반도체 웨이퍼의 백그라인드 공정에 이용하는 표면 보호 테이프 및 표면 보호 테이프용 기판 필름
KR100792950B1 (ko) 2007-01-19 2008-01-08 엘에스전선 주식회사 반도체 패키징 방법

Also Published As

Publication number Publication date
KR20130138587A (ko) 2013-12-19
US9368361B2 (en) 2016-06-14
US20130330931A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
JP5895676B2 (ja) 半導体装置の製造方法
KR102069986B1 (ko) 캐리어 초박형 기판
WO2015056303A1 (ja) 半導体素子の製造方法、ウエハマウント装置
JP5921473B2 (ja) 半導体装置の製造方法
US9281182B2 (en) Pre-cut wafer applied underfill film
US9455159B2 (en) Fabrication method of packaging substrate
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
JP2010050406A (ja) 半導体装置、半導体装置製造方法、および電子機器
TW201921520A (zh) 半導體裝置之製造方法及半導體裝置
TWI671829B (zh) 半導體裝置之製造方法
CN102486992A (zh) 一种半导体器件的制造方法
KR101354781B1 (ko) 반도체 디바이스의 제조 방법
JP2001237258A (ja) 半導体装置の製造方法
JP2016012695A (ja) 固体撮像装置
TWI603393B (zh) 半導體裝置的製造方法
JP2007194303A (ja) 半導体装置の製造方法
US20150279796A1 (en) Quad-flat no-leads package structure and method of manufacturing the same
US20170084490A1 (en) Method for making ic with stepped sidewall and related ic devices
US20090181499A1 (en) Ic packaging process
JP2010073803A (ja) 半導体装置の製造方法
JP2010129935A (ja) 半導体チップと半導体装置および半導体チップの製造方法
KR101791102B1 (ko) 초음파를 이용한 반도체 칩의 부착방법
KR20160048506A (ko) 반도체 패키지 및 필름을 이용한 반도체 패키지 제조 방법
JP2018046046A (ja) 中空パッケージ及びその製造方法
JP5962705B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170110

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200113

Year of fee payment: 7