KR100792950B1 - 반도체 패키징 방법 - Google Patents

반도체 패키징 방법 Download PDF

Info

Publication number
KR100792950B1
KR100792950B1 KR1020070005990A KR20070005990A KR100792950B1 KR 100792950 B1 KR100792950 B1 KR 100792950B1 KR 1020070005990 A KR1020070005990 A KR 1020070005990A KR 20070005990 A KR20070005990 A KR 20070005990A KR 100792950 B1 KR100792950 B1 KR 100792950B1
Authority
KR
South Korea
Prior art keywords
paste
staging
wafer
die
die bonding
Prior art date
Application number
KR1020070005990A
Other languages
English (en)
Inventor
서준모
강병언
위경태
김재훈
성태현
현순영
Original Assignee
엘에스전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스전선 주식회사 filed Critical 엘에스전선 주식회사
Priority to KR1020070005990A priority Critical patent/KR100792950B1/ko
Priority to PCT/KR2007/005272 priority patent/WO2008088120A1/en
Priority to CN2007800522688A priority patent/CN101689514B/zh
Priority to US12/523,560 priority patent/US20100087067A1/en
Application granted granted Critical
Publication of KR100792950B1 publication Critical patent/KR100792950B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명은 반도체 패키징 방법에 관한 것이다. 본 발명에서 제공하는 반도체 패키징 방법은, 1,500~100,000cps의 점도를 갖는 다이 접착용 페이스트의 준비 단계; 상기 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼 상에 소정 두께로 도포하는 단계; 및 상기 도포된 페이스트를 B-스테이징시키는 단계;를 포함하여 진행하는 것을 특징으로 한다. 본 발명의 반도체 패키징 방법에 따르면, WBL(wafer backside lamination)용 필름을 대체함으로써 원가를 절감할 수 있고, 다이 접착용 페이스트를 웨이퍼에 균일하게 도포할 수 있고, 다이 접착용 페이스트의 도포 두께를 페이스트의 점도, 토출량 또는 스핀 코터의 속도를 조절함으로써 자유롭게 조절할 수 있을 뿐만 아니라, B-스테이징 시간을 감소시켜 공정 시간을 단축할 수 있다.
반도체 패키징, 페이스트, 스핀 코터, B-스테이징

Description

반도체 패키징 방법{Method of packaging semi-conductor}
본 발명은 반도체 패키징 방법에 관한 것으로서, 보다 상세하게는 다이 접착용 페이스트를 균일하게 도포하고, B-스테이징 시간을 단축할 수 있으며, 다이 픽업 특성 및 다이 어테치 특성을 향상시킬 수 있는 반도체 패키징 방법에 관한 것이다.
반도체 패키징 공정에 있어서, 적합한 접착제로는 무용매 액체 또는 용매를 포함한 액체, 액상 페이스트 또는 고상 필름이 대표적이다. 고상 필름 접착제는 가공성이 좋고, 다이 접착시 열과 압력에 대해 블리딩(bleeding)이 최소이거나 전혀 없는 이점이 있으며, 본드라인(bondline), 즉 다이 접착후 칩과 PCB 간 계면에 존재하는 접착제의 두께 및 칩의 틸트(tilt)를 양호하게 제어할 수 있는 이점을 제공 한다.
액상 페이스트 접착제를 적용한 종래의 패키징 공정에 있어서, A 스테이지에서 직접 C 스테이지로 페이스트를 경화하는 타입의 경우는 디스펜싱(dispensing)이라는 도포 방법을 사용하고 있으며 이러한 도포방법으로는 페이스트의 두께 및 면적을 균일하게 제어하기 힘듦으로 칩과 PCB사이에 두꺼운 페이스트를 도포해야하는 공정에서는 적용되고 있지 못한 실정이다. 반면 A에서 B 스테이지를 거쳐 C 스테이지로 완전 경화를 시키는 타입의 경우는 스크린프린팅이라는 도포 방법을 사용함으로써 페이스트의 두께 및 면적을 제어하는 것은 보다 용이해졌지만, PCB상 도포후 두께 제어가 고상 필름 형태의 접착제보다는 균일하지 못한 실정이다. 또한 액상 페이스트의 불균일한 두께는 B 스테이지 후에도 유지됨으로써 다이 접착시 칩과 PCB간 틸트를 발생시킬 수 있으며, 페이스트가 칩 밖으로 흘러나올 수 있는 멜트 플로우(melt flow) 현상을 가속화 시킬 수 있는 문제를 안고 있다. 게다가 종래 패키징 공정에서 사용되고 있는 B 스테이징 타입 페이스트(B-staging type paste)의 경우 B-스테이징 공정을 열로 하는 타입이 주를 이루고 있으며, 고온의 열과 장시간의 방치시간을 요구하고 있기 때문에 B-스테이징 공정 후 칩 접착 공정 시 불량을 발생시킬 수 있는 PCB 워페이지(warpage)를 발생할 수 있다는 문제를 안고 있다.
따라서, 이러한 문제점을 해결하기 위한 노력이 관련 분야에서는 꾸준하게 이루어져 왔으며, 이러한 기술적 배경하에서 본 발명이 안출된 것이다.
전술한 종래의 문제점에 기초하여 본 발명이 이루고자 하는 기술적 과제는, 반도체 패키징 시에 웨이퍼에 페이스트를 균일하게 도포하고, B-스테이징 시간을 단축시켜 공정시간을 단축시킴과 동시에 PCB 및 웨이퍼의 워페이지(warpage) 발생을 방지함에 있으며, 이러한 기술적 과제를 달성하기 위하여 반도체 패키징 방법을 제공하는 것을 본 발명의 목적으로 한다.
본 발명이 이루고자 하는 기술적 과제의 달성을 위해 본 발명에서 제공되는 반도체 패키징 방법은, 1,500~100,000cps의 점도를 갖는 다이 접착용 페이스트의 준비 단계; 상기 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼 상에 소정 두께로 도포하는 단계; 및 상기 도포된 페이스트를 B-스테이징시키는 단계;를 포함하여 진행하는 것을 특징으로 한다.
상기 B-스테이징시키는 단계는 상기 도포된 페이스트를 40~200℃에서 열건조시키는 공정으로 진행될 수 있고, 상기 도포된 페이스트를 40~200℃에서 열건조시킨 후 UV A영역 기준으로 100mJ/cm2~6J/cm2에서 UV 조사하는 공정으로 진행될 수 있으며, 상기 도포된 페이스트를 40~200℃에서 1차 열건조시킨 후 UV A영역 기준으로 100mJ/cm2~6J/cm2에서 UV 조사하고 40~200℃에서 2차 열건조시키는 공정으로 진행될 수 있다. 또한, 상기 B-스테이징시키는 단계는 상기 도포된 페이스트를 UV A영역 기준으로 100mJ/cm2~6J/cm2에서 UV 조사하는 공정으로 진행될 수 있고, 상기 도포된 페이스트를 UV A영역 기준으로 100mJ/cm2~6J/cm2에서 UV 조사한 후 40~200℃에서 열건조시키는 공정으로 진행될 수 있다.
이하, 본 발명을 더욱 상세하게 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되지 않아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
본 발명의 반도체 패키징 방법에 따르면, 먼저 1,500~100,000cps의 점도를 갖는 다이 접착용 페이스트를 준비한다. 다이 접착용 페이스트는 다이 접착용으로 통상적으로 사용되는 조성의 페이스트가 사용될 수 있다. 대표적으로, 상기 다이 접착용 페이스트는 에폭시, 아크릴레이트, 가요제, UV 개시제 및 유기성 충진제와 상기 유기성 충진제에 대한 분산 용매로서, 휘발성 용매와 반응성 희석제가 혼합된 혼합용매(Co-solvent) 또는 반응성 희석제만을 포함한 용매 등을 포함하여 이루어진다. 상기 다이 접착용 페이스트의 점도에 관한 수치범위와 관련하여, 상기 하한치에 미달하면 페이스트 도포 시 20마이크로이상 높은 두께로의 조절이 어려우며 희석제 및 기타 용매의 함량이 상대적으로 많아져 이를 제거 또는 B-스테이징시키기 위한 열 또는 UV 조건의 온도, 시간, 조사량 등을 늘려야하는 부담이 많아지게 된다. 또한 B-스테이징에서의 문제점은 페이스트를 적용한 전체 제품에서의 신뢰성에서도 나쁜 영향을 주어 바람직하지 못하고, 상기 상한치를 초과하면 페이스트 도포 시 한 웨이퍼 내 중심과 끝 또는 안쪽 부분에서 두께 편차가 심화될 수 있고, 쏘잉(sawing) 후 다이 접착 시 두께 편차로 인한 멜트 플로우(melt flow)와 보이드(void)및 다이 크랙(crack) 등의 문제를 발생시킬 수 있으며, 신뢰성에도 나쁜 영향을 미칠 수 있어 바람직하지 못하다.
다음으로, 상기 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼 상에 소정 두께로 도포한다. 페이스트의 점도 및 토출량과 스핀 코터의 속도를 조절함으 로써 도포되는 두께를 조절할 수 있다. 스핀 코터를 이용하여 다이 접착용 페이스트를 웨이퍼에 도포하므로, 페이스트의 두께를 균일하게 할 수 있다.
다음으로, 웨이퍼에 도포된 페이스트를 B-스테이징시킨다. B-스테이징 단계는 바람직하게는, 상기 도포된 페이스트를 40~200℃에서 열건조시키는 공정으로 진행될 수 있고, 상기 도포된 페이스트를 40~200℃에서 열건조시킨 후 UV A영역 기준으로 100mJ/cm2~6J/cm2에서 UV 조사하는 공정으로 진행될 수 있으며, 상기 도포된 페이스트를 40~200℃에서 1차 열건조시킨 후 UV A영역 기준으로 100mJ/cm2~6J/cm2에서 UV 조사하고 40~200℃에서 2차 열건조시키는 공정으로 진행될 수 있다. 또한, 상기 B-스테이징시키는 단계는 상기 도포된 페이스트를 UV A영역 기준으로 100mJ/cm2~6J/cm2에서 UV 조사하는 공정으로 진행될 수 있고, 상기 도포된 페이스트를 UV A영역 기준으로 100mJ/cm2~6J/cm2에서 UV 조사한 후 40~200℃에서 열건조시키는 공정으로 진행될 수 있다.
상기 열건조 공정은 액상 페이스트 내 잔류 휘발분을 제거하고 열개시제를 라디칼 또는 이온으로 분해하여 반응물과 반응할 수 있도록하는 역할을 한다. 열개시제에 의한 반응은 완전 경화반응이 아니며 열건조 공정 이후 다이접착이 가능한 반경화상태를 유지하여야 한다. 반경화상태의 목적은 액상 페이스트가 일정 두께를 유지하고 다이접착 시 페이스트의 두께 감소를 최소화하며, 페이스트의 멜트 플로우 현상으로 인해 PCB상 원치 않는 부분의 오염을 방지하는 역할을 한다. 또한 와 이어 본딩 공정 및 에폭시 몰딩 공정시 외부의 힘으로부터 페이스트와 다이간 또는 페이스트와 PCB간 접착력을 일정 수준 이상으로 유지시키며, 접착상태의 변형을 막기 위함이다. 액상 페이스트의 열건조 공정 후에도 페이스트가 일정 수준의 반경화 상태에 도달하지 못할 경우 이를 해결하기 위해 더욱 높은 열과 긴 시간을 요구하는 경우가 발생한다. 하지만 이로 인해 PCB의 워피지가 발생할 수 있고, 이로 인해 다이 접착 및 신뢰성에 나쁜 영향을 미칠 수 있기 때문에 이를 막기 위한 해결 방법으로 UV조사를 통한 B-스테이징 공정을 실시한다. UV조사 공정의 장점으로는 조사될 제품의 색깔과 주변 환경 및 일부 냉각 장치를 통해 조사된 제품의 표면온도를 100℃ 이하로 조절할 수 있다. 또한 UV 조사에 사용되는 UV의 양(dosage)과 강도(intensity)를 조절하면 공정에 소모되는 시간을 열건조 공정에 비해 수십~수백배로 단축시킬 수 있다는 장점이 있다. 반면 UV 조사공정을 사용하기 위해서는 액상 페이스트 내 UV 개시제와 UV 반응물이 존재해야 한다는 제약이 있다. 앞서의 공정과 달리 열건조 공정이 없이 UV 조사공정만을 사용하여 B-스테이징을 실시하기 위해서는 높은 열이 발생하지 않기 때문에 액상 페이스트 내 휘발성 용매(solvent)를 최대한 억제해야한다는 제약이 따른다. 이를 위해 코솔밴트(co-solvent) 구조 보다는 반응성 용매만을 사용하는 것이 보다 이로울 수 있으며, UV조사에 의해 반경화 상태를 유지할 수 있는 반응성 용매를 사용하는 것이 보다 이롭다. 필요에 따라 UV조사 후 열건조 공정을 다시 추가하는 경우도 발생할 수 있는데 이경우 장시간 수분이 많은 환경에 노출되거나 반경화 상태가 불안정하여 상분리가 일어나는 경우 수분 제거 및 보다 안정한 상태를 유지하기 위해 실시한다. 상기 다섯 종류의 B-스테이징 방식에 있어서, 열건조(1차 열건조 및 2차 열건조 포함) 시간은 건조 효율 및 워페이지 발생의 방지를 위해 1초~1시간으로 조절하는 것이 바람직하다.
본 발명에서 제시하는 웨이퍼에 직접 페이스트를 도포하고 B-스테이징을 시키는 공정의 경우 B-스테이징 방법을 열건조 공정에 적용하려면 최대한 낮은 온도에서 짧은 시간 동안 진행되어야 하며 웨이퍼의 워피지 불량을 막아야 한다. 그러므로 이를 위해 페이스트 내 용매 선정에 있어 낮은 끓는점과 낮은 증기압을 갖는 물질을 사용하거나 또는 높은 끓는 점과 높은 증기압을 갖지만 낮은 온도에서도 반응이 좋은 반응성 용매를 사용하는 경우가 있다. 전자를 이용한 액상 페이스트의 경우 용매가 상온 및 상압에서 휘발성이 너무 좋을 수 있으므로 액의 안정성을 위해 밀폐된 용기 내에 담겨져 있어야 한다. 이러한 방법을 통해 낮은 온도 및 짧은 시간의 열건조 공정을 통해서도 웨이퍼 후면에 스핀 코팅으로 도포된 페이스트를 웨이퍼에 손상을 주지 않고 B-스테이징시킬 수 있다. 또한 UV를 이용한 B-스테이징의 경우 조사되는 UV선 내에 적외선의 양을 최대한으로 줄이는 방법으로 UV가 조사되는 표면에서의 온도를 최대한으로 낮출 수 있다. 현재 이러한 방법으로 사용되는 기술로는 UV 램프의 전극형태를 아크(acr) 방전식이 아닌 마이크로웨이브 타입으로 변경시켜 발생되는 UV 함량 대비 적외선의 양을 20% 이내로 줄일 수 있었으며, 리플렉터(reflector) 또한 자외선 방지 처리를 실시함으로써 적외선의 발생을 최대한으로 줄일 수 있었다. 이에 UV A영역 기준으로 100mJ/cm2~6J/cm2 의 높은 에너지로 조사가 되더라도 조사된 표면의 온도를 60℃ 이하로 조절이 가능하였으며, 상대적 으로 공정 시간을 1초~ 수분 내로 단축시킬 수 있었다.
상기 열건조 온도에 관한 수치범위와 관련하여, 상기 하한치에 미달하면 열처리 온도가 너무 낮아져 페이스트의 반경화 상태가 매우 부족할 수 있고, 잔류 용매의 함량이 많아져 후공정인 다이 접착시 두께 불균일성 및 멜트 플로우의 문제 또는 경화공정시 페이스트 내 보이드 발생 등의 문제를 발생시킬 수 있기 때문에 바람직하지 못하고, 상기 상한치를 초과하면 열건조 온도가 너무 높아 웨이퍼의 워피지 및 도포된 페이스트 내 용매의 휘발속도를 급증시켜 페이스트 표면 및 내부에 다량의 큰 보이드를 발생시킬수 있기 때문에 바람직하지 못하다.
상기 UV 영역과 관련한 수치 범위와 관련하여 상기 하한치에 미달하면 UV 조사량이 상기의 하한치에 미달하면 개시제의 개시효과가 떨어져 생성되는 라디칼 및 이온의 함량이 줄게 되고, 반응물과의 반응이 지연되게 된다. 이는 다이접착시 반경화 상태가 부족하여 멜트 플로우 및 경화시 페이스트 내 보이드 발생을 유발시킬 수 있으며, 추후 신뢰성에도 영향을 주게 되어 바람직하지 못하고, 상기 상한치를 초과하면 개시제의 개시 효과가 과하여 반응이 급증하게 되고, 액상 페이스트의 경화 상태가 반경화 상태가 아닌 완전 경화 상태가 되어 이후 공정인 다이 접착공정에서 접착 불량 및 다이 크랙 문제를 발생시킬 수 있어 바람직하지 못하다.
다음으로, B-스테이징된 페이스트 면에 다이싱 테이프(dicing tape)를 라미네이션(lamination)하는 단계, 웨이퍼 절단(wafer sawing) 단계, 다이의 픽업 및 다이 어테치 등의 단계가 수행된다. 상기 다이싱 테이프(dicing tape)의 라미네이션(lamination), 웨이퍼 절단(wafer sawing) 등의 단계는 종래 반도체 패키징 방법 에서 통상적으로 사용되었던 방식들이 사용될 수 있으며, B-스테이징된 페이스트 면에 다이싱 테이프(dicing tape)를 라미네이션(lamination)하는 단계에서 온도는 상온~100℃, 압력은 05~20kgf/cm2인 것이 바람직하다.
이하, 본 발명에 대한 이해를 돕기 위해 구체적인 실시예를 들어 더욱 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
<실시예 1>
액상 에폭시, 고상 에폭시, 아크릴계 반응물, 및 무기/유기 필러, 첨가제(additive), 열경화제, 열개시제, UV 개시제, 반응성 용매, 휘발성 용매 등을 혼합하여 spindle 회전속도 1rpm에서 상온 1,500cps의 다이 접착용 페이스트를 제조하였다. 제조된 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼에 도포하였다. 웨이퍼에 도포된 페이스트를 60℃에서 1시간 동안 열건조한 후 UV A 영역 기준으로 6J/cm2에서 UV 조사하고, 상온에서 MT 라미네이션을 실시하였다.
<실시예 2>
액상 에폭시, 고상 에폭시, 아크릴계 반응물, 및 무기/유기 필러, 첨가 제(additive), 열경화제, 열개시제, UV 개시제, 반응성 용매, 휘발성 용매 등을 혼합하여 스핀들(spindle) 회전속도 1rpm에서 상온 10000cps의 다이 접착용 페이스트를 제조하였다. 제조된 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼에 도포하였다. 웨이퍼에 도포된 페이스트를 140℃에서 5분 동안 열건조하고 UV A 영역 기준으로 3J/cm2에서 UV 조사한 후 다시 140℃에서 5분 동안 열건조하였다. 그 후, 상온에서 MT 라미네이션을 실시하였다.
<실시예 3>
액상 에폭시, 고상 에폭시, 아크릴계 반응물, 및 무기/유기 필러, 첨가제(additive), 열경화제, 열개시제, UV 개시제, 반응성 용매, 휘발성 용매 등을를 혼합하여 스핀들 회전속도 1rpm에서 상온 100,000cps의 다이 접착용 페이스트를 제조하였다. 제조된 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼에 도포하였다. 웨이퍼에 도포된 페이스트를 UV A 영역 기준으로 150mJ/cm2에서 UV 조사하고, 180℃에서 10초 동안 열건조한 후 상온에서 MT 라미네이션을 실시하였다.
<비교예 1>
액상 에폭시, 고상 에폭시, 아크릴계 반응물, 및 무기/유기 필러, 첨가제(additive), 열경화제, 열개시제, UV 개시제, 반응성 용매, 휘발성 용매 등을를 혼합하여 스핀들 회전속도 1rpm에서 상온 10000cps의 다이 접착용 페이스트를 제조 하였다. 제조된 다이 접착용 페이스트를 스크린프린팅 방식으로 웨이퍼에 도포하였다. 웨이퍼에 도포된 페이스트를 100℃에서 1시간 20분 동안 열건조한 후, 상온에서 MT 라미네이션을 실시하였다.
<비교예 2>
액상 에폭시, 고상 에폭시, 아크릴계 반응물, 및 무기/유기 필러, 첨가제(additive), 열경화제, 열개시제, UV 개시제, 반응성 용매, 휘발성 용매 등을를 혼합하여 스핀들 회전속도 1rpm에서 상온 10000cps의 다이 접착용 페이스트를 제조하였다. 제조된 다이 접착용 페이스트를 스크린프린팅 방식으로 웨이퍼에 도포하였다. 웨이퍼에 도포된 페이스트를 UV A 영역 기준으로 6.5J/cm2에서 UV 조사하고, 220℃에서 5분 동안 열건조한 후 상온에서 MT 라미네이션을 실시하였다.
<비교예 3>
액상 에폭시, 고상 에폭시, 아크릴계 반응물, 및 무기/유기 필러, 첨가제(additive), 열경화제, 열개시제, UV 개시제, 반응성 용매, 휘발성 용매 등을를 혼합하여 스핀들 회전속도 1rpm에서 상온 500cps의 다이 접착용 페이스트를 제조하였다. 제조된 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼에 도포하였다. 웨이퍼에 도포된 페이스트를 100℃에서 1시간 20분 동안 열건조한 후, 상온에서 MT 라미네이션을 실시하였다.
<비교예 4>
액상 에폭시, 고상 에폭시, 아크릴계 반응물, 및 무기/유기 필러, 첨가제(additive), 열경화제, 열개시제, UV 개시제, 반응성 용매, 휘발성 용매 등을를 혼합하여 스핀들 회전속도 1rpm에서 상온 200000cps의 다이 접착용 페이스트를 제조하였다. 제조된 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼에 도포하였다. 웨이퍼에 도포된 페이스트를 100℃에서 1시간 20분 동안 열건조한 후, 상온에서 MT 라미네이션을 실시하였다.
<페이스트 두께의 균일성 평가>
실시예 1~3 및 비교예 1~4의 패키징 방법을 적용한 경우의 웨이퍼에 도포된 페이스트 두께의 균일성을 평가하기 위하여 B-스테이징 후 도포된 페이스트의 중간 부분 두께 및 최대 두께와 중간 부분 두께간 차이를 측정하였다.
<다이 픽업 특성 평가>
다이 픽업공정은 쏘잉(sawing) 공정 후 다이/페이스트를 마운트 테잎(mount tape) 또는 다이싱 테잎으로 부터 떼어내는 공정으로 픽업 M/C 내 장착되어 있는 이젝트 핀(eject pin)의 높이 및 개수를 500마이크로, 9개로 고정하고 칩(chip)의 크기와 두께를 1cm X 1cm, 200마이크로로 고정하였을 때, 픽업(Pickup) 후 마운트 테잎과 페이스트 사이에서 분리가 잘되는지 또는 페이스트 이물이 마운트 테잎의 점착제에 잔존하는지, 다이와 페이스트 사이에 분리가 일어나는지를 조사하였다. 이때 사용된 마운트 테잎은 SUS304와 접착력이 30±5gf/in. 수준이었으며, 사용된 다이픽업 설비상 마운팅 툴(mounting tool)의 픽업 시간(pickup time)은 약 100~1000msec.까지 조절하였다. 이러한 방법으로 실시예 1~3 및 비교예 1~4의 패키징 방법을 적용한 경우의 다이 픽업 특성을 평가하였다.
<다이 어테치 특성 평가>
픽업된 다이/페이스트를 솔더 레지스트 AUS308 타입(Solder Resist AUS308 type)의 PCB상에 어테치 시키는 공정을 통해 다이 어테치 특성을 평가하였다. 이때 설비상 공정 변수는 다이 어테치 압력, 온도, 시간을 조절하였으며, 온도는 상온~200oC까지 조절하였고, 압력은 0.5~10kgf사이로, 시간은 0.1~3초 사이에서 조절하는 방식으로 실시하였다. 실시예 1~3 및 비교예 1~4의 패키징 방법을 적용한 경우의 다이 어테치 특성을 평가하였다.
<MRT 특성 평가>
다이 어테치 후 Cure를 실시하였으며, 습기 저항 테스트(Moisture Resistance Test)를 실시하였다. 액상 paste의 완전경화를 위한 큐어(cure) 공정은 175oC, 1시간을 실시하였으며, MRT특성 평가를 위한 항온항습조건은 85℃,60%,1주일간으로 JEDEC 레벨 l2조건으로 실시하였으며, 열충격을 위한 리플로우(reflow) 조 건은 250℃ 피크(peak) 온도인 Pb 프리(Pb free)조건으로 실시하였다. MRT테스트는 반도체 패키지(package) 제품이 갖어야할 수분과 열에 대한 저항성을 평가하는 것으로 리플로우(reflow)후 열충격에 의해 패키지(Package) 제품이 다이(die)와 페이스트 또는 페이스트와 PCB사이에서 팝-콘(Pop-corn) 현상, 다이 크랙(Die crack), 다이 디라미네이션(Die delamination) 현상이 발생하는지를 조사하는 방식으로, 실시예 1~3 및 비교예 1~4의 패키징 방법을 적용한 경우의 MRT 특성을 평가하였다.
하기 표 1은 실시예 1~3 및 비교예 1~4의 페이스트 두께의 균일성 평가, 다이 픽업 특성 평가, 다이 어테치 특성 평가 및 MRT 특성 평가 결과를 기재하였다.
구분 실시예1 실시예2 실시예3 비교예1 비교예2 비교예3 비교예4
B-스테이징 후 도포된 페이스트의 중간 부분 두께 20~80㎛ 20~80㎛ 20~80㎛ 20~80㎛ 20~80㎛ 20㎛ 이상 어려움 40~80㎛ 40㎛이하 어려움
최대 두께와 중간 부분 두께간 차이 5㎛이하 5㎛이하 5㎛이하 34㎛이하 34㎛이하 5㎛이하 20㎛이하
다이 픽업 특성 양호 양호 양호 불량 양호 양호 양호
다이 어테치 특성 양호 양호 양호 불량 불량 양호 불량
MRT 특성 양호 양호 양호 실패 실패 실패 실패
B-스테이징 후 도포된 페이스트의 중간 부분 두께는 DRAM 페키지(DRAM package)에서 적용되는 BOC 제품에서의 요구수준에 따라 약 20㎛ 이상이어야 한다. 이는 와이어 본딩(Wire bonding) 후 EMC 공정시 에폭시 몰드(epoxy mold) 내 글래스 비드(glass bead)가 다이와 PCB 사이에 페이스트가 존재하지 않는 잔여 부분으로 잘 채워줄 수 있도록 여유 공간을 마련하기 위함이다. 즉, 글래스 비드의 입자 크기 보다 넓은 두께로 페이스트가 도포되어야 하며, 상기 표1에서 볼 수 있는 바와 같이 점도가 너무 낮으면 20㎛ 이상의 두께를 유지하기가 어려운 것을 알 수 있다. 또한 앞서 특성 분석방법에서 설명한 바와 같이 MRT 특성은 팝-콘(Pop-corn), 다이 크랙(die crack), 다이 디라미네이션(die delamination) 등의 현상을 확인함으로써 신뢰성 실패 유무를 판단할 수 있으며, 합격 기준은 테스트된 모든 샘플에서 불량이 없을 때 합격으로 인정하였다.
표 1의 결과로부터 본 발명에 따른 실시예 1 내지 3이 비교예 1 내지 4에 비해 두께의 균일성, 다이 픽업 특성, 다이 어테치 특성 및 MRT 특성에 있어서 훨씬 우수한 성능을 나타냄을 알 수 있다.
본 발명의 반도체 패키징 방법에 따르면, WBL(wafer backside lamination)용 필름을 대체함으로써 원가를 절감할 수 있고, 다이 접착용 페이스트를 웨이퍼에 균일하게 도포할 수 있고, 다이 접착용 페이스트의 도포 두께를 페이스트의 점도, 토출량 또는 스핀 코터의 속도를 조절함으로써 자유롭게 조절할 수 있을 뿐만 아니라, B-스테이징 시간을 감소시켜 공정 시간을 단축할 수 있다.

Claims (6)

1,500~100,000cps의 점도를 갖는 다이 접착용 페이스트의 준비 단계;
상기 다이 접착용 페이스트를 스핀 코터를 이용하여 웨이퍼 상에 소정 두께로 도포하는 단계; 및
상기 도포된 페이스트를 B-스테이징시키는 단계;를 포함하여 진행하는 것을 특징으로 하는 반도체 패키징 방법.
제1항에 있어서,
상기 B-스테이징 단계는, 상기 도포된 페이스트를 40~200℃에서 열건조시키는 공정을 포함하여 진행되는 것을 특징으로 하는 반도체 패키징 방법.
제2항에 있어서,
상기 B-스테이징 단계는, 상기 열건조 공정 후에 UV A영역 기준으로 100mJ/cm2~6J/cm2에서 UV 조사하는 공정을 더 포함하여 진행되는 것을 특징으로 하는 반도체 패키징 방법.
제3항에 있어서,
상기 B-스테이징 단계는, 상기 UV 조사 공정 후에 40~200℃에서 열건조시키 는 공정을 더 포함하여 진행되는 것을 특징으로 하는 반도체 패키징 방법.
제1항에 있어서,
상기 B-스테이징 단계는, 상기 도포된 페이스트를 UV A영역 기준으로 100mJ/cm2~6J/cm2에서 UV 조사하는 공정을 포함하여 진행되는 것을 특징으로 하는 반도체 패키징 방법.
제5항에 있어서,
상기 B-스테이징 단계는, 상기 UV 조사 공정 후 40~200℃에서 열건조시키는 공정을 더 포함하여 진행되는 것을 특징으로 하는 반도체 패키징 방법.
KR1020070005990A 2007-01-19 2007-01-19 반도체 패키징 방법 KR100792950B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070005990A KR100792950B1 (ko) 2007-01-19 2007-01-19 반도체 패키징 방법
PCT/KR2007/005272 WO2008088120A1 (en) 2007-01-19 2007-10-25 Method for packaging semiconductor
CN2007800522688A CN101689514B (zh) 2007-01-19 2007-10-25 用于封装半导体的方法
US12/523,560 US20100087067A1 (en) 2007-01-19 2007-10-25 Method for packaging semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070005990A KR100792950B1 (ko) 2007-01-19 2007-01-19 반도체 패키징 방법

Publications (1)

Publication Number Publication Date
KR100792950B1 true KR100792950B1 (ko) 2008-01-08

Family

ID=39217236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070005990A KR100792950B1 (ko) 2007-01-19 2007-01-19 반도체 패키징 방법

Country Status (4)

Country Link
US (1) US20100087067A1 (ko)
KR (1) KR100792950B1 (ko)
CN (1) CN101689514B (ko)
WO (1) WO2008088120A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038717B1 (ko) * 2008-07-07 2011-06-02 엘지이노텍 주식회사 반도체 패키징 방법
KR101354781B1 (ko) 2012-06-11 2014-01-23 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119916B1 (ko) * 2009-08-24 2012-03-13 삼성전자주식회사 그래핀 전극과 유기물/무기물 복합소재를 사용한 전자 소자 및 그 제조 방법
CN103500724A (zh) * 2013-09-02 2014-01-08 扬州虹扬科技发展有限公司 一种肖特基晶粒的预焊方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030069791A (ko) * 2000-03-06 2003-08-27 히다치 가세고교 가부시끼가이샤 수지 조성물, 내열성 수지 페이스트 및 이들을 사용한반도체장치 및 그 제조방법
KR20060059945A (ko) * 2006-05-11 2006-06-02 한국과학기술원 패턴된 전도접착제가 형성된 웨이퍼레벨 패키지 제작 방법및 이를 이용한 이미지 센서 모듈(ｉｓｍ)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378298A (en) * 1993-06-01 1995-01-03 Motorola, Inc. Radiation sensitive adhesive composition and method of photoimagingsame
US6833629B2 (en) * 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US20030129438A1 (en) * 2001-12-14 2003-07-10 Becker Kevin Harris Dual cure B-stageable adhesive for die attach
KR100517075B1 (ko) * 2003-08-11 2005-09-26 삼성전자주식회사 반도체 소자 제조 방법
CN100350580C (zh) * 2004-03-02 2007-11-21 沈育浓 半导体晶片封装体及其封装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030069791A (ko) * 2000-03-06 2003-08-27 히다치 가세고교 가부시끼가이샤 수지 조성물, 내열성 수지 페이스트 및 이들을 사용한반도체장치 및 그 제조방법
KR20060059945A (ko) * 2006-05-11 2006-06-02 한국과학기술원 패턴된 전도접착제가 형성된 웨이퍼레벨 패키지 제작 방법및 이를 이용한 이미지 센서 모듈(ｉｓｍ)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
한국특허공개공보 1020030069791호
한국특허공개공보 1020060059945호

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038717B1 (ko) * 2008-07-07 2011-06-02 엘지이노텍 주식회사 반도체 패키징 방법
KR101354781B1 (ko) 2012-06-11 2014-01-23 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법
US9368361B2 (en) 2012-06-11 2016-06-14 Amkor Technology, Inc. Method of making a semiconductor device

Also Published As

Publication number Publication date
US20100087067A1 (en) 2010-04-08
WO2008088120A1 (en) 2008-07-24
CN101689514A (zh) 2010-03-31
CN101689514B (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
KR101870066B1 (ko) 반도체 이면용 필름
KR100792950B1 (ko) 반도체 패키징 방법
KR101799499B1 (ko) 반도체 접착용 수지 조성물, 접착 필름, 다이싱 다이본딩 필름 및 반도체 장치
CN104064483A (zh) 半导体装置及其制造方法
JP2008277796A (ja) 半導体用途接着フィルム、半導体装置及び半導体装置の製造方法
KR101953774B1 (ko) 반도체 접착용 수지 조성물 및 다이싱 다이본딩 필름
KR101038717B1 (ko) 반도체 패키징 방법
KR100981396B1 (ko) 반도체 패키지용 접착 페이스트 조성물
EP2063465A1 (en) Process for producing semiconductor device
KR20050122482A (ko) 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
JP2008277806A (ja) 半導体用接着部材、半導体装置及び半導体装置の製造方法
JP7482715B2 (ja) 封止構造体の製造方法
KR100384901B1 (ko) 자외선 조사가교에 의한 탄성접착제의 유동성 제어 방법
EP3763709B1 (en) Adhesive composition for connecting semiconductor circuit, and adhesive film comprising same
JP2009124135A (ja) 半導体用接着部材及び半導体装置
KR100981394B1 (ko) 반도체 소자 제조용 접착 페이스트 조성물
KR100773639B1 (ko) 다이 접착용 페이스트 조성물 및 그 경화 방법
JP2002226801A (ja) 接着シート、その使用方法及び半導体装置
KR100994963B1 (ko) 에폭시-고무 부가 생성물을 포함한 다이 접착용 페이스트조성물
KR102264247B1 (ko) 반도체 몰딩용 에폭시 수지 조성물, 몰딩 필름 및 반도체 패키지
JP3760578B2 (ja) 銀ペーストダイボンド材および半導体装置
Okuno et al. Single-Layer Release Material Having Laser Lift-Off and Chip Fixing Property for FO-WLP Chip First Process
KR102480379B1 (ko) 반도체 패키지의 제조방법
KR20140118378A (ko) 반도체 웨이퍼 보호용 백그라인딩 보호 필름
EP3693434A1 (en) Adhesive composition for semiconductor circuit connection, and adhesive film comprising same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee