CN111564362B - 晶圆边缘处理方法 - Google Patents
晶圆边缘处理方法 Download PDFInfo
- Publication number
- CN111564362B CN111564362B CN202010538069.5A CN202010538069A CN111564362B CN 111564362 B CN111564362 B CN 111564362B CN 202010538069 A CN202010538069 A CN 202010538069A CN 111564362 B CN111564362 B CN 111564362B
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- sccm
- photoresist layer
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 148
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 61
- 239000011241 protective layer Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000009966 trimming Methods 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 122
- 238000000227 grinding Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000012634 fragment Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种晶圆边缘处理方法，包括：对所述第一晶圆的边缘区域修边，修边后的所述第一晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部。形成保护层，所述保护层至少覆盖所述凸起部的上表面边缘区域和所述凸起部的侧面。形成图形化的光阻层，所述图形化的光阻层与所述保护层接触共同覆盖所述凸起部的上表面。所述保护层保护所述凸起部的上表面边缘区域不受后续刻蚀开孔工艺的损伤。第一晶圆可与另一晶圆很好的键合，提高键合晶圆边缘的良率。
Description
技术领域
本发明属于集成电路制造技术领域，具体涉及一种晶圆边缘处理方法。
背景技术
随着3D集成工艺技术的不断发展，现有的键合晶圆数量越来越多。如图1所示，在对相邻的两片晶圆(顶部晶圆和底部晶圆)进行键合之前，需要先对顶部晶圆进行修边处理，修边区域为T，顶部晶圆与底部晶圆相接触的边缘区域A(位于修边附近)存在不平整或者凹凸不平现象，顶部晶圆边缘的不平整或者凹凸不平的界面易导致晶圆键合过程中边缘键合不够紧密，从而在后续的对顶部晶圆研磨减薄工艺中易产生劈裂或碎片(例如从B处碎片)，导致键合晶圆边缘的低良率。
发明内容
本发明的目的在于提供一种晶圆边缘处理方法，提高晶圆键合面的平整度，提高键合晶圆边缘的良率。
本发明提供一种晶圆边缘处理方法，包括：
提供第一晶圆，所述第一晶圆包括介质层和嵌设于所述介质层中的金属层；对所述第一晶圆的边缘区域修边，修边后的所述第一晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部；
形成保护层，所述保护层至少覆盖所述凸起部的上表面边缘区域；
形成图形化的光阻层，所述图形化的光阻层与所述保护层接触共同覆盖所述凸起部的上表面，所述图形化的光阻层具有位于所述金属层上方的窗口；
以所述图形化的光阻层为掩膜，刻蚀所述介质层形成开孔。
进一步的，所述保护层的材质包括：氮化硅或氮氧化硅。
进一步的，形成所述保护层的工艺包括物理气相沉积、化学气相沉积或原子层沉积中任意一种或两种以上的组合。
进一步的，采用化学气相沉积形成所述保护层时，反应气体包括含氮气体，所述含氮气体的流量约为50～1000sccm，反应腔室压强为0.1torr至3torr。
进一步的，所述保护层还覆盖所述凸起部的侧面以及修边露出的所述基底部的上表面。
进一步的，刻蚀所述介质层形成开孔采用各向异性等离子体刻蚀工艺，采用的刻蚀气体为CF4、C4F8、CH2F2、CHF3、H2和Ar，其中，CF4的流量为10sccm～200sccm，C4F8的流量为0sccm～100sccm，CH2F2的流量为0sccm～100sccm，CHF3的流量为0sccm～100sccm，H2的流量为0sccm～100sccm，Ar的流量为50sccm～500sccm，源射频功率为200瓦～2000瓦，偏置射频功率为50瓦～500瓦，腔室压强为5mtorr～200mtorr。
进一步的，所述开孔暴露出所述金属层；
所述晶圆边缘处理方法还包括：
形成互连层，所述互连层填充所述开孔并覆盖所述凸起部的上表面，所述互连层与所述金属层电连接；
去除位于所述凸起部的上表面的所述互连层和所述保护层。
进一步的，所述互连层的材质包括铜、铜合金或者钨中的任意一种，所述互连层通过电镀形成。
进一步的，形成图形化的光阻层包括：
涂敷光阻层，所述光阻层覆盖所述凸起部的上表面和所述保护层；
采用光刻显影的方法图形化所述光阻层，使所述光阻层具有位于所述金属层上方的窗口，并且去除所述保护层上方的所述光阻层。
进一步的，所述第一晶圆具有相对的正面和背面，对所述第一晶圆的正面边缘区域修边，所述凸起部的上表面与所述第一晶圆的正面共面。
与现有技术相比，本发明具有如下有益效果：
本发明提供的晶圆边缘处理方法中，对所述第一晶圆的边缘区域修边，修边后的所述第一晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部。形成保护层，所述保护层至少覆盖所述凸起部的上表面边缘区域和所述凸起部的侧面。形成图形化的光阻层，所述图形化的光阻层与所述保护层接触共同覆盖所述凸起部的上表面。所述保护层保护所述凸起部的上表面边缘区域不受后续刻蚀开孔工艺的损伤。第一晶圆可与另一晶圆很好的键合，提高键合晶圆边缘的良率。
附图说明
图1为一种晶圆键合边缘区域不平整的示意图。
图2至图4为一种晶圆边缘处理方法各步骤示意图。
图5至图8为另一种晶圆边缘处理方法各步骤示意图。
图9为本发明实施例的晶圆边缘处理方法流程示意图。
图10a至图18为本发明实施例的晶圆边缘处理方法各步骤示意图。
其中，附图标记如下：
10-顶部晶圆；11-金属层；12-光阻层；13-图形化的光阻层；14-图形化的光阻层；
20-第一晶圆；20a-基底部；20b-凸起部；21-金属层；22-保护层；23-光阻层；24-互连层；30-第二晶圆。
具体实施方式
如背景技术所述，顶部晶圆与底部晶圆相接触的边缘区域A(位于修边附近)存在不平整或者凹凸不平现象，易导致晶圆键合过程中边缘键和不够紧密及劈裂或碎片，导致键合晶圆边缘的低良率。具体分析如下：
如图2所示，顶部晶圆10修边后形成台阶，接着形成覆盖顶部晶圆10的台阶的光阻层12。如图3所示，光刻光阻层12，形成图形化的光阻层13。所述光阻层12的边缘去除宽度W2大于晶圆的边缘修边宽度W1。如图4所示，在后续等离子体刻蚀暴露出金属层11的过程中，由于台阶的表面暴露,被等离子体损伤形成不平整区域(凹坑)A，在后续顶部晶圆10和底部晶圆键合的过程中，由于顶部晶圆10的不平整区域A(凹坑)存在，导致晶圆键合过程中边缘键和不够紧密，键和后对顶部晶圆研磨减薄工艺中易产生劈裂或碎片，导致劈裂缺陷，影响晶圆质量。
如图5所示，光刻光阻层，形成图形化的光阻层14。发明人尝试所述光阻层的边缘去除宽度W3小于晶圆的边缘修边宽度W1，台阶的表面被图形化的光阻层14很好的保护，但又带来新的问题。台阶处积累很厚的光阻层，光阻层凸起(图中C位置)很难去除。为去除干净光阻，需采用两次刻蚀工艺。如图6所示，第一次刻蚀停留在金属层11上方的介质层(例如氮化硅层)中。如图7所示，通过灰化工艺去除图形化的光阻层14。接着，如图8所示，第二次刻蚀，打开介质层暴露出金属层11用于互连。这种晶圆边缘处理方法，一方面增加了工艺时间和成本；另一方面，由于第一次刻蚀的开孔侧壁暴露出晶圆介质层中掺杂碳(C)的氮化硅层，在后续灰化工艺去除光阻层的过程中，灰化工艺中大量的氧气(O2)会使掺杂碳(C)的氮化硅层氧化，影响晶圆性能。
基于上述研究，本发明实施例提供了一种晶圆边缘处理方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种晶圆边缘处理方法，如图9所示，包括：
提供第一晶圆，所述第一晶圆包括介质层和嵌设于所述介质层中的金属层；对所述第一晶圆的边缘区域修边，修边后的所述第一晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部；
形成保护层，所述保护层至少覆盖所述凸起部的上表面边缘区域；
形成图形化的光阻层，所述图形化的光阻层与所述保护层接触共同覆盖所述凸起部的上表面，所述图形化的光阻层具有位于所述金属层上方的窗口；
以所述图形化的光阻层为掩膜，刻蚀所述介质层形成开孔。
下面结合图10a至图18介绍本发明实施例的晶圆边缘处理方法的各步骤。
如图10a和10b所示，图10a为第一晶圆20修边后边缘的局部示意图；图10b为第一晶圆20修边后与第二晶圆30键合的示意图。提供第一晶圆20，第一晶圆20具有相对的正面f1和背面f2。第一晶圆20包括衬底和位于衬底上的介质层，介质层中嵌设有金属层21，所述金属层21的材料为铜或铝。
对第一晶圆20的正面f1边缘区域修边，晶圆修边宽度例如控制到10mm以内。修边后的第一晶圆20呈凸台状，包括基底部20a和从所述基底部20a延伸出的凸起部20b。所述凸起部20b的上表面与第一晶圆20正面共面。
所述凸起部20b与所述基底部20a形成台阶。可通过修边机台修边，第一晶圆20通过修边，正面周圈边缘去除一定宽度，在晶圆厚度方向上去除部分厚度的边缘区域。
在对相邻的两片晶圆(第一晶圆20和第二晶圆30)进行键合之前，对位于顶部的第一晶圆20在键合前进行修边处理，是因为在晶圆边缘部位，通常不够平整，易导致晶圆在键合时存在缝隙，通过修边处理将其中不平整部分去除，减少键合面处出现缝隙的可能，保证相邻的两片晶圆键合完成后在对键合结构进行减薄的过程中不会出现剥离(Peeling)现象。
第一晶圆20修边后，完成中间工序之后，将第一晶圆20的凸起部20b面向第二晶圆30键合。第一晶圆20的凸起部20b所在的层的投影全部落在第二晶圆30上。相邻晶圆的键合界面可为扩散结合(界面无金属层)；也可为混合结合(界面有金属层)，混合结合具体为金属层对金属层、介质层对介质层的混和键合。
本发明旨在保护修边后的第一晶圆20的凸起部20b的上表面边缘区域D不受损伤，最终形成平整的表面。
如图11所示，形成保护层22，所述保护层22至少覆盖所述凸起部20b的上表面边缘区域。较佳的，所述保护层22还覆盖所述凸起部20b的侧面以及修边露出的所述基底部20a的上表面。所述保护层22为氮化硅或氮氧化硅。所述保护层22可通过沉积工艺形成，沉积保护层22的工艺包括：物理气相沉积、化学气相沉积或原子层沉积中任意一种或两种以上的组合。较佳的，所述保护层22的材质与金属层21上方的介质层相同，例如所述保护层22的材质为氮化硅层，后续刻蚀需要去除位于金属层21上方的介质层，所述介质层主要膜层为氧化硅层，后续刻蚀气体对保护层22中的氮化硅层和介质层中的氧化硅层有较高的选择比，氮化硅层具有很好的致密性，保护层22(氮化硅层)基本不被等离子体刻蚀，因此保护层22能保护台阶处凸起部20b膜层的完整性。氮化硅膜沉积反应在约450～600℃的温度下进行，反应气体为含氮气体，例如包括氨气，含氮气体的流量约为50～1000sccm。进行氮化硅膜沉积反应时，化学气相沉积(CVD)系统中的真空泵维持该系统的内管体中的压力在0.1torr至3torr的低压范围。
如图12和13所示，形成图形化的光阻层23，所述图形化的光阻层23与所述保护层22接触共同覆盖所述凸起部20b的上表面，所述图形化的光阻层23具有位于所述金属层21上方的窗口。具体的，如图12所示，先涂敷光阻层23，所述光阻层23覆盖所述凸起部20b的上表面和所述保护层22。接着，如图13所示，采用例如光刻显影的方法，图形化光阻层23，使光阻层23具有位于所述金属层21上方的窗口，并且去除所述保护层22上方的光阻层。
如图14所示，以所述图形化的光阻层23为掩膜，刻蚀位于所述金属层21上方的介质层形成开孔，所述开孔暴露出所述金属层21。所述刻蚀例如采用各向异性等离子体刻蚀工艺。采用的刻蚀气体例如为CF4、C4F8、CH2F2、CHF3、H2和Ar，CF4的流量为10sccm～200sccm，C4F8的流量为0sccm～100sccm，CH2F2的流量为0sccm～100sccm，CHF3的流量为0sccm～100sccm，H2的流量为0sccm～100sccm，Ar的流量为50sccm～500sccm，源射频功率为200瓦～2000瓦，偏置射频功率为50瓦～500瓦，腔室压强为5mtorr～200mtorr。刻蚀过程中，开孔往边缘一侧的所述凸起部20b的上表面由于有所述图形化的光阻层23与所述保护层22接触共同保护，即没有裸漏在等离子刻蚀气体中，因此，所述凸起部20b的上表面边缘区域得到很好的保护，在刻蚀过程中不受损伤。
如图15所示，去除所述图形化的光阻层23，可采用灰化工艺去除。
如图16所示，形成互连层24，所述互连层的材质包括铜、铜合金或者钨中的任意一种。可通过电镀形成。所述互连层24填充所述开孔并覆盖所述凸起部20b的上表面和所述保护层22的表面。
如图17所示，去除边缘互连层，具体的，去除保护层22表面的互连层。
如图18所示，执行化学机械研磨工艺去除凸起部上表面的互连层24和保护层22并平坦化。至此，得到第一晶圆20的凸起部上表面平整的表面，没有凹陷(凹坑)。
接着，如图10b所示，经过上述中间工艺后，将第一晶圆20的凸起部20b面向第二晶圆30键合。第一晶圆20的凸起部20b的投影全部落在第二晶圆30上。后续对第一晶圆20的背面减薄。减薄的厚度至少大于第一晶圆20修边后边缘区域剩余的厚度。具体的，减薄可先采用粗研磨再进行精细研磨工艺，粗研磨采用粗研磨机快速进行研磨，精细研磨例如采用化学机械研磨(CMP)工艺。第一晶圆20的凸起部20b上表面平整的表面与第二晶圆30能很好的键合，第一晶圆20的凸起部20b上表面平整的表面，有利于第一晶圆20的凸起部20b边缘落在第二晶圆30上，不引起第一晶圆20背面研磨减薄时的边缘劈裂。第二晶圆30给第一晶圆20很好的重力支撑以及第一晶圆20背面研磨减薄时的稳定支撑。
堆叠的各片晶圆不做限制，可以为硅晶圆、锗(Ge)晶圆、锗化硅(SiGe)晶圆、SOI(绝缘体上硅)晶圆或GOI(绝缘体上锗)晶圆中的任意一种。
堆叠的各片晶圆可以为经过一定半导体工艺加工处理后的晶圆，即所述晶圆可以形成有芯片(未示出)及所述芯片的后端连线。
综上所述，本发明提供的晶圆边缘处理方法中，对所述第一晶圆的边缘区域修边，修边后的所述第一晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部。形成保护层，所述保护层至少覆盖所述凸起部的上表面边缘区域和所述凸起部的侧面。形成图形化的光阻层，所述图形化的光阻层与所述保护层接触共同覆盖所述凸起部的上表面。所述保护层保护所述凸起部的上表面边缘区域不受后续刻蚀开孔工艺的损伤。进一步的，所述互连层与所述金属层电连接，即所述互连层将所述金属层引出。通过化学机械研磨工艺平坦化所述凸起部的上表面，最终形成第一晶圆平整的凸起部上表面，同时第一晶圆的凸起部的侧面也得到很好的保护，第一晶圆可与另一晶圆很好的键合，提高键合晶圆边缘的良率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种晶圆边缘处理方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆包括介质层和嵌设于所述介质层中的金属层；对所述第一晶圆的边缘区域修边，修边后的所述第一晶圆呈凸台状，包括基底部和从所述基底部延伸出的凸起部；
形成保护层，所述保护层至少覆盖所述凸起部的上表面边缘区域；
涂敷光阻层，所述光阻层覆盖所述凸起部的上表面和所述保护层；图形化所述光阻层形成图形化的光阻层，所述图形化的光阻层与所述保护层接触共同覆盖所述凸起部的上表面，所述图形化的光阻层具有位于所述金属层上方的窗口，并且去除所述保护层上方的光阻层；
以所述图形化的光阻层为掩膜，刻蚀所述介质层形成开孔。
2.如权利要求1所述的晶圆边缘处理方法，其特征在于，所述保护层的材质包括：氮化硅或氮氧化硅。
3.如权利要求1所述的晶圆边缘处理方法，其特征在于，形成所述保护层的工艺包括物理气相沉积、化学气相沉积或原子层沉积中任意一种或两种以上的组合。
4.如权利要求3所述的晶圆边缘处理方法，其特征在于，采用化学气相沉积形成所述保护层时，反应气体包括含氮气体，所述含氮气体的流量约为50～1000sccm，反应腔室压强为0.1torr至3torr。
5.如权利要求1所述的晶圆边缘处理方法，其特征在于，所述保护层还覆盖所述凸起部的侧面以及修边露出的所述基底部的上表面。
6.如权利要求1至5任意一项所述的晶圆边缘处理方法，其特征在于，刻蚀所述介质层形成开孔采用各向异性等离子体刻蚀工艺，采用的刻蚀气体为CF4、C4F8、CH2F2、CHF3、H2和Ar，其中，CF4的流量为10sccm～200sccm，C4F8的流量为0sccm～100sccm，CH2F2的流量为0sccm～100sccm，CHF3的流量为0sccm～100sccm，H2的流量为0sccm～100sccm，Ar的流量为50sccm～500sccm，源射频功率为200瓦～2000瓦，偏置射频功率为50瓦～500瓦，腔室压强为5mtorr～200mtorr。
7.如权利要求1至5任意一项所述的晶圆边缘处理方法，其特征在于，所述开孔暴露出所述金属层；
所述晶圆边缘处理方法还包括：
形成互连层，所述互连层填充所述开孔并覆盖所述凸起部的上表面，所述互连层与所述金属层电连接；
去除位于所述凸起部的上表面的所述互连层和所述保护层。
8.如权利要求7所述的晶圆边缘处理方法，其特征在于，所述互连层的材质包括铜、铜合金或者钨中的任意一种，所述互连层通过电镀形成。
9.如权利要求1所述的晶圆边缘处理方法，其特征在于，形成图形化的光阻层包括：
涂敷光阻层，所述光阻层覆盖所述凸起部的上表面和所述保护层；
采用光刻显影的方法图形化所述光阻层，使所述光阻层具有位于所述金属层上方的窗口，并且去除所述保护层上方的所述光阻层。
10.如权利要求1所述的晶圆边缘处理方法，其特征在于，所述第一晶圆具有相对的正面和背面，对所述第一晶圆的正面边缘区域修边，所述凸起部的上表面与所述第一晶圆的正面共面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010538069.5A CN111564362B (zh) | 2020-06-12 | 2020-06-12 | 晶圆边缘处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010538069.5A CN111564362B (zh) | 2020-06-12 | 2020-06-12 | 晶圆边缘处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111564362A CN111564362A (zh) | 2020-08-21 |
| CN111564362B true CN111564362B (zh) | 2023-06-09 |
Family
ID=72070245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010538069.5A Active CN111564362B (zh) | 2020-06-12 | 2020-06-12 | 晶圆边缘处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111564362B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112071746B (zh) * | 2020-09-16 | 2023-12-22 | 武汉新芯集成电路制造有限公司 | 晶圆键合方法 |
| CN117497407B (zh) * | 2023-12-28 | 2024-04-09 | 物元半导体技术(青岛)有限公司 | Igbt器件的形成方法及igbt器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328662A (zh) * | 2015-07-02 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构、半导体器件及其形成方法 |
| CN108493099A (zh) * | 2018-04-11 | 2018-09-04 | 武汉新芯集成电路制造有限公司 | 一种晶圆键合方法 |
| CN109671619A (zh) * | 2018-12-26 | 2019-04-23 | 上海集成电路研发中心有限公司 | 一种晶圆级混合键合的方法 |
| JP2020013911A (ja) * | 2018-07-19 | 2020-01-23 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
| WO2020047971A1 (zh) * | 2018-09-04 | 2020-03-12 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110174774A1 (en) * | 2010-01-21 | 2011-07-21 | Ying-Chih Lin | Method of descumming patterned photoresist |
| KR101354781B1 (ko) * | 2012-06-11 | 2014-01-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 |
| DE102015210736B3 (de) * | 2015-06-11 | 2016-10-27 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung mit folie zum elektrostatischen koppeln eines substrats mit einem substratträger |
| CN105271108B (zh) * | 2015-09-10 | 2017-08-04 | 武汉新芯集成电路制造有限公司 | 一种晶圆的键合方法 |
| CN105140256B (zh) * | 2015-09-28 | 2018-04-06 | 上海华力微电子有限公司 | 一种优化堆栈式cis硅片键合的方法 |
| CN110060957B (zh) * | 2019-04-22 | 2020-07-31 | 长江存储科技有限责任公司 | 半导体结构及半导体工艺方法 |
| CN110060958B (zh) * | 2019-04-22 | 2020-05-19 | 长江存储科技有限责任公司 | 半导体结构及半导体工艺方法 |
-
2020
- 2020-06-12 CN CN202010538069.5A patent/CN111564362B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328662A (zh) * | 2015-07-02 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构、半导体器件及其形成方法 |
| CN108493099A (zh) * | 2018-04-11 | 2018-09-04 | 武汉新芯集成电路制造有限公司 | 一种晶圆键合方法 |
| JP2020013911A (ja) * | 2018-07-19 | 2020-01-23 | 東京エレクトロン株式会社 | 基板処理システム及び基板処理方法 |
| WO2020047971A1 (zh) * | 2018-09-04 | 2020-03-12 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
| CN109671619A (zh) * | 2018-12-26 | 2019-04-23 | 上海集成电路研发中心有限公司 | 一种晶圆级混合键合的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111564362A (zh) | 2020-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI514442B (zh) | 單一光罩通道之方法與裝置 | |
| US6524890B2 (en) | Method for manufacturing semiconductor device having element isolation structure | |
| US20060205182A1 (en) | Method for manufacturing semiconductor device | |
| CN111564362B (zh) | 晶圆边缘处理方法 | |
| KR102445596B1 (ko) | 웨이퍼 본딩 및 다이싱을 위한 에지 트리밍 방법 | |
| US6396146B2 (en) | Semiconductor device and its manufacturing method | |
| US20020048884A1 (en) | Vertical source/drain contact semiconductor | |
| CN112071746B (zh) | 晶圆键合方法 | |
| JPH11150116A (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| US20040110365A1 (en) | Method of forming a planarized bond pad structure | |
| KR100874829B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100957185B1 (ko) | 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법 | |
| CN115763237A (zh) | 晶圆切割方法 | |
| CN112599409B (zh) | 晶圆键合方法 | |
| KR20230006622A (ko) | 반도체 소자 및 다중 cmp 공정을 사용하여 반도체 소자를 제조하는 방법 | |
| US6265325B1 (en) | Method for fabricating dual gate dielectric layers | |
| US11710661B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
| JP3636887B2 (ja) | 半導体基板の平坦化方法 | |
| CN115621135A (zh) | 封装方法及封装结构 | |
| CN111799179A (zh) | 半导体器件的形成方法 | |
| US20240047266A1 (en) | Method of forming protective layer utilized in silicon remove process | |
| CN110660757A (zh) | 切割道结构及其制造方法、半导体器件及其制造方法 | |
| KR100560307B1 (ko) | 반도체 소자 제조방법 | |
| CN113471158B (zh) | 半导体器件及其制作方法、芯片 | |
| US11670549B2 (en) | Semiconductor packages without debris |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |