CN110060957B - 半导体结构及半导体工艺方法 - Google Patents

Abstract

本发明提供一种半导体结构及半导体工艺方法，半导体工艺方法包括如下步骤：提供晶圆；于晶圆上形成介质层；对介质层进行刻蚀，以于介质层内形成刻蚀孔；于介质层的上表面形成回填层，回填层填满刻蚀孔且覆盖介质层的上表面；对晶圆进行切边处理。本发明的半导体工艺方法在对晶圆进行切边处理之前执行光刻刻蚀工艺，在对晶圆进行切边处理后不再执行光刻工艺，在晶圆切边处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率。

Description

半导体结构及半导体工艺方法

技术领域

本发明属于集成电路设计及制造技术领域，特别是涉及一种半导体结构及半导体工艺方法。

背景技术

在现有的一些半导体工艺中需要对晶圆进行切边(Trim)处理，譬如，在对两片晶圆进行键合之前需要将其中一片晶圆进行切边处理，以保证两片所述晶圆键合完成后在对键合结构进行减薄的过程中不会出现剥离(Peeling)现象。然后，由于做完切片处理的晶圆在晶圆的边缘区域会存在一个直角台阶的切角，所述切角的存在使得在后续对所述晶圆进行光刻工艺的光刻胶(PR)旋涂过程中会导致所述光刻胶在所述切角处堆积，所述切角处所述光刻胶堆积的高度为正常区域内所述光刻胶厚度的数倍甚至十倍以上，该处异常厚度的光刻胶在刻蚀工艺后不能被完全去除，会残留在所述切角处，而残留的所述光刻胶会在后续工艺中造成缺陷，从而影响产品的良率。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及半导体工艺方法，用于解决现有技术中在对晶圆进行光刻刻蚀工艺之前即对晶圆进行切边处理而导致的光刻胶容易在晶圆边缘的切角处残留，从而在后续工艺中造成缺陷，影响产品的良率的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体工艺方法，所述半导体工艺方法包括如下步骤：

提供晶圆；

于所述晶圆上形成介质层；

对所述介质层进行刻蚀，以于所述介质层内形成刻蚀孔；

于所述介质层的上表面形成回填层，所述回填层填满所述刻蚀孔且覆盖所述介质层的上表面；及

对所述晶圆进行切边处理。

可选地，所述晶圆包括中心区域及位于所述中心区域外围的边缘区域，所述介质层覆盖所述中心区域及所述边缘区域；于所述介质层的上表面形成回填层包括如下步骤：

于所述介质层的上表面形成第一回填层，所述第一回填层填满所述刻蚀孔且覆盖位于所述中心区域的所述介质层的上表面；及

于所述介质层上形成第二回填层，所述第二回填层覆盖所述第一回填层的上表面及位于所述边缘区域的所述介质层的上表面。

可选地，于所述介质层的上表面形成底部抗反射涂层作为所述第一回填层，并于所述介质层上形成氧化物层作为所述第二回填层；或于所述介质层的上表面形成碳氧化硅层作为所述第一回填层，并于所述介质层上形成含硅的硬掩膜底部抗反射层作为所述第二回填层。

可选地，对所述介质层进行的刻蚀为所述晶圆进行键合之前的最后一次刻蚀。

可选地，所述晶圆内形成有芯片及所述芯片的后端连线，所述晶圆的上表面还形成有阻挡保护层，所述介质层位于所述阻挡保护层的上表面。

可选地，对所述晶圆进行切边处理之后还包括如下步骤：

去除所述回填层；

基于所述刻蚀孔刻蚀所述阻挡保护层，以使得所述刻蚀孔延伸贯穿所述阻挡保护层以暴露出所述后端连线；及

于所述刻蚀孔内形成金属互连结构。

可选地，于所述刻蚀孔内形成金属互连结构包括如下步骤：

于所述刻蚀孔的侧壁形成金属阻挡层；

于所述金属阻挡层的表面及所述刻蚀孔的底部形成金属种子层；及

于所述金属种子层的表面形成导电层，所述导电层填满所述刻蚀孔。

可选地，于所述金属种子层的表面形成所述导电层包括如下步骤：

于所述金属种子层的表面及所述介质层的上表面形成金属填充层，所述金属填充层填满所述刻蚀孔并覆盖所述介质层的上表面；及

去除位于所述介质层的上表面的所述金属填充层，留于所述刻蚀孔内的所述金属填充层即为所述导电层。

本发明还提供一种半导体结构，所述半导体结构：

晶圆，

介质层，位于所述晶圆上，所述介质层内形成有刻蚀孔；及

切角，位于所述晶圆的边缘区域，所述切角在所述刻蚀孔之后形成。

可选地，所述半导体结构还包括回填层，在所述切角形成之前填满所述刻蚀孔且覆盖所述介质层的上表面，在所述切角形成之后被去除以暴露出所述刻蚀孔。

可选地，所述晶圆包括中心区域及位于所述中心区域外围的所述边缘区域，所述介质层覆盖所述中心区域及所述边缘区域；所述回填层包括：

第一回填层，填满所述刻蚀孔且覆盖位于所述中心区域的所述介质层的上表面；及

第二回填层，覆盖于所述第一回填层的上表面及位于所述边缘区域的所述介质层的上表面。

可选地，所述第一回填层包括底部抗反射涂层且所述第二回填层包括氧化物层；或所述第一回填层包括碳氧化硅层且所述第二回填层包括含硅的硬掩膜底部抗反射层。

可选地，所述半导体结构还包括金属互连结构，所述金属互连结构位于所述刻蚀孔内。

可选地，所述晶圆内形成有芯片及所述芯片的后端连线，所述半导体结构还包括阻挡保护层，所述阻挡保护层位于所述晶圆的上表面，所述介质层位于所述阻挡保护层的上表面。

如上所述，本发明的半导体结构及半导体工艺方法，具有以下有益效果：

本发明的半导体工艺方法在对晶圆进行切边处理之前执行光刻刻蚀工艺，在对晶圆进行切边处理后不再执行光刻工艺，在晶圆切边处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率；

本发明的半导体结构中的介质层内形成有刻蚀孔，在对所述半导体结构中的晶圆进行切边处理后无需执行光刻刻蚀工艺，在晶圆边切处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率。

附图说明

图1至图6显示为一示例中的半导体工艺方法中各步骤所得结构的局部截面结构示意图。

图7显示为本发明实施例一中提供的半导体工艺方法的流程图。

图8显示为本发明实施例一中提供的半导体工艺方法中步骤1)所得结构的局部截面结构示意图。

图9显示为本发明实施例一中提供的半导体工艺方法中步骤2)所得结构的局部截面结构示意图。

图10至图12显示为本发明实施例一中提供的半导体工艺方法中步骤3)所得结构的局部截面结构示意图。

图13显示为本发明实施例一中提供的半导体工艺方法中步骤4)所得结构的局部截面结构示意图。

图14显示为本发明实施例一中提供的半导体工艺方法中步骤5)所得结构的局部截面结构示意图。

图15显示为本发明实施例一中提供的半导体工艺方法中步骤6)所得结构的局部截面结构示意图。

图16显示为本发明实施例一中提供的半导体工艺方法中步骤7)所得结构的局部截面结构示意图。

图17显示为本发明实施例一中提供的半导体工艺方法中步骤8)所得结构的局部截面结构示意图。

图18显示为本发明实施例二中提供的半导体结构的局部截面结构示意图。

图19显示为本发明实施例三中提供的半导体结构的局部截面结构示意图。

元件标号说明

10 晶圆

101 切角

102 中心区域

103 边缘区域

11 后端连线

12 氮化硅层

13 介质层

14 光刻胶

15 刻蚀通孔

16 金属互连结构

20 晶圆

201 后端连线

202 中心区域

203 边缘区域

204 切角

21 介质层

22 光刻胶层

221 图形化光刻胶层

222 开口图形

23 刻蚀孔

24 回填层

241 第一回填层

242 第二回填层

25 阻挡保护层

26 金属互连结构

261 金属阻挡层

262 金属种子层

263 导电层

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

一种半导体工艺方法包括如下步骤：

提供晶圆10；所述晶圆10包括中心区域102及位于所述中心区域外围的边缘区域103；所述晶圆10内形成有芯片(未示出)及所述芯片的后端连线11；所述晶圆10的上表面形成有氮化硅层12，如图1所示；

对所述晶圆10进行切边(Trim)处理；对所述晶圆10进行切边处理后，所述晶圆10的边缘区域103内或所述晶圆10的边缘区域103与所述晶圆10的中心区域102的交界处形成有切角101，所述切角101为直角台阶，如图2所示；

于所述晶圆10上形成介质层13，所述介质层13覆盖所述氮化硅层12的上表面、所述切角101的侧壁及所述晶圆10裸露的上表面，如图3所示；

于所述介质层13的上表面旋涂光刻胶14，所述光刻胶14在所述切角101处堆积，即所述光刻胶14在所述切角101处的厚度大于其他位置的所述光刻胶14的厚度，如图4所示；

采用光刻工艺对所述光刻胶14进行图形化，并依据图形化的所述光刻胶14对所述介质层13及所述氮化硅层12进行刻蚀，以于所述介质层13内及所述氮化硅层12内形成刻蚀通孔15，所述刻蚀通孔15暴露出所述后端连线11；并去除所述光刻胶14，如图5所示；由图5可知，刻蚀工艺后，在所述切角101处的所述光刻胶14并不能被完全去除，即在所述切角101处有所述光刻胶14残留；

于所述刻蚀通孔15内形成金属互连结构16，如图6所示。

而上述半导体工艺方法中，由于在所述切角101处的所述光刻胶14并不能被完全去除，即在所述切角101处有所述光刻胶14残留，残留在所述切角101处的所述光刻胶14会在后续工艺中造成缺陷，从而影响产品的良率。

实施例一

请参阅图7，本发明提供一种半导体工艺方法，所述半导体工艺方法包括步骤：

1)提供晶圆；

2)于所述晶圆上形成介质层；

3)对所述介质层进行刻蚀，以于所述介质层内形成刻蚀孔；

4)于所述介质层的上表面形成回填层，所述回填层填满所述刻蚀孔且覆盖所述介质层的上表面；及

5)对所述晶圆进行切边处理。

在步骤1)中，请参阅图7中的S1步骤及图8，提供晶圆20。

作为示例，所述晶圆20可以包括硅晶圆、锗(Ge)晶圆、锗化硅(SiGe)晶圆、SOI(Silicon-on-insulator，绝缘体上硅)晶圆或GOI(Germanium-on-Insulator，绝缘体上锗)晶圆等等；优选地，本实施例中，所述晶圆20包括单晶硅晶圆。

作为示例，所述晶圆20的尺寸可以根据实际需要进行设定，譬如，所述晶圆20可以包括但不仅限于6英寸的晶圆、8英寸的晶圆或12寸的晶圆等等。

作为示例，所述晶圆20包括中心区域202及位于所述中心区域202外围的边缘区域203；所述中心区域201可以为主要用于形成器件结构的区域。

作为示例，所述晶圆20可以为经过一定半导体工艺加工处理后的晶圆，即所述晶圆20内可以形成有芯片(未示出)及所述芯片的后端连线201；具体的，所述芯片及所述后端连线201均位于所述晶圆20的中心区域202内。

作为示例，所述后端连线201可以包括金属连线，优选地，所述后端连线201可以包括铜连线。

作为示例，所述晶圆20的上表面还可以形成有阻挡保护层25，所述阻挡保护层25用于保护所述后端连线201，并用于阻挡所述后端连线201的原子向所述晶圆20的上表面扩散。

作为示例，所述阻挡保护层25可以包括但不仅限于氮化硅层。

在步骤2)中，请参阅图7中的S2步骤及图9，于所述晶圆20上形成介质层21。

作为示例，可以采用物理相沉积(Physical Vapor Deposition，PVD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)工艺或原子层沉积(Atomic LayerDeposition，ALD)工艺等等于所述晶圆20上形成所述介质层21。具体的，当所述晶圆20的上表面形成有所述阻挡保护层25时，所述介质层21形成于所述阻挡保护层25的上表面；优选地，所述介质层21覆盖所述阻挡保护层25的整个上表面。

作为示例，所述介质层21可以包括但不仅限于氮化硅层、氧化硅层或氮氧化硅层等等。

作为示例，所述介质层21覆盖所述中心区域202及所述边缘区域203。

在步骤3)中，请参阅图7中的S3步骤及图10至图12，对所述介质层21进行刻蚀，以于所述介质层21内形成刻蚀孔23。

作为示例，该步骤中对所述介质层21进行的刻蚀为将所述晶圆20进行键合之前的最后一次刻蚀。

作为示例，对所述介质层21进行刻蚀，以于所述介质层21内形成刻蚀孔23可以包括如下步骤：

3-1)于所述介质层21的上表面形成光刻胶层22，如图10所示；具体的，可以采用旋涂工艺于所述介质层21的上表面形成所述光刻胶层22；

3-2)采用光刻工艺对所述光刻胶层22进行图形化，以形成图形化光刻胶层221，所述图形化光刻胶层221内形成有开口图形222，如图11所示；所述开口图形222定义出所述刻蚀孔23的位置及形状；及

3-3)基于所述图形化光刻胶层221刻蚀所述介质层21，以于所述介质层21内形成所述刻蚀孔23；并去除所述图形化光刻胶层221，如图12所示；具体的，可以采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述介质层21以形成所述刻蚀孔23；可以采用但不仅限于灰化工艺去除所述图形化光刻胶层221。

在步骤4)中，请参阅图7中的S4步骤及图13，于所述介质层21的上表面形成回填层24，所述回填层24填满所述刻蚀孔23且覆盖所述介质层21的上表面。

作为示例，于所述介质层21的上表面形成回填层24可以包括如下步骤：

4-1)于所述介质层21的上表面形成第一回填层241，所述第一回填层241填满所述刻蚀孔23且覆盖位于所述中心区域202的所述介质层21的上表面；及

4-2)于所述介质层21上形成第二回填层242，所述第二回填层242覆盖所述第一回填层241的上表面及位于所述边缘区域203的所述介质层21的上表面。

在一示例中，步骤4-1)中，可以于所述介质层21的上表面形成底部抗反射涂层(BARC，Bottom Anti-Reflect Coating)作为所述第一回填层241；步骤4-2)中，可以于所述介质层21上形成氧化物层作为所述第二回填层242，具体的，可以于所述介质层21上形成低温氧化物(LTO)层作为所述第二回填层242；更为具体的，所述低温氧化物层可以为在低于500℃的条件下，利用硅烷(SiH₄)和氧气反应以于所述介质层21上形成的氧化硅层。

在另一示例中，，步骤4-1)中，可以于所述介质层21的上表面形成碳氧化硅层(SOC)作为所述第一回填层241；步骤4-2)中，可以于所述介质层21上形成含硅的硬掩膜底部抗反射层(SHB)作为所述第二回填层242。

优选地，本实施例中，步骤4-1)中，可以于所述介质层21的上表面形成所述底部抗反射涂层(BARC，Bottom Anti-Reflect Coating)作为所述第一回填层241，步骤4-2)中，可以于所述介质层21上形成所述低温氧化物层作为所述第二回填层242。使用所述底部抗反射涂层作为所述第一回填层241并使用所述低温氧化层作为所述第二回填层242，可以最大程度降低生产成本。

需要说明的是，无论采用所述底部抗反射涂层作为所述第一回填层241，还是采用所述碳氧化硅层作为所述第一回填层241，所述第一回填层241仅能填满所述刻蚀孔23且覆盖位于所述中心区域202的所述介质层21的上表面，即所述第一回填层241不能覆盖位于所述边缘区域203的所述介质层21的上表面。这是因为所述第一回填层241的材料为有机物，而在后续对所述晶圆20进行切边(Trim)处理时，位于所述边缘区域203的所有材料层均会被切除掉，而此时如果所述晶圆20的所述边缘区域203覆盖有所述第一回填层241，必然会造成切边机台的污染，即所述第一回填层241仅能填满所述刻蚀孔23且覆盖位于所述中心区域202的所述介质层21的上表面可以避免对切边机台造成污染。

在对所述晶圆20进行切边处理前先使用所述回填层24对所述刻蚀孔23进行回填，可以避免后续对所述晶圆20进行切边处理时对所述刻蚀孔23造成损坏。

在步骤5)中，请参阅图7中的S5步骤及图14，对所述晶圆20进行切边处理。

作为示例，可以使用切边机台对所述晶圆20进行切边处理，对所述晶圆20进行切边处理后，所述晶圆20的所述边缘区域203内或所述边缘区域203与所述中心区域202的交界处会形成切角204。使用所述切边机台对所述晶圆20进行切边处理的具体方法为本领域技术人员所知晓，此处不再累述。本实施例中，所述切角204为直角台阶，在其他实施例中，切角的形状不受限制。

作为示例，对所述晶圆20进行切边处理之后还包括如下步骤：

6)去除所述回填层24，如图15所示；

7)基于所述刻蚀孔23刻蚀所述阻挡保护层25，以使得所述刻蚀孔23延伸贯穿所述阻挡保护层25以暴露出所述后端连线201，如图16所示；及

8)于所述刻蚀孔23内形成金属互连结构26，如图17所示。

作为示例，步骤6)中，可以采用但不仅限于刻蚀工艺去除所述回填层24。

作为示例，步骤7)中，可以采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述阻挡保护层25以形成所述刻蚀孔23；具体的，可以在所述介质层21的上表面形成图形化掩膜层，依据所述图形化掩膜层刻蚀所述阻挡保护层25，也可以直接将所述介质层21作为刻蚀掩膜层刻蚀所述阻挡保护层25。

作为示例，步骤8)中，于所述刻蚀孔23内形成所述金属互连结构26可以包括如下步骤：

8-1)于所述刻蚀孔23的侧壁形成金属阻挡层261；

8-2)于所述金属阻挡层261的表面及所述刻蚀孔23的底部形成金属种子层262；及

8-3)于所述金属种子层262的表面形成导电层263，所述导电层263填满所述刻蚀孔23。

作为示例，步骤8-1)可以包括如下步骤：

8-1-1)于所述刻蚀孔23的侧壁及底部形成金属阻挡层261；

8-1-2)去除位于所述刻蚀孔23底部的所述金属阻挡层261。

作为示例，所述金属阻挡层261可以包括但不仅限于氮化钛(TiN)层等等。

作为示例，步骤8-3)中，可以采用铜电镀工艺(ECP，Electronic Copper Plating)于所述金属种子层262的表面电镀铜以形成所述导电层263。

作为示例，步骤8-3)中，于所述金属种子层262的表面形成所述导电层263可以包括如下步骤：

8-3-1)于所述金属种子层262的表面及所述介质层21的上表面形成金属填充层(未示出)，所述金属填充层填满所述刻蚀孔23并覆盖所述介质层21的上表面；及

8-3-2)去除位于所述介质层21的上表面的所述金属填充层，保留于所述刻蚀孔23内的所述金属填充层即为所述导电层263。

本发明的半导体工艺方法在对所述晶圆20进行切边处理之前执行光刻刻蚀工艺，在对所述晶圆20进行切边处理后不再执行光刻工艺，在所述晶圆20切边处理后形成的所述切角204处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率。

实施例二

请参阅图18，本发明还提供一种半导体结构，所述半导体结构包括：晶圆20，介质层21，所述介质层21位于所述晶圆20上，所述介质层21内形成有刻蚀孔23；及回填层24，所述回填层24填满所述刻蚀孔23且覆盖所述介质层21的上表面。

作为示例，所述晶圆20可以包括硅晶圆、锗(Ge)晶圆、锗化硅(SiGe)晶圆、SOI(Silicon-on-insulator，绝缘体上硅)晶圆或GOI(Germanium-on-Insulator，绝缘体上锗)晶圆等等；优选地，本实施例中，所述晶圆20包括单晶硅晶圆。

作为示例，所述晶圆20的尺寸可以根据实际需要进行设定，譬如，所述晶圆20可以包括但不仅限于6英寸的晶圆、8英寸的晶圆或12寸的晶圆等等。

作为示例，所述晶圆20包括中心区域202及位于所述中心区域202外围的边缘区域203；所述中心区域201可以为主要用于形成器件结构的区域。

作为示例，所述晶圆20可以为经过一定半导体工艺加工处理后的晶圆，即所述晶圆20内可以形成有芯片(未示出)及所述芯片的后端连线201；具体的，所述芯片及所述后端连线201均位于所述晶圆20的中心区域202内。

作为示例，所述后端连线201可以包括金属连线，优选地，所述后端连线201可以包括铜连线。

作为示例，所述晶圆20的上表面还可以形成有阻挡保护层25，所述阻挡保护层25用于保护所述后端连线201，并用于阻挡所述后端连线201的原子向所述晶圆20的上表面扩散。

作为示例，所述阻挡保护层25可以包括但不仅限于氮化硅层。

作为示例，所述介质层21可以包括但不仅限于氮化硅层、氧化硅层或氮氧化硅层等等。

作为示例，所述介质层21覆盖所述中心区域202及所述边缘区域203。

作为示例，所述刻蚀孔23可以沿所述介质层21的厚度方向贯穿所述介质层21。

作为示例，所述回填层24可以包括：第一回填层241，所述第一回填层241填满所述刻蚀孔23且覆盖位于所述中心区域202的所述介质层21的上表面；及第二回填层242，所述第二回填层242覆盖于所述第一回填层241的上表面及位于所述边缘区域203的所述介质层21的上表面。

在一示例中，所述第一回填层241可以包括底部抗反射涂层(BARC，Bottom Anti-Reflect Coating)且所述第二回填层242可以包括氧化物层，具体的，所述第二回填层242可以包括低温氧化物(LTO)层；更为具体的，所述低温氧化物层可以为在低于500℃的条件下，利用硅烷(SiH₄)和氧气反应形成的氧化硅层。在另一示例中，所述第一回填层241可以包括碳氧化硅层(SOC)且所述第二回填层242可以包括含硅的硬掩膜底部抗反射层(SHB)。优选地，本实施例中，所述第一回填层241包括所述底部抗反射涂层(BARC，Bottom Anti-Reflect Coating)且所述第二回填层242包括所述低温氧化物层，使用所述底部抗反射涂层作为所述第一回填层241并使用所述低温氧化层作为所述第二回填层242，可以最大程度降低生产成本。

需要说明的是，无论采用所述底部抗反射涂层作为所述第一回填层241，还是采用所述碳氧化硅层作为所述第一回填层241，所述第一回填层241仅能填满所述刻蚀孔23且覆盖位于所述中心区域202的所述介质层21的上表面，即所述第一回填层241不能覆盖位于所述边缘区域203的所述介质层21的上表面。这是因为所述第一回填层241的材料为有机物，而在所述半导体结构部用于晶圆的切边工艺时，即在对所述晶圆20进行切边(Trim)处理时，位于所述边缘区域203的所有材料层均会被切除掉，而此时如果所述晶圆20的所述边缘区域203覆盖有所述第一回填层241，必然会造成切边机台的污染，即所述第一回填层241仅能填满所述刻蚀孔23且覆盖位于所述中心区域202的所述介质层21的上表面可以避免对切边机台造成污染。

所述半导体结构中使用所述回填层24对所述刻蚀孔23进行回填，可以在所述半导体结构用于切边工艺时避免对所述刻蚀孔23造成损坏。

本发明的所述半导体结构中的所述介质层21内形成有所述刻蚀孔23，在对所述半导体结构中的所述20晶圆进行切边处理后无需执行光刻刻蚀工艺，在所述晶圆20切边处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率。

实施例三

请结合图2至图17参阅图19，本发明还提供一种半导体结构，所述半导体结构包括：晶圆20；介质层21，所述介质层21位于所述晶圆20上，所述介质层21内形成有刻蚀孔23；及切角204，所述切角204位于所述晶圆20的边缘区域，所述切角204在所述刻蚀孔23形成之后形成。

作为示例，所述晶圆20可以包括硅晶圆、锗(Ge)晶圆、锗化硅(SiGe)晶圆、SOI(Silicon-on-insulator，绝缘体上硅)晶圆或GOI(Germanium-on-Insulator，绝缘体上锗)晶圆等等；优选地，本实施例中，所述晶圆20包括单晶硅晶圆。

作为示例，所述晶圆20的尺寸可以根据实际需要进行设定，譬如，所述晶圆20可以包括但不仅限于6英寸的晶圆、8英寸的晶圆或12寸的晶圆等等。

作为示例，所述晶圆20包括中心区域202及位于所述中心区域202外围的边缘区域203；所述中心区域201可以为主要用于形成器件结构的区域。

作为示例，所述晶圆20可以为经过一定半导体工艺加工处理后的晶圆，即所述晶圆20内可以形成有芯片(未示出)及所述芯片的后端连线201；具体的，所述芯片及所述后端连线201均位于所述晶圆20的中心区域202内。

作为示例，所述后端连线201可以包括金属连线，优选地，所述后端连线201可以包括铜连线。

作为示例，所述晶圆20的上表面还可以形成有阻挡保护层25，所述阻挡保护层25用于保护所述后端连线201，并用于阻挡所述后端连线201的原子向所述晶圆20的上表面扩散。

作为示例，所述介质层21可以包括但不仅限于氮化硅层、氧化硅层或氮氧化硅层等等。

作为示例，所述介质层21覆盖所述中心区域202及所述边缘区域203。

作为示例，所述刻蚀孔23可以沿所述介质层21的厚度方向贯穿所述介质层21。当然，所述刻蚀孔23可以沿所述介质层21的厚度方向及所述阻挡保护层25的厚度方向同时贯穿所述介质层21及所述阻挡保护层25。

作为示例，所述半导体结构还包括回填层24，在所述切角204形成之前所述回填层24填满所述刻蚀孔23且覆盖所述介质层21的上表面，在所述切角204形成之后所述回填层24被去除以暴露出所述刻蚀孔23。

作为示例，所述回填层24可以包括：第一回填层241，所述第一回填层241填满所述刻蚀孔23且覆盖位于所述中心区域202的所述介质层21的上表面；及第二回填层242，所述第二回填层242覆盖于所述第一回填层241的上表面及位于所述边缘区域203的所述介质层21的上表面。

在一示例中，所述第一回填层241可以包括底部抗反射涂层(BARC，Bottom Anti-Reflect Coating)且所述第二回填层242可以包括氧化物层，具体的，所述第二回填层242可以包括低温氧化物(LTO)层；更为具体的，所述低温氧化物层可以为在低于500℃的条件下，利用硅烷(SiH₄)和氧气反应形成的氧化硅层。在另一示例中，所述第一回填层241可以包括碳氧化硅层(SOC)且所述第二回填层242可以包括含硅的硬掩膜底部抗反射层(SHB)。优选地，本实施例中，所述第一回填层241包括所述底部抗反射涂层(BARC，Bottom Anti-Reflect Coating)且所述第二回填层242包括所述低温氧化物层，使用所述底部抗反射涂层作为所述第一回填层241并使用所述低温氧化层作为所述第二回填层242，可以最大程度降低生产成本。

需要说明的是，无论采用所述底部抗反射涂层作为所述第一回填层241，还是采用所述碳氧化硅层作为所述第一回填层241，所述第一回填层241仅能填满所述刻蚀孔23且覆盖位于所述中心区域202的所述介质层21的上表面，即所述第一回填层241不能覆盖位于所述边缘区域203的所述介质层21的上表面。这是因为所述第一回填层241的材料为有机物，而在所述半导体结构部用于晶圆的切边工艺时，即在对所述晶圆20进行切边(Trim)处理时，位于所述边缘区域203的所有材料层均会被切除掉，而此时如果所述晶圆20的所述边缘区域203覆盖有所述第一回填层241，必然会造成切边机台的污染，即所述第一回填层241仅能填满所述刻蚀孔23且覆盖位于所述中心区域202的所述介质层21的上表面可以避免对切边机台造成污染。

所述半导体结构中使用所述回填层24对所述刻蚀孔23进行回填，可以在所述半导体结构用于切边工艺时避免对所述刻蚀孔23造成损坏。

作为示例，所述切角204为直角台阶，在其他实施例中，切角的形状不受限制。

作为示例，所述半导体结构还包括金属互连结构26，所述金属互连结构26位于所述刻蚀孔23内。

作为示例，所述金属互连结构26可以包括金属阻挡层261，所述金属阻挡层261位于所述刻蚀槽23的侧壁上；金属种子层262，所述金属种子层262位于所述金属阻挡层261的表面及所述刻蚀孔23的底部；导电层263，所述导电层263填满所述刻蚀孔23。

作为示例，金属互连结构26的上表面优选为与所述介质层21的上表面相平齐。

作为示例，所述金属阻挡层261可以包括但不仅限于氮化钛(TiN)层等等。

作为示例，所述导电层263可以包括但不仅限于铜层。

本发明的半导体结构中是在对所述晶圆20进行切边处理形成所述切角204之前执行光刻刻蚀工艺，在对所述晶圆20进行切边处理后不再执行光刻工艺，在所述晶圆20切边处理后形成的所述切角204处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率。

如上所述，本发明的半导体结构及半导体工艺方法，所述半导体工艺方法包括如下步骤：提供晶圆；于所述晶圆上形成介质层；对所述介质层进行刻蚀，以于所述介质层内形成刻蚀孔；于所述介质层的上表面形成回填层，所述回填层填满所述刻蚀孔且覆盖所述介质层的上表面；及对所述晶圆进行切边处理。本发明的半导体工艺方法在对晶圆进行切边处理之前执行光刻刻蚀工艺，在对晶圆进行切边处理后不再执行光刻工艺，在晶圆切边处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率；本发明的半导体结构中的介质层内形成有刻蚀孔，在对所述半导体结构中的晶圆进行切边处理后无需执行光刻刻蚀工艺，在晶圆边切处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种半导体工艺方法，其特征在于，包括如下步骤：

提供晶圆；

于所述晶圆上形成介质层；

对所述介质层进行刻蚀，以于所述介质层内形成刻蚀孔；

于所述介质层的上表面形成回填层，所述回填层填满所述刻蚀孔且覆盖所述介质层的上表面；及

对所述晶圆进行切边处理；

其中，所述晶圆包括中心区域及位于所述中心区域外围的边缘区域，所述介质层覆盖所述中心区域及所述边缘区域；于所述介质层的上表面形成回填层包括如下步骤：

于所述介质层的上表面形成第一回填层，所述第一回填层填满所述刻蚀孔且覆盖位于所述中心区域的所述介质层的上表面；及

于所述介质层上形成第二回填层，所述第二回填层覆盖所述第一回填层的上表面及位于所述边缘区域的所述介质层的上表面。

2.根据权利要求1所述的半导体工艺方法，其特征在于，于所述介质层的上表面形成底部抗反射涂层作为所述第一回填层，并于所述介质层上形成氧化物层作为所述第二回填层；或于所述介质层的上表面形成碳氧化硅层作为所述第一回填层，并于所述介质层上形成含硅的硬掩膜底部抗反射层作为所述第二回填层。

3.根据权利要求1或2所述的半导体工艺方法，其特征在于，所述晶圆内形成有芯片及所述芯片的后端连线，所述晶圆的上表面还形成有阻挡保护层，所述介质层位于所述阻挡保护层的上表面。

4.根据权利要求3所述的半导体工艺方法，其特征在于，对所述晶圆进行切边处理之后还包括如下步骤：

去除所述回填层；

基于所述刻蚀孔刻蚀所述阻挡保护层，以使得所述刻蚀孔延伸贯穿所述阻挡保护层以暴露出所述后端连线；及

于所述刻蚀孔内形成金属互连结构。

5.根据权利要求4所述的半导体工艺方法，其特征在于：于所述刻蚀孔内形成金属互连结构包括如下步骤：

于所述刻蚀孔的侧壁形成金属阻挡层；

于所述金属阻挡层的表面及所述刻蚀孔的底部形成金属种子层；及

于所述金属种子层的表面形成导电层，所述导电层填满所述刻蚀孔。

6.根据权利要求5所述的半导体工艺方法，其特征在于：于所述金属种子层的表面形成所述导电层包括如下步骤：

于所述金属种子层的表面及所述介质层的上表面形成金属填充层，所述金属填充层填满所述刻蚀孔并覆盖所述介质层的上表面；及

去除位于所述介质层的上表面的所述金属填充层，保留于所述刻蚀孔内的所述金属填充层即为所述导电层。

7.一种采用如权利要求1至6任一项所述半导体工艺方法制得的半导体结构，其特征在于，包括：

晶圆，

介质层，位于所述晶圆上，所述介质层内形成有刻蚀孔；及

切角，位于所述晶圆的边缘区域，所述切角在所述刻蚀孔之后形成。

8.根据权利要求7所述的半导体结构，其特征在于：所述半导体结构还包括回填层，在所述切角形成之前填满所述刻蚀孔且覆盖所述介质层的上表面，在所述切角形成之后被去除以暴露出所述刻蚀孔。

9.根据权利要求8所述的半导体结构，其特征在于：所述晶圆包括中心区域及位于所述中心区域外围的所述边缘区域，所述介质层覆盖所述中心区域及所述边缘区域；所述回填层包括：

第一回填层，填满所述刻蚀孔且覆盖位于所述中心区域的所述介质层的上表面；及

第二回填层，覆盖于所述第一回填层的上表面及位于所述边缘区域的所述介质层的上表面。

10.根据权利要求9所述的半导体结构，其特征在于，所述第一回填层包括底部抗反射涂层且所述第二回填层包括氧化物层；或所述第一回填层包括碳氧化硅层且所述第二回填层包括含硅的硬掩膜底部抗反射层。

11.根据权利要求9所述的半导体结构，其特征在于，所述半导体结构还包括金属互连结构，所述金属互连结构位于所述刻蚀孔内。

12.根据权利要求7至11中任一项所述的半导体结构，其特征在于：所述晶圆内形成有芯片及所述芯片的后端连线，所述半导体结构还包括阻挡保护层，所述阻挡保护层位于所述晶圆的上表面，所述介质层位于所述阻挡保护层的上表面。

Images