CN110767535B - 改善尖端放电缺陷的方法及半导体器件的制造方法 - Google Patents

改善尖端放电缺陷的方法及半导体器件的制造方法 Download PDF

Info

Publication number
CN110767535B
CN110767535B CN201911047837.0A CN201911047837A CN110767535B CN 110767535 B CN110767535 B CN 110767535B CN 201911047837 A CN201911047837 A CN 201911047837A CN 110767535 B CN110767535 B CN 110767535B
Authority
CN
China
Prior art keywords
wafer
region
photoresist layer
edge
wafer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911047837.0A
Other languages
English (en)
Other versions
CN110767535A (zh
Inventor
邹文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201911047837.0A priority Critical patent/CN110767535B/zh
Publication of CN110767535A publication Critical patent/CN110767535A/zh
Priority to PCT/CN2020/079614 priority patent/WO2021082337A1/zh
Application granted granted Critical
Publication of CN110767535B publication Critical patent/CN110767535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种改善尖端放电缺陷的方法及半导体器件的制造方法，所述改善尖端放电缺陷的方法包括：提供晶圆结构，所述晶圆结构具有器件区和包围所述器件区的边缘区；形成图案化的光刻胶层于所述晶圆结构上，所述图案化的光刻胶层暴露出部分的所述器件区且至少覆盖所述边缘区向外凸出的边棱；以及，以所述图案化的光刻胶层为掩膜，对所述晶圆结构进行刻蚀。本发明的技术方案使得晶圆结构的边缘区上的尖端放电缺陷得到改善，避免导致晶圆结构的器件区的损伤，从而使得产品良率得到提高。

Description

改善尖端放电缺陷的方法及半导体器件的制造方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种改善尖端放电缺陷的方法及半导体器件的制造方法。
背景技术
集成电路制造工艺包含针对单片晶圆的传统集成电路工艺(normal IC)和至少两片晶圆键合的三维集成工艺(3D-IC)。在传统集成电路工艺中，通孔(via)刻蚀是一种应用于后段制程(BEOL process)的常见工艺，一般会刻蚀绝缘层(dielectric film)，并且打开前层金属层(metal line)为后续的金属线连接做准备；在三维集成工艺中，硅通孔(TSV，Through Silicon Via)刻蚀是一种应用于穿透晶圆的工艺，一般会刻蚀硅基底和各绝缘层，并且打开下层晶圆的金属层，为各层晶圆之间的金属线连接做准备。
上述的通孔刻蚀和硅通孔刻蚀工艺通常是利用刻蚀时的电场引导等离子体(plasma)在晶圆表面进行方向性刻蚀。在刻蚀的过程中，晶圆的边缘区域上没有覆盖光刻胶或者仅部分区域覆盖光刻胶，而晶圆的边缘区域的表面存在很多如颗粒(particle)、剥落(peeling)和破损(film broken)等缺陷，使得未被光刻胶覆盖的边缘区域上的缺陷处很容易产生尖端放电(arcing)，而边缘区域的尖端放电会溅到器件区域或者从晶圆的内部进入到器件区域，进而导致器件区域的损伤，从而导致器件的性能受到影响。
尤其在三维集成工艺中，硅通孔刻蚀由于需要穿透较厚(通常几微米到几十微米)的硅基底和绝缘层，需要用到比传统集成电路工艺中的通孔刻蚀更高的电场(highpower)；同时，三维集成工艺一般会用到修整工艺(trimming)去除晶圆边缘的非键合区域(non-bonding area)来避免在后续工艺产生更多缺陷，但是，这种修整工艺会在晶圆的边缘区域产生一些粗糙区域(roughness)或破损缺陷(broken)，使得在硅通孔刻蚀的高电场及晶圆的边缘区域的特性的共同作用下，晶圆的边缘未被光刻胶覆盖的区域更加容易发生尖端放电，进而更加容易导致晶圆上的器件区的损伤。
因此，如何改善晶圆边缘的尖端放电缺陷，以避免导致晶圆上的器件区的损伤成为目前亟需解决的问题。
发明内容
本发明的目的在于提供一种改善尖端放电缺陷的方法及半导体器件的制造方法，晶圆结构的边缘区上的尖端放电缺陷得到改善，避免导致晶圆结构的器件区的损伤，从而使得产品良率得到提高。
为实现上述目的，本发明提供了一种改善尖端放电缺陷的方法，用于改善晶圆边缘的尖端放电缺陷，包括：
提供晶圆结构，所述晶圆结构具有器件区和包围所述器件区的边缘区；
形成图案化的光刻胶层于所述晶圆结构上，所述图案化的光刻胶层暴露出部分的所述器件区且至少覆盖所述边缘区向外凸出的边棱；以及，
以所述图案化的光刻胶层为掩膜，对所述晶圆结构进行刻蚀。
可选的，所述晶圆结构为一片晶圆，所述晶圆的边缘区包括待修整且远离所述器件区的外侧区域以及被所述外侧区域包围在内且与所述器件区相接的内侧区域，在形成所述图案化的光刻胶层于所述晶圆上之前，先对所述晶圆的边缘区的外侧区域进行修整，以使得所述器件区和所述边缘区的内侧区域的顶面高于所述边缘区的外侧区域的顶面而构成台阶，所述图案化的光刻胶层至少覆盖所述台阶的背向所述器件区的侧壁以及所述侧壁的顶部所连接的边棱和所述侧壁的底部所连接的边棱；或者，所述晶圆结构至少包括键合在一起的顶层晶圆和底层晶圆，在形成所述图案化的光刻胶层于所述顶层晶圆上之前，先对所述顶层晶圆的边缘区进行修整，且修整的深度至少达到所述顶层晶圆的底面，以使得所述顶层晶圆相对所述底层晶圆内缩而构成台阶，所述图案化的光刻胶层至少覆盖所述台阶的背向所述器件区的侧壁以及所述侧壁的顶部所连接的边棱和所述侧壁的底部所连接的边棱。
可选的，形成所述图案化的光刻胶层于所述晶圆结构上的步骤包括：
形成光刻胶层于所述晶圆结构上，所述光刻胶层覆盖所述器件区和所述边缘区；
对所述器件区上的所述光刻胶层进行曝光，且同时至少使覆盖在所述边缘区向外凸出的边棱上的所述光刻胶层不被曝光；以及，
对所述光刻胶层进行显影，以形成所述图案化的光刻胶层。
可选的，在对所述光刻胶层进行曝光之前或之后，采用洗边工艺去除所述台阶的所述侧壁的底部所连接的部分边棱上的所述光刻胶层。
可选的，所述图案化的光刻胶层覆盖在所述边缘区上的部分为环形结构，所述环形结构的内圈和外圈的形状包括圆形或锯齿形。
可选的，所述环形结构的宽度等于所述晶圆结构和所述器件区的半径之差乘以一预设的非曝光系数。
可选的，所述非曝光系数为5％～95％。
可选的，所述晶圆结构具有被掩埋在内的导电结构；以所述图案化的光刻胶层为掩膜，对所述晶圆结构进行刻蚀后，在所述晶圆结构中形成暴露所述导电结构的通孔。
本发明还提供了一种半导体器件的制造方法，包括：
提供一晶圆结构，所述晶圆结构具有被掩埋在内的导电结构；
采用本发明提供的所述改善尖端放电缺陷的方法，对所述晶圆结构进行刻蚀，以在所述晶圆结构中形成暴露所述导电结构的通孔；以及，
在所述通孔中填充导电材料，以形成接触插塞。
可选的，所述半导体器件的制造方法还包括：在所述晶圆结构和所述接触插塞上方形成金属线，所述金属线与所述接触插塞电接触。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的改善尖端放电缺陷的方法，由于具有器件区和包围所述器件区的边缘区的晶圆结构上形成了图案化的光刻胶层，且所述图案化的光刻胶层暴露出部分的所述器件区且至少覆盖所述边缘区向外凸出的边棱，使得在以所述图案化的光刻胶层为掩膜，对所述晶圆结构进行刻蚀时，所述晶圆结构的边缘区上的尖端放电缺陷得到改善，避免导致晶圆结构的器件区的损伤，从而使得产品良率得到提高。
2、本发明的半导体器件的制造方法，由于采用本发明提供的改善尖端放电缺陷的方法，对晶圆结构进行刻蚀，以在所述晶圆结构中形成暴露所述晶圆结构中的导电结构的通孔，并在所述通孔中形成接触插塞，使得晶圆结构的边缘区上的尖端放电缺陷得到改善，避免导致晶圆结构的器件区的损伤，从而使得产品良率得到提高。
附图说明
图1是本发明一实施例的改善尖端放电缺陷的方法的流程图；
图2a～2e是图1所示的改善尖端放电缺陷的方法中的器件示意图；
图3是本发明一实施例的晶圆结构的边缘区上覆盖图案化的光刻胶层的俯视示意图。
其中，附图1～3的附图标记说明如下：
11-器件区；12-边缘区；121-内侧区域；122-外侧区域；13-侧壁；14-导电结构；15-光刻胶层；16-图案化的光刻胶层；17-通孔；D1-破损缺陷。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图1～3对本发明提出的改善尖端放电缺陷的方法及半导体器件的制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种改善尖端放电缺陷的方法，用于改善晶圆边缘的尖端放电缺陷，参阅图1，图1是本发明一实施例的改善尖端放电缺陷的方法的流程图，所述改善尖端放电缺陷的方法的步骤包括：
步骤S11、提供晶圆结构，所述晶圆结构具有器件区和包围所述器件区的边缘区；
步骤S12、形成图案化的光刻胶层于所述晶圆结构上，所述图案化的光刻胶层暴露出部分的所述器件区且至少覆盖所述边缘区向外凸出的边棱；
步骤S13、以所述图案化的光刻胶层为掩膜，对所述晶圆结构进行刻蚀。
下面参阅图2a～3更为详细的介绍本实施例提供的改善尖端放电缺陷的方法，图2a～2e是图1所示的改善尖端放电缺陷的方法中的器件示意图；图3是本发明一实施例的晶圆结构的边缘区上覆盖图案化的光刻胶层的俯视示意图，图2a～2e也是器件的纵向截面示意图，图2a～2e、图3也是所述晶圆结构为一片晶圆的示例。
参阅图2a，按照步骤S11，提供晶圆结构，所述晶圆结构具有器件区11和包围所述器件区11的边缘区12。所述晶圆结构可以为一片晶圆或至少包括键合在一起的顶层晶圆和底层晶圆；当所述晶圆结构为一片晶圆时，如图2a所示，所述晶圆的边缘区12包括待修整且远离所述器件区11的外侧区域122以及被所述外侧区域122包围在内且与所述器件区11相接的内侧区域121，在后续形成所述图案化的光刻胶层于所述晶圆上之前，先对所述晶圆的边缘区12的外侧区域122进行修整，以避免所述晶圆的边缘区12上的缺陷对后续工艺产生影响，修整后的所述器件区11和所述边缘区12的内侧区域121的顶面高于所述边缘区12的外侧区域122的顶面而构成台阶；或者，当所述晶圆结构至少包括键合在一起的顶层晶圆(未图示)和底层晶圆(未图示)时，在形成所述图案化的光刻胶层于所述顶层晶圆上之前，先对所述顶层晶圆的边缘区进行修整，以避免所述顶层晶圆的翘曲造成晶圆键合不全引起的剥落等缺陷，修整的深度至少达到所述顶层晶圆的底面，以使得所述顶层晶圆相对所述底层晶圆内缩而构成台阶。
如图2a所示，由于所述器件区11是用于制作半导体器件的有效区域(即用于制作成晶片的区域)，而所述边缘区12是用于制作半导体器件的无效区域(即不用于制作成晶片的区域)，因此，在制作所述半导体器件的过程中，相比所述器件区11，所述边缘区12的表面上会产生很多如颗粒、剥落和破损等缺陷，例如图2a中的破损缺陷D1；尤其在对所述边缘区12的外侧区域122进行修整之后，形成的所述台阶的背向所述器件区11的侧壁13以及所述侧壁13的顶部所连接的边棱和所述侧壁13的底部所连接的边棱区域的缺陷会更多。而在后续的制作半导体器件的过程中，对所述晶圆进行刻蚀时，如果所述边缘区12上的缺陷所在的区域上没有覆盖光刻胶而直接将缺陷裸露出来，那么，在刻蚀的电场中的等离子体的作用下就会导致所述边缘区12上的缺陷区域产生尖端放电，且所述边缘区12上的尖端放电会溅到所述器件区11上或者从所述边缘区12的内部进入到所述器件区11中，造成所述器件区11的损伤，进而导致半导体器件的性能受到影响，从而导致产品的良率下降。因此，在对所述晶圆结构进行刻蚀时，所述边缘区12上的缺陷所在的区域需要尽可能多地被光刻胶覆盖住，采用光刻胶隔离电场中的等离子体，以避免在刻蚀的电场的作用下导致所述边缘区12上的缺陷区域产生尖端放电缺陷。
参阅图2b～2d和图3，按照步骤S12，形成图案化的光刻胶层16于所述晶圆结构上，所述图案化的光刻胶层16暴露出部分的所述器件区11，且由于所述边缘区12向外凸出的边棱区域的尖锐部分很多，产生的尖端放电缺陷也会很多，因此，为了改善主要区域的尖端放电缺陷，在对所述晶圆结构进行刻蚀时，所述图案化的光刻胶层16至少覆盖所述边缘区12向外凸出的边棱。另外，由于在对所述边缘区12的外侧区域122进行修整之后，形成的所述台阶的背向所述器件区11的侧壁13以及所述侧壁13的顶部所连接的边棱和所述侧壁13的底部所连接的边棱区域会产生更多的缺陷，那么，为了尽可能多地改善所述边缘区12上的缺陷导致的尖端放电缺陷，如图2d所示，所述图案化的光刻胶层16可以至少覆盖所述台阶的背向所述器件区11的侧壁13以及所述侧壁13的顶部所连接的边棱和所述侧壁13的底部所连接的边棱，所述图案化的光刻胶层16覆盖的所述边缘区12上的区域越多，则对尖端放电缺陷的改善效果越好。
所述图案化的光刻胶层16覆盖在所述边缘区12上的部分可以为环形结构，所述环形结构的内圈和外圈的形状可以包括圆形或锯齿形。如图3所示，覆盖在所述边缘区12上的所述图案化的光刻胶层16为内圈和外圈均为圆形的环形结构，所述环形结构的内圈和外圈的形状也可以与所述晶圆结构中的晶片的形状对应，从而使得所述环形结构的内圈和外圈的形状为锯齿形。需要说明的是，所述图案化的光刻胶层16覆盖在所述边缘区12上的部分的形状不仅限于上述的环形结构，也可以根据所述边缘区12上的容易产生尖端放电缺陷的区域的形状而覆盖对应形状的所述图案化的光刻胶层16。
另外，所述环形结构的宽度可以等于所述晶圆结构和所述器件区11的半径之差乘以一预设的非曝光系数，所述非曝光系数可以为5％～95％(例如为10％、50％、90％)。所述非曝光系数的设置是考虑到生产过程中的曝光等工艺的波动性，即当所述非曝光系数较小时(即接近5％)，确保所述边缘区12向外凸出的边棱上能够覆盖所述图案化的光刻胶层16，以去除主要的尖端放电缺陷；当所述非曝光系数较大时(即接近95％)，确保所述边缘区12上的大部分区域都能被所述图案化的光刻胶层16覆盖的同时，也能避免全部的所述边缘区12被所述图案化的光刻胶层16覆盖，进而避免导致所述边缘区12的外侧区域122的靠近所述晶圆结构的侧边上的所述图案化的光刻胶层16在后续的刻蚀工艺中掉落而污染其它晶圆结构或机台。所述非曝光系数也可以优选为30％～60％，以使得所述图案化的光刻胶层16至少将所述台阶的背向所述器件区11的侧壁13以及所述侧壁13的顶部所连接的边棱和所述侧壁13的底部所连接的边棱区域覆盖，进而使得所述边缘区12上的大部分缺陷被覆盖，从而使得尖端放电缺陷得到明显地改善。
形成所述图案化的光刻胶层16于所述晶圆结构上的步骤包括：首先，形成光刻胶层15于所述晶圆结构上，所述光刻胶层15覆盖所述器件区11和所述边缘区12，如图2b所示；然后，对所述器件区11上的所述光刻胶层15进行曝光，且同时至少使覆盖在所述边缘区12向外凸出的边棱上的所述光刻胶层15不被曝光，以使得形成的所述图案化的光刻胶层16至少覆盖在所述边缘区12向外凸出的边棱上；接着，对所述光刻胶层15进行显影，以形成所述图案化的光刻胶层16，所述图案化的光刻胶层16至少覆盖在所述边缘区12向外凸出的边棱上，如图2d所示，所述图案化的光刻胶层16可将图2a中所示的破损缺陷D1覆盖，也可将所述台阶的背向所述器件区11的侧壁13(即图2a中标示的所述侧壁13)以及所述侧壁13的顶部所连接的边棱和所述侧壁13的底部所连接的边棱区域覆盖。
另外，在对所述光刻胶层15进行曝光之前或之后，可以采用洗边工艺去除所述台阶的所述侧壁13的底部所连接的部分边棱上的所述光刻胶层15，如图2c所示，可以去除所述外侧区域122的靠近所述晶圆结构的侧边上的所述光刻胶层15，以避免位于此处的光刻胶层15在后续的刻蚀工艺中掉落而污染其它晶圆结构或机台。
参阅图2e，按照步骤S13，以所述图案化的光刻胶层16为掩膜，对所述晶圆结构进行刻蚀。所述晶圆结构具有被掩埋在内的导电结构14，可以以所述图案化的光刻胶层16为掩膜，对所述晶圆结构进行刻蚀后，在所述晶圆结构中形成暴露所述导电结构14的通孔17。根据上述步骤S12的描述，所述边缘区12上仅有部分区域覆盖有所述图案化的光刻胶层16，那么，所述边缘区12上未被所述图案化的光刻胶层16覆盖的区域也会被刻蚀，以形成所述通孔17或者被刻蚀去除部分的厚度。
根据上述步骤S12的描述，由于所述边缘区12上的至少所述边缘区12向外凸出的边棱上被所述图案化的光刻胶层16覆盖，使得在对所述晶圆结构进行刻蚀时，所述边缘区12上的缺陷尽可能多地被所述图案化的光刻胶层16掩埋在内，避免刻蚀时的电场中的等离子体与所述边缘区12上的缺陷接触，进而改善了所述边缘区12上的尖端放电缺陷，避免导致尖端放电缺陷对所述器件区11造成的损伤，从而使得产品的良率得到提升。
另外，上述的改善尖端放电缺陷的方法的各个步骤不仅限于上述的形成顺序，各个步骤的先后顺序可适应性的进行调整。
综上所述，本发明提供的改善尖端放电缺陷的方法，包括：提供晶圆结构，所述晶圆结构具有器件区和包围所述器件区的边缘区；形成图案化的光刻胶层于所述晶圆结构上，所述图案化的光刻胶层暴露出部分的所述器件区且至少覆盖所述边缘区向外凸出的边棱；以及，以所述图案化的光刻胶层为掩膜，对所述晶圆结构进行刻蚀。本发明的改善尖端放电缺陷的方法使得晶圆结构的边缘区上的尖端放电缺陷得到改善，避免导致晶圆结构的器件区的损伤，从而使得产品良率得到提高。
本发明一实施例提供一种半导体器件的制造方法，包括：
按照步骤S21，提供一晶圆结构，所述晶圆结构具有被掩埋在内的导电结构。所述晶圆结构可以为一片晶圆或至少包括键合在一起的顶层晶圆和底层晶圆，所述导电结构的材质可以为铝、铜、金、银、镍、钨等。
按照步骤S22，采用本发明提供的改善尖端放电缺陷的方法，对所述晶圆结构进行刻蚀，以在所述晶圆结构中形成暴露所述导电结构的通孔。
根据上述步骤S11至步骤S13的描述，由于所述晶圆结构的边缘区上的至少所述边缘区向外凸出的边棱上被所述图案化的光刻胶层覆盖，使得在对所述晶圆结构进行刻蚀时，所述边缘区上的缺陷尽可能多地被所述图案化的光刻胶层掩埋在内，避免了刻蚀时的电场中的等离子体与所述边缘区上的缺陷接触，使得所述边缘区上的尖端放电缺陷得到改善，进而改善了尖端放电缺陷对所述器件区造成的损伤，从而使得产品的良率得到提升。
按照步骤S23，在所述通孔中填充导电材料，以形成接触插塞。所述导电材料可以为铝、铜、金、银、镍、钨等。所述半导体器件的制造方法还包括：在所述晶圆结构和所述接触插塞上方形成金属线，所述金属线与所述接触插塞电接触，所述金属线可用作焊盘等，以进一步进行封装等工艺。
综上所述，本发明提供的半导体器件的制造方法，由于采用本发明提供的改善尖端放电缺陷的方法，对所述晶圆结构进行刻蚀，以在所述晶圆结构中形成暴露所述导电结构的通孔，使得晶圆结构的边缘区上的尖端放电缺陷得到改善，避免导致尖端放电缺陷对所述器件区造成的损伤，从而使得产品的良率得到提升。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种改善尖端放电缺陷的方法，用于改善晶圆边缘的尖端放电缺陷，其特征在于，包括：
提供晶圆结构，所述晶圆结构具有器件区和包围所述器件区的边缘区；
对所述边缘区进行修整，以在所述边缘区形成台阶，所述台阶的背向所述器件区的侧壁以及所述侧壁的顶部所连接的边棱和所述侧壁的底部所连接的边棱区域存在缺陷；
形成图案化的光刻胶层于所述晶圆结构上，所述图案化的光刻胶层暴露出部分的所述器件区且至少覆盖所述台阶的背向所述器件区的侧壁以及所述侧壁的顶部所连接的边棱和所述侧壁的底部所连接的边棱；以及，
以所述图案化的光刻胶层为掩膜，对所述晶圆结构进行刻蚀，刻蚀时的等离子体未与所述缺陷接触，以避免在所述缺陷处产生尖端放电。
2.如权利要求1所述的改善尖端放电缺陷的方法，其特征在于，所述晶圆结构为一片晶圆，所述晶圆的边缘区包括待修整且远离所述器件区的外侧区域以及被所述外侧区域包围在内且与所述器件区相接的内侧区域，在形成所述图案化的光刻胶层于所述晶圆上之前，先对所述晶圆的边缘区的外侧区域进行修整，以使得所述器件区和所述边缘区的内侧区域的顶面高于所述边缘区的外侧区域的顶面而构成台阶；或者，所述晶圆结构至少包括键合在一起的顶层晶圆和底层晶圆，在形成所述图案化的光刻胶层于所述顶层晶圆上之前，先对所述顶层晶圆的边缘区进行修整，且修整的深度至少达到所述顶层晶圆的底面，以使得所述顶层晶圆相对所述底层晶圆内缩而构成台阶。
3.如权利要求2所述的改善尖端放电缺陷的方法，其特征在于，形成所述图案化的光刻胶层于所述晶圆结构上的步骤包括：
形成光刻胶层于所述晶圆结构上，所述光刻胶层覆盖所述器件区和所述边缘区；
对所述器件区上的所述光刻胶层进行曝光，且同时至少使覆盖在所述边缘区向外凸出的边棱上的所述光刻胶层不被曝光；以及，
对所述光刻胶层进行显影，以形成所述图案化的光刻胶层。
4.如权利要求3所述的改善尖端放电缺陷的方法，其特征在于，在对所述光刻胶层进行曝光之前或之后，采用洗边工艺去除所述台阶的所述侧壁的底部所连接的部分边棱上的所述光刻胶层。
5.如权利要求1所述的改善尖端放电缺陷的方法，其特征在于，所述图案化的光刻胶层覆盖在所述边缘区上的部分为环形结构，所述环形结构的内圈和外圈的形状包括圆形或锯齿形。
6.如权利要求5所述的改善尖端放电缺陷的方法，其特征在于，所述环形结构的宽度等于所述晶圆结构和所述器件区的半径之差乘以一预设的非曝光系数。
7.如权利要求6所述的改善尖端放电缺陷的方法，其特征在于，所述非曝光系数为5％～95％。
8.如权利要求1所述的改善尖端放电缺陷的方法，其特征在于，所述晶圆结构具有被掩埋在内的导电结构；以所述图案化的光刻胶层为掩膜，对所述晶圆结构进行刻蚀后，在所述晶圆结构中形成暴露所述导电结构的通孔。
9.一种半导体器件的制造方法，其特征在于，包括：
提供一晶圆结构，所述晶圆结构具有被掩埋在内的导电结构；
采用权利要求1至8中任一项所述的改善尖端放电缺陷的方法，对所述晶圆结构进行刻蚀，以在所述晶圆结构中形成暴露所述导电结构的通孔；以及，
在所述通孔中填充导电材料，以形成接触插塞。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，还包括：在所述晶圆结构和所述接触插塞上方形成金属线，所述金属线与所述接触插塞电接触。
CN201911047837.0A 2019-10-30 2019-10-30 改善尖端放电缺陷的方法及半导体器件的制造方法 Active CN110767535B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911047837.0A CN110767535B (zh) 2019-10-30 2019-10-30 改善尖端放电缺陷的方法及半导体器件的制造方法
PCT/CN2020/079614 WO2021082337A1 (zh) 2019-10-30 2020-03-17 改善尖端放电缺陷的方法及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911047837.0A CN110767535B (zh) 2019-10-30 2019-10-30 改善尖端放电缺陷的方法及半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN110767535A CN110767535A (zh) 2020-02-07
CN110767535B true CN110767535B (zh) 2022-04-05

Family

ID=69334452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911047837.0A Active CN110767535B (zh) 2019-10-30 2019-10-30 改善尖端放电缺陷的方法及半导体器件的制造方法

Country Status (2)

Country Link
CN (1) CN110767535B (zh)
WO (1) WO2021082337A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767535B (zh) * 2019-10-30 2022-04-05 武汉新芯集成电路制造有限公司 改善尖端放电缺陷的方法及半导体器件的制造方法
CN111799179B (zh) * 2020-07-31 2022-03-18 武汉新芯集成电路制造有限公司 半导体器件的形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593886B1 (ko) * 2003-06-24 2006-07-03 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법
KR101550433B1 (ko) * 2009-01-30 2015-09-07 삼성전자주식회사 반도체 장치의 제조 방법
CN105826241A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆结构的制作方法及晶圆结构
CN106158594A (zh) * 2015-04-16 2016-11-23 中芯国际集成电路制造(上海)有限公司 光刻方法及其应用工艺
CN108257994A (zh) * 2018-01-15 2018-07-06 德淮半导体有限公司 半导体装置的制造方法
CN108878353A (zh) * 2018-06-27 2018-11-23 武汉新芯集成电路制造有限公司 一种晶圆上接触孔的制备方法
CN110060957B (zh) * 2019-04-22 2020-07-31 长江存储科技有限责任公司 半导体结构及半导体工艺方法
CN110767535B (zh) * 2019-10-30 2022-04-05 武汉新芯集成电路制造有限公司 改善尖端放电缺陷的方法及半导体器件的制造方法

Also Published As

Publication number Publication date
CN110767535A (zh) 2020-02-07
WO2021082337A1 (zh) 2021-05-06

Similar Documents

Publication Publication Date Title
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
TWI389277B (zh) 藉由一附有凹槽之環狀孔的晶粒堆疊
JP4366510B2 (ja) 垂直型接続部を使用したチップおよびウェハ集積方法
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
TWI764914B (zh) 製作基板結構的方法
JP2012231096A (ja) 半導体装置及びその製造方法
JP2015115446A (ja) 半導体装置の製造方法
CN110767535B (zh) 改善尖端放电缺陷的方法及半导体器件的制造方法
TW202115850A (zh) 半導體元件結構及其形成方法
US20230053721A1 (en) Bonding structure and manufacturing method therefor
US11942445B2 (en) Semiconductor device with conductive pad
KR20140023055A (ko) 반도체 소자 및 그 형성 방법
CN113284884B (zh) 半导体封装及其制备方法
US9312175B2 (en) Surface modified TSV structure and methods thereof
TWI689980B (zh) 切割晶圓的方法及晶粒
JP2008141019A (ja) 半導体装置及び半導体装置の製造方法
CN112582363A (zh) 焊盘结构及其形成方法、半导体器件及其形成方法
CN112582364A (zh) 焊盘结构及其形成方法、半导体器件及其形成方法
CN107346743B (zh) 半导体结构及其制造方法
CN210272338U (zh) 焊盘结构及半导体器件
CN209822633U (zh) 测试结构
TWI742780B (zh) 半導體元件及其製造方法
JP2012209440A (ja) 半導体装置、回路基板および電子機器
US11581289B2 (en) Multi-chip package
CN216818328U (zh) 一种半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant