CN216818328U - 一种半导体封装结构 - Google Patents

Abstract

本实用新型涉及一种半导体封装结构。根据本实用新型的一实施例，一种半导体封装结构包括：第一裸片体，其具有第一表面和与所述第一表面相对的第二表面；第一介电层，其位于所述第一表面上；第一金属层，其位于所述第一介电层上并具有缝隙；第一金属垫，其位于所述第一金属层上；第一硬掩模层，其位于所述第一金属层上，所述第一硬掩模层围绕所述第一金属垫；第一缝隙填充层，其填充所述第一金属层的所述缝隙并接触所述第一硬掩模层；第一气隙，其位于所述第一缝隙填充层中并邻近所述第一金属垫，所述第一气隙的至少一部分暴露在所述第一缝隙填充层的外表面处。所述半导体封装结构可以具有暴露到表面的气隙和/或探针垫而不影响半导体封装结构的可靠性。

Description

一种半导体封装结构

技术领域

本公开大体上涉及半导体封装领域，且更具体来说，涉及一种半导体封装结构。

背景技术

半导体工业正在向先进的混合键合工艺发展。用于混合键合的铜垫对制造工艺具有许多限制，诸如气隙覆盖、探针垫填充等。在现有的半导体封装结构的制备方法中，气隙形成于铜垫之前，因此在用于形成铜垫的铜填充步骤期间，一些暴露的气隙容易被铜覆盖并填充，这会导致铜垫之间的缺陷或短路。为了防止铜填充到气隙中，通常硬掩模层需要具有足够大的厚度以覆盖空隙，因此硬掩模层的厚度在2μm左右。

另外，在现有的半导体封装结构的制备方法中，用于形成铜垫的铜填充和铜化学机械抛光步骤在探针测试之后执行，探针测试过程中产生的颗粒会导致混合键合工艺的失败以及产量的损失。为了避免探针测试过程中产生的颗粒对混合键合的影响，通常需要在探针测试之后填充探针垫。

鉴于此，本领域迫切需要提供改进方案以解决上述问题。

实用新型内容

本公开提供了一种半导体封装结构，该半导体封装结构对于暴露的气隙具有较高的容忍度，并且在不填充探针垫的情况下也可以避免探针检测产生的颗粒影响混合键合。

根据本实用新型的一实施例，一种半导体封装结构包括：第一裸片体，其具有第一表面和与所述第一表面相对的第二表面；第一介电层，其位于所述第一表面上；第一金属层，其位于所述第一介电层上并具有缝隙；第一金属垫，其位于所述第一金属层上；第一硬掩模层，其位于所述第一金属层上，所述第一硬掩模层围绕所述第一金属垫；第一缝隙填充层，其填充所述第一金属层的所述缝隙并接触所述第一硬掩模层；第一气隙，其位于所述第一缝隙填充层中并邻近所述第一金属垫，所述第一气隙的至少一部分暴露在所述第一缝隙填充层的外表面处。

根据本实用新型的另一实施例，所述第一缝隙填充层接触所述第一介电层。

根据本实用新型的另一实施例，所述第一缝隙填充层的所述外表面与所述第一硬掩模层的外表面共面。

根据本实用新型的另一实施例，所述第一金属层的一部分暴露在所述第一硬掩模层的外表面以形成第一探针垫。

根据本实用新型的另一实施例，第一材料形成在所述第一探针垫上，并且所述第一材料具有与所述第一硬掩模层的所述外表面共面的表面。

根据本实用新型的另一实施例，所述第一材料是镍。

根据本实用新型的另一实施例，第一材料形成在所述第一探针垫上并且形成在所述第一气隙中，且所述第一材料具有与所述第一硬掩模层的所述外表面共面的表面。

根据本实用新型的另一实施例，所述第一材料是聚酰亚胺或旋涂玻璃。

根据本实用新型的另一实施例，所述第一硬掩模层的厚度为1μm或更小。

根据本实用新型的另一实施例，所述第一金属垫具有与所述第一硬掩模层的外表面共面的表面。

根据本实用新型的另一实施例，所述半导体封装结构进一步包括：第二裸片体，其堆叠在所述第一裸片体的所述第一表面上方并具有面对所述第一裸片体的所述第一表面的表面；第二介电层，其位于所述第二裸片体的另一表面上，所述另一表面远离所述第一裸片体的所述第一表面；第二金属层，其位于所述第二介电层上并具有缝隙；第二金属垫，其位于所述第二金属层上；第二硬掩模层，其位于所述第二金属层上，所述第二硬掩模层围绕所述第二金属垫；第二缝隙填充层，其填充所述第二金属层的所述缝隙并接触所述第二硬掩模层；第二气隙，其位于所述第二缝隙填充层中并邻近所述第二金属垫，所述第二气隙的至少一部分暴露在所述第二缝隙填充层的外表面处。

根据本实用新型的另一实施例，所述第一裸片体包括第一穿硅通孔(TSV)，所述第一TSV延伸穿过第一介电层并经由所述第一金属层电连接到所述第一金属垫。

根据本实用新型的另一实施例，所述第二裸片体包括第二穿硅通孔TSV，且所述第二TSV键合到所述第一金属垫。

根据本实用新型的另一实施例，所述第二金属层的一部分暴露在所述第二硬掩模层的外表面处，以形成第二探针垫。

根据本实用新型的另一实施例，第二材料形成在所述第二探针垫上，且所述第二材料具有与所述第二硬掩模层的所述外表面共面的表面。

根据本实用新型的另一实施例，所述第二材料是镍。

根据本实用新型的另一实施例，第二材料形成在所述第二探针垫上并形成在所述第二气隙中，且所述第二材料具有与所述第二硬掩模层的所述外表面共面的表面。

根据本实用新型的另一实施例，所述第二材料是聚酰亚胺或旋涂玻璃。

本实用新型的额外层面及优点将部分地在后续说明中描述、显示、或是经由本实用新型实施例的实施而阐释。

附图说明

图1示出了现有技术中制备半导体封装结构的方法。

图2示出了现有技术中在半导体封装结构的制备过程中暴露的气隙被填充。

图3A为根据本实用新型一实施例的半导体封装结构的剖视示意图。

图3B为根据本实用新型又一实施例的半导体封装结构的剖视示意图。

图3C为根据本实用新型另一实施例的半导体封装结构的剖视示意图。

图4示出了根据本实用新型一实施例的制备半导体封装结构的方法。

图5示出了根据本实用新型又一实施例的制备半导体封装结构的方法。

图6示出了根据本实用新型另一实施例的制备半导体封装结构的方法。

图7示出了根据本实用新型再一实施例的制备半导体封装结构的方法。

图8示为根据本实用新型一实施例的实施混合键合后的半导体封装结构的剖视示意图。

图9为根据本实用新型又一实施例的实施混合键合后的半导体封装结构的剖视示意图。

图10为根据本实用新型另一实施例的实施混合键合后的半导体封装结构的剖视示意图。

根据惯例，图示中所说明的各种特征可能并非按比例绘制。因此，为了清晰起见，可任意扩大或减小各种特征的尺寸。图示中所说明的各部件的形状仅为示例性形状，并非限定部件的实际形状。另外，为了清楚起见，可简化图示中所说明的实施方案。因此，图示可能并未说明给定设备或装置的全部组件。最后，可贯穿说明书和图示使用相同参考标号来表示相同特征。

具体实施方式

为更好的理解本实用新型的精神，以下结合本实用新型的部分优选实施例对其作进一步说明。

以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。

在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本实用新型以特定的方向建构或操作。

以下详细地讨论本实用新型的各种实施方式。尽管讨论了具体的实施，但是应当理解，这些实施方式仅用于示出的目的。相关领域中的技术人员将认识到，在不偏离本实用新型的精神和保护范围的情况下，可以使用其他部件和配置。本实用新型的实施可不必包含说明书所描述的实施例中的所有部件或步骤，也可根据实际应用而调整各步骤的执行顺序。

图1示出了现有技术中制备半导体封装结构的方法。如图1所示，裸片体100具有第一表面100a和第二表面100b，第一介电层101、第一金属层102和第一硬掩模层103顺序地形成在裸片体100的第一表面100a上(步骤(a))。第一金属层102是铝。接着，对第一硬掩模层103进行图案化，并利用图案化后的第一硬掩模层103对第一金属层102进行图案化，以暴露部分的第一介电层101(步骤(b)和(c))。随后，在暴露的第一介电层101上形成缝隙填充层104，缝隙填充层104覆盖第一介电层101、第一金属层102和第一硬掩模层103(步骤(d))。在此步骤中，在第一金属层102的狭小的缝隙中会产生气隙105。然后，对缝隙填充层104进行化学机械抛光以暴露第一硬掩模层103，并对第一硬掩模层103进行图案化，以部分地暴露第一金属层102，从而形成探针垫1021和第一缝隙1031(步骤(e))。接着，在第一硬掩模层103上形成第二金属层106(步骤(f))，第二金属层106为铜。第二金属层106覆盖第一硬掩模层103和缝隙填充层104并且填充探针垫1021和第一缝隙1031。最后，对第二金属层106进行化学机械抛光以形成多个金属垫1061(步骤(g))，从而完成半导体封装结构的制备。

在现有技术中，对半导体封装结构的探针测试可以在图1中的步骤(e)之后进行，由于探针测试过程中产生的颗粒容易影响后续的混合键合，因此半导体封装结构中的探针垫1021的表面上会填充少量的铜。

除了探针垫产生的颗粒，现有技术中制备半导体封装结构的过程中还会出现其他问题，例如，暴露的气隙。图2示出了现有技术中在制备半导体封装结构的过程中暴露的气隙被填充。第一介电层201、第一金属层202、第一硬掩模层203和缝隙填充层204以与图1中的步骤(a)至(d)相同的步骤形成在裸片体200上。如图2中的步骤(e)所示，对缝隙填充层204进行化学机械抛光，并对第一硬掩模层203进行图案化，以形成探针垫2021和第一缝隙2031。图2中的步骤(e)与图1中的步骤(e)的不同之处在于，在对缝隙填充层204进行化学机械抛光之后，气隙205暴露在缝隙填充层204的外表面处。接着，在第一硬掩模层203上形成第二金属层206，并对第二金属层206进行化学机械抛光以形成多个金属垫2061(步骤(f)和(g))。由于气隙205在形成第二金属层206之前暴露在缝隙填充层204的外表面处，所以气隙205中也会填充有第二金属层206，而这会导致铜垫2061与气隙填充的铜之间存在短路风险，并增大了第一金属层202的电容，影响后续进行的混合键合工艺。

为克服现有技术中的固有技术问题，本公开提供了一种对暴露的气隙具有更高耐受性的半导体封装结构。所述半导体封装结构还可以在不填充探针垫的情况下避免探针检测产生的颗粒影响混合键合。

图3A为根据本实用新型一实施例的半导体封装结构的剖视示意图。如图3A所示，半导体封装结构30包括第一裸片体300、第一介电层301、第一金属层302、第一金属垫3061、第一硬掩模层303、第一缝隙填充层309以及第一气隙305。

第一裸片体300具有第一表面300a和第二表面300b，第二表面300b与第一表面300a相对。在一些实施例中，第一表面300a为第一裸片体300的活性表面，第二表面300b为第一裸片体300的背面。

第一介电层301位于第一裸片体300的第一表面300a上。第一介电层301可以包括在后续混合键合的退火操作中不发生降解变形的材料。在一些实施例中，第一介电层301包括氮化物或氧化物，例如氧化硅。

第一金属层302位于第一介电层301上并具有缝隙。第一金属层302可以通过沉积工艺形成在第一介电层301上。在一些实施例中，第一金属层302是铝层。

第一金属垫3061位于第一金属层306上。第一金属垫3061可以形成为多个，并用于后续的混合键合工艺。在一些实施例中，第一金属垫3061为铜垫。

第一硬掩模层303位于第一金属层302上，并且围绕第一金属垫3061。第一硬掩模层303的外表面与第一金属垫3061的表面共面。第一硬掩模层303具有一缝隙，以使第一金属层302的一部分暴露到第一硬掩模层303的外表面，从而形成用于探针测试的第一探针垫3022。第一硬掩模层303具有比相对于现有技术中的第一硬掩模层(如图1中的103)小的厚度。在一些实施例中，第一硬掩模层303的厚度为1μm或更小。在一些实施例中，第一硬掩模层303的材料为介电材料。在一些实施例中，第一硬掩模层303的材料与第一介电层301的材料不同。在一些实施例中，第一硬掩模层303为氧化硅。

第一缝隙填充层309填充第一金属层302的缝隙并接触第一硬掩模层303。第一缝隙填充层309的外表面与第一硬掩模层303的外表面共面。第一缝隙填充层309接触第一介电层301。在一些实施例中，第一缝隙填充层的材料为介电材料。

第一气隙305位于第一缝隙填充层309中并邻近第一金属垫3061。第一气隙305的至少一部分暴露在第一缝隙填充层309的外表面处。虽然第一气隙305在第一缝隙填充层309的外表面处暴露，但是第一气隙305不会影响半导体封装结构30的界面可靠性。这是由于第一气隙305在第一金属垫3061之后形成，所以即使其暴露在第一缝隙填充层309的外表面处，也不会发生如图2中的气隙填充(气隙305被第一金属垫3061的金属材料填充)问题。并且，由于气隙305的尺寸很小，所以不会影响半导体封装结构30的可靠性。

图3B为根据本实用新型又一实施例的半导体封装结构的剖视示意图。图3B中的半导体封装结构31与图3A中的半导体封装结构30的不同之处在于，第一材料308形成在第一探针垫3022上。第一材料308的表面与第一硬掩模层303的外表面共面。在一些实施例中，第一材料308为镍。

图3C为根据本实用新型另一实施例的半导体封装结构的剖视示意图。图3C中的半导体封装结构32与图3A中的半导体封装结构30的不同之处在于，第一材料308形成在第一探针垫3022上并且填充第一气隙305。第一材料308的表面与第一硬掩模层303的外表面共面。在另一些实施例中，第一材料308为例如聚酰亚胺的化合物或旋涂玻璃。

图3A至图3C中的半导体封装结构30至32均不会发生气隙填充问题，可以根据后续的工艺要求或者客户需求来选择图3A至图3C中的任一种半导体封装结构。

下面将参照图4至图7详细地描述制备图3A至图3C中的半导体封装结构30至32的方法。图4和图5示出了制备图3A中的半导体封装结构30的方法，图6和图7分别示出了制备图3B和图3C中的半导体封装结构31和32的方法。

图4示出了根据本实用新型一实施例的制备半导体封装结构的方法。如图4中的步骤(a)所示，裸片体400具有第一表面400a和第二表面400b，第一介电层401、第一金属层402和下硬掩模层403顺序地形成在裸片体400的第一表面400a上。可以使用例如沉积等常规工艺顺序地形成第一介电层401、第一金属层402和下硬掩模层403。第一介电层401可以包括在后续混合键合的退火操作中不发生降解变形的材料。在一些实施例中，第一介电层401包括氮化物或氧化物，例如氧化硅。在一些实施例中，第一金属层402是铝层。在一些实施例中，下硬掩模层403为氧化硅。

接着，采用光刻工艺或干蚀刻工艺对下硬掩模层403进行图案化，以暴露部分的第一金属层402(步骤(b))。

随后，采用例如沉积工艺在暴露的第一金属层402上形成第一金属垫层，并采用化学机械抛光(Chemical Mechanical Polishing，CMP)工艺图案化第一金属垫层的表面，以暴露下硬掩模层403并形成位于下硬掩模层403中的第一金属垫层4061(步骤(c))。

接下来，采用例如沉积工艺在下硬掩模层403上形成上硬掩模层404，上硬掩模层404覆盖下硬掩模层403和第一金属垫4061(步骤(d))。上硬掩模层404的材料可以与下硬掩模层403的材料相同。在一些实施例中，上硬掩模层404为氧化硅。

然后，采用光刻工艺或干蚀刻工艺对由上硬掩模层404和下硬掩模层403形成的第一硬掩模层403'进行图案化，以暴露部分的第一金属层402(步骤(e))。图案化第一硬掩模层403'所形成的缝隙邻近第一金属垫4061，但是第一金属垫4061由第一硬掩模层403'包围，不暴露到邻近的缝隙中。

如图4中的步骤(f)所示，利用图案化后的第一硬掩模层403'对第一金属层402进行图案化，以暴露部分的第一介电层401。

接下来，如图4中的步骤(g)所示，在第一介电层401的缝隙中形成缝隙填充层409，并暴露第一金属垫4061。具体地，在第一介电层401上形成覆盖第一介电层401、第一金属层402和第一硬掩模层403'的缝隙填充层409，然后对缝隙填充层409和第一硬掩模层403'进行CMP工艺以暴露第一金属垫4061。缝隙填充层409中靠近第一金属垫4061的狭小缝隙中有气隙405。气隙405的至少一部分暴露在缝隙填充层409的外表面处。

最后，对第一硬掩模层403'进行图案化，以形成用于探针测试的第一探针垫4022(步骤(h))。第一探针垫4022由暴露的第一金属层402形成。由于第一探针垫4022在最后一步形成，探针测试之后不会进行额外工艺，因此第一探针垫4022可以不被填充。第一探针垫4022之后没有额外的工艺，可有效地避免探针检测产生的颗粒影响第一金属垫4061和后续的混合键合工艺，从而提高产品良率。

图5示出了根据本实用新型又一实施例的制备半导体封装结构的方法。第一介电层501、第一金属层502、第一硬掩模层503'、第一金属垫5061、缝隙填充层509和第一气隙505以与图4中的步骤(a)至(g)相同的步骤形成在裸片体500上。为了避免重复，图5仅示出了相同的步骤(g)。图5中的制备方法与图4中的制备方法的不同之处在于，形成保护层507。

具体地，如图5中的步骤(h)所示，在第一硬掩模层503'上形成保护层507。保护层507覆盖第一硬掩模层503'、第一金属垫5061、缝隙填充层509和第一气隙505。在一些实施例中，保护层507的材料为介电材料。

随后，对保护层507和第一硬掩模层503'进行图案化，以形成第一探针垫5022(步骤(i))。

然后，通过例如CMP工艺去掉保护层507，以暴露第一硬掩模层503'、第一金属垫5061、缝隙填充层509和第一气隙505(步骤(j))。

图6示出了根据本实用新型另一实施例的制备半导体封装结构的方法。第一介电层601、第一金属层602、第一硬掩模层603'、第一金属垫6061、缝隙填充层609和第一气隙605以与图4中的步骤(a)至(g)相同的步骤形成在裸片体600上，保护层607和第一探针垫6022以与图5中的骤(h)和(i)相同的步骤形成在裸片体600上。为了避免重复，图6示出相同的步骤(g)至(i)。图6中所示的制备方法与图5中所示的制备方法的不同之处在于，在第一探针垫6022上形成有第一材料608。

具体地，如图6中的步骤(j)所示，采用化学镀工艺在第一探针垫6022上形成第一材料608。在一些实施例中，第一材料608为镍。

然后，去掉保护层607，以暴露第一硬掩模层603'、第一金属垫6061、缝隙填充层609和第一气隙605(步骤(j))。第一材料608的表面与第一硬掩模层603'的外表面共面。

图7示出了根据本实用新型再一实施例的制备半导体封装结构的方法。第一介电层701、第一金属层702、第一硬掩模层703'、第一金属垫7061、缝隙填充层709和第一气隙705以与图4中的步骤(a)至(g)相同的步骤形成在裸片体700上，保护层707和第一探针垫7022以与图5中的骤(h)和(i)相同的步骤形成在裸片体700上。为了避免重复，图7示出相同的步骤(g)至(i)。图7中所示的制备方法与图5中所示的制备方法的不同之处在于，在第一探针垫7022上和第一气隙705中均形成有第一材料708。

具体地，如图7中的步骤(j)所示，去掉保护层707，以暴露第一硬掩模层703'、第一金属垫7061、缝隙填充层709和第一气隙705。然后在第一探针垫7022上和第一气隙705中形成第一材料708。第一材料708填充第一气隙705。第一材料708的表面与第一硬掩模层703'的外表面共面。在另一些实施例中，第一材料708为例如聚酰亚胺的化合物或旋涂玻璃。

图3A至图3C中的半导体封装结构可以用于实施混合键合，以形成堆叠的半导体封装结构。下面将参照图8至图10描述实施混合键合后的半导体封装结构。

图8示为根据本实用新型一实施例的实施混合键合后的半导体封装结构的剖视示意图。如图8所示，半导体封装结构80包括堆叠的第一半导体封装结构和第二半导体封装结构。

第一半导体封装结构包括第一裸片体800，第一介电层801、第一金属层802、第一金属垫8061、第一硬掩模层803、第一缝隙填充层809以及第一气隙805。

第一裸片体800具有第一表面800a和与第一表面800a相对的第二表面800b。在一些实施例中，第一表面800a是第一裸片体800的活性表面，第二表面800b是第一裸片体800的背面。第一介电层801位于第一表面800a上。第一金属层802位于第一介电层801上并具有缝隙。第一金属垫8061位于第一金属层802上。第一硬掩模层803位于第一金属层802上，第一硬掩模层803围绕第一金属垫8061。第一缝隙填充层809填充第一金属层802的缝隙并接触第一硬掩模层803。第一气隙805位于第一缝隙填充层809中并邻近第一金属垫8061，第一气隙805的至少一部分暴露在第一缝隙填充层809的外表面处。

第一裸片体800还包括第一穿硅通孔(TSV)811，第一TSV 811延伸穿过第一介电层801并经由第一金属层802电连接到第一金属垫8061。

第一封装结构还包括用于探针测试的第一探针垫8022，其由暴露到第一硬掩模层803的外表面的第一金属层802的一部分形成。

第二半导体封装结构包括第二裸片体800'，第二介电层801'、第二金属层802'、第二金属垫8061'、第二硬掩模层803'、第二缝隙填充层809以及第二气隙805'。

第二裸片体800'堆叠在第一裸片体800的第一表面800a上方并具有面对第一裸片体800的第一表面800a的表面800b'。第二裸片体800'具有远离第一裸片体800的第一表面800a的另一表面800a'。第二介电层801'位于第二裸片800'的另一表面800a'上。一些实施例中，表面800b'是第二裸片体800'的背面，另一表面800a'是第二裸片体800'的活性表面。第二金属层802'位于第二介电层801'上并具有缝隙。第二金属垫8061'位于第二金属层802'上。第二硬掩模层803'位于第二金属层802'上，第二硬掩模层803'围绕第二金属垫8061'。第二缝隙填充层809'填充第二金属层802'的缝隙并接触第二硬掩模层803'。第二气隙805'位于第二缝隙填充层809'中并邻近第二金属垫8061'，第二气隙805'的至少一部分暴露在第二缝隙填充层809'的外表面处。

第二裸片体800'包括第二穿硅通孔(TSV)811'。第二TSV 811'的一端伸穿过第二介电层801'并经由第二金属层802'电连接到第二金属垫8061'，第二TSV 811'的另一端经由混合键合工艺键合到第一裸片体800的第一金属垫8061，从而使第一半导体封装结构和第二半导体封装结构电连接。

第二封装结构还包括用于探针测试的第二探针垫8022'，其由暴露到第二硬掩模层803'的外表面的第二金属层802'的一部分形成。

虽然图8示出了第二半导体封装结构的背面800b'键合到第一半导体封装结构的活性表面800a，但是也可以将第二半导体封装结构的活性表面800a'键合到第一半导体封装结构的活性表面800a。

图8中的第一半导体封装结构和第二半导体封装结构均为图3A中所示的半导体封装结构30。在一些实施例中，第一半导体封装结构和第二半导体封装结构也可以为图3B中所示的半导体封装结构31或图3C中所示的半导体封装结构32。

图9为根据本实用新型又一实施例的实施混合键合后的半导体封装结构的剖视示意图。图9中的实施混合键合后的半导体封装结构与图8中的实施混合键合后的半导体封装结构的区别之处在于，图9中用于实施混合键合的堆叠的第一半导体封装结构和第二半导体封装结构均为图3B中所示的半导体封装结构31。

具体而言，在第一半导体封装结构中，第一材料808形成在第一探针垫8022上，第一材料808的表面与第一硬掩模层803的外表面共面。在一些实施例中，第一材料808为镍。

在第二半导体封装结构中，第二材料808'形成在第二探针垫8022'上，第二材料808'的表面与第二硬掩模层803'的外表面共面。在一些实施例中，第二材料808'为镍。

图10为根据本实用新型另一实施例的实施混合键合后的半导体封装结构的剖视示意图。图10中的实施混合键合后的半导体封装结构与图8中的实施混合键合后的半导体封装结构的区别之处在于，图10中用于实施混合键合的堆叠的第一半导体封装结构和第二半导体封装结构均为图3C中所示的半导体封装结构32。

具体而言，在第一半导体封装结构中，第一材料808形成在第一探针垫8022上并形成在所述第一气隙805中，第一材料808的表面与第一硬掩模层803的外表面共面。在另一些实施例中，第一材料808为例如聚酰亚胺的化合物或旋涂玻璃。

在第二半导体封装结构中，第二材料808'形成在第二探针垫8022'上并形成在所述第二气隙805'中，第二材料808'的表面与第二硬掩模层803'的外表面共面。在另一些实施例中，第二材料808'为例如聚酰亚胺的化合物或旋涂玻璃。

本公开提供了一种对暴露的气隙具有高容忍性的半导体封装结构。所述半导体封装结构中的气隙在第一金属垫形成之后，由于暴露的气隙不会被第一金属垫材料填充，因此暴露的气隙不会影响半导体封装结构的可靠性。并且，由于本公开的半导体封装结构不需要覆盖气隙，所以半导体封装结构中的硬掩模层的厚度可以减小。另外，本公开的半导体封装结构在不填充探针垫的情况下也可以避免探针检测产生的颗粒影响混合键合。

本说明书中的描述经提供以使所述领域的技术人员能够进行或使用本实用新型。所属领域的技术人员将易于显而易见对本实用新型的各种修改，且本说明书中所定义的一般原理可应用于其它变化形式而不会脱离本实用新型的精神或范围。因此，本实用新型不限于本说明书所述的实例和设计，而是被赋予与本说明书所揭示的原理和新颖特征一致的最宽范围。

Claims (18)

1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：

第一裸片体，其具有第一表面和与所述第一表面相对的第二表面；

第一介电层，其位于所述第一表面上；

第一金属层，其位于所述第一介电层上并具有缝隙；

第一金属垫，其位于所述第一金属层上；

第一硬掩模层，其位于所述第一金属层上，所述第一硬掩模层围绕所述第一金属垫；

第一缝隙填充层，其填充所述第一金属层的所述缝隙并接触所述第一硬掩模层；

第一气隙，其位于所述第一缝隙填充层中并邻近所述第一金属垫，所述第一气隙的至少一部分暴露在所述第一缝隙填充层的外表面处。

2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一缝隙填充层接触所述第一介电层。

3.根据权利要求1所述的半导体封装结构，其特征在于，所述第一缝隙填充层的所述外表面与所述第一硬掩模层的外表面共面。

4.根据权利要求1所述的半导体封装结构，其特征在于，所述第一金属层的一部分暴露在所述第一硬掩模层的外表面以形成第一探针垫。

5.根据权利要求4所述的半导体封装结构，其特征在于，第一材料形成在所述第一探针垫上，并且所述第一材料具有与所述第一硬掩模层的所述外表面共面的表面。

6.根据权利要求5所述的半导体封装结构，其特征在于，所述第一材料是镍。

7.根据权利要求4所述的半导体封装结构，其特征在于，第一材料形成在所述第一探针垫上并且形成在所述第一气隙中，且所述第一材料具有与所述第一硬掩模层的所述外表面共面的表面。

8.根据权利要求7中所述的半导体封装结构，其特征在于，所述第一材料是聚酰亚胺或旋涂玻璃。

9.根据权利要求1所述的半导体封装结构，其特征在于，所述第一硬掩模层的厚度为1μm或更小。

10.根据权利要求1所述的半导体封装结构，其特征在于，所述第一金属垫具有与所述第一硬掩模层的外表面共面的表面。

11.根据权利要求1至10中的任一项所述的半导体封装结构，其特征在于，进一步包括：

第二裸片体，其堆叠在所述第一裸片体的所述第一表面上方并具有面对所述第一裸片体的所述第一表面的表面；

第二介电层，其位于所述第二裸片体的另一表面上，所述另一表面远离所述第一裸片体的所述第一表面；

第二金属层，其位于所述第二介电层上并具有缝隙；

第二金属垫，其位于所述第二金属层上；

第二硬掩模层，其位于所述第二金属层上，所述第二硬掩模层围绕所述第二金属垫；

第二缝隙填充层，其填充所述第二金属层的所述缝隙并接触所述第二硬掩模层；

第二气隙，其位于所述第二缝隙填充层中并邻近所述第二金属垫，所述第二气隙的至少一部分暴露在所述第二缝隙填充层的外表面处。

12.根据权利要求11所述的半导体封装结构，其特征在于，所述第一裸片体包括第一穿硅通孔(TSV)，所述第一TSV延伸穿过第一介电层并经由所述第一金属层电连接到所述第一金属垫。

13.根据权利要求11所述的半导体封装结构，其特征在于，所述第二裸片体包括第二穿硅通孔(TSV)，且所述第二TSV键合到所述第一金属垫。

14.根据权利要求11所述的半导体封装结构，其特征在于，所述第二金属层的一部分暴露在所述第二硬掩模层的外表面处，以形成第二探针垫。

15.根据权利要求14所述的半导体封装结构，其特征在于，第二材料形成在所述第二探针垫上，且所述第二材料具有与所述第二硬掩模层的所述外表面共面的表面。

16.根据权利要求15所述的半导体封装结构，其特征在于，所述第二材料是镍。

17.根据权利要求14所述的半导体封装结构，其特征在于，第二材料形成在所述第二探针垫上并形成在所述第二气隙中，且所述第二材料具有与所述第二硬掩模层的所述外表面共面的表面。

18.根据权利要求17所述的半导体封装结构，其特征在于，所述第二材料是聚酰亚胺或旋涂玻璃。

Images