CN112366131B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN112366131B
CN112366131B CN202011134955.8A CN202011134955A CN112366131B CN 112366131 B CN112366131 B CN 112366131B CN 202011134955 A CN202011134955 A CN 202011134955A CN 112366131 B CN112366131 B CN 112366131B
Authority
CN
China
Prior art keywords
metal layer
layer
exposed surface
semiconductor structure
convex part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011134955.8A
Other languages
English (en)
Other versions
CN112366131A (zh
Inventor
叶国梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202011134955.8A priority Critical patent/CN112366131B/zh
Priority to PCT/CN2020/126792 priority patent/WO2022082872A1/zh
Publication of CN112366131A publication Critical patent/CN112366131A/zh
Application granted granted Critical
Publication of CN112366131B publication Critical patent/CN112366131B/zh
Priority to US18/155,745 priority patent/US20230154807A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件的制造方法，获取预处理半导体结构，预处理半导体结构包括具有第一暴露面的金属层，金属层第一暴露面具有凸起部；在金属层第一暴露面设置保护层，保护层至少覆盖金属层除凸起部以外的其它部分；去除凸起部以在金属层上形成金属层的第二暴露面；在第一暴露面的所在区域上形成介质层，且介质层完全覆盖第一暴露面的所在区域。本发明提供的半导体器件的制造方法通过在金属层除凸起部的其它部位上覆盖保护层保护金属层；蚀刻掉凸起部，对半导体器件的金属层表面进行修整，避免凸起部影响半导体器件的后续制程，在金属层上覆盖保护层，使得半导体器件的表面平整，更有利于半导体器件的后续制程，方法简单，便于实施。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体器件制造技术领域，特别是涉及一种半导体器件的制造方法。
背景技术
半导体器件的制程中需要进行电性测试以对器件质量进行检测，但是进行电性测试的针扎入金属层后会造成金属层面的形变，形变的高度甚至会高达3微米以上。对于测试后的半导体器还需要进行后制程，例如：键合、光刻等工艺时，铝垫表面的针痕会造成制程异常，甚至报废。目前对于存在针痕的金属层面没有特别的工艺进行处理，所以通常跳过对半导体器件的电性测试，直接进行后制程。待所有制程做完后再进行其它测试。但是，跳过制程中的电性测试在之后进行测试，难以查清最后的电性异常是由于前制程导致还是后制程导致，如果半导体器件在前制程中已经出现电性异常，未及时区分会造成后制程工序和材料的浪费。
发明内容
本发明主要解决的技术问题是提供一种半导体器件的制造方法，解决现有技术中电性测试针痕影响半导体器件后制程的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种半导体器件的制造方法，该制造方法包括：获取预处理半导体结构，预处理半导体结构包括具有第一暴露面的金属层，金属层第一暴露面具有凸起部；在金属层第一暴露面设置保护层，保护层至少覆盖金属层除凸起部以外的其它部分；去除凸起部以在金属层上形成金属层的第二暴露面；在第一暴露面的所在区域上形成介质层，且介质层完全覆盖第一暴露面的所在区域。
其中，获取预处理半导体结构的步骤包括：提供半导体结构，半导体结构包括衬底、设置于衬底表面的覆盖层以及设置于覆盖层内的金属层；对覆盖层进行开口，从而使金属层暴露形成第一暴露面；将探针插入金属层的第一暴露面，对半导体结构进行电性测试，使得金属层的第一暴露层表面形成凸起部。
其中，获取预处理半导体结构的步骤包括：提供半导体结构，半导体结构包括衬底、设置于衬底表面的金属层，金属层暴露的表面为第一暴露面；将探针插入金属层第一暴露面，对半导体结构进行电性测试，使得金属层表面形成凸起部。
其中，在金属层的第一暴露面设置保护层的步骤包括：在金属层的第一暴露面上沉积保护层，其中，覆盖凸起部的保护层的厚度小于覆盖金属层除凸起部以外的其它部分的保护层的厚度。
其中，在金属层的第一暴露面上沉积保护层的方法为化学气相沉积法，保护层为二氧化硅层或氮化硅层。
其中，去除凸起部以在金属层上形成金属层的第二暴露面的步骤包括：通过干法刻蚀去除凸起部上覆盖的保护层形成暴露凸起部，同时减薄覆盖金属层除凸起部以外的其它部分的保护层；对暴露凸起部进行湿法刻蚀以在金属层上形成金属层第二暴露面。
其中，去除凸起部以在金属层上形成金属层的第二暴露面的步骤包括：通过切割去除凸起部，或通过切割去除凸起部和凸起部上覆盖的保护层。
其中，在第一暴露面的所在区域上形成介质层，且介质层完全覆盖第一暴露面的所在区域的步骤之后进一步包括：对介质层进行表面平坦化。
其中，对介质层进行表面平坦化的步骤之后进一步包括：在介质层上设置导电插塞，导电插塞的一端与金属层电连接，导电插塞将金属层进行电引出。
其中，在介质层上设置导电插塞具体包括：在平坦化的介质层上形成开孔，使金属层部分暴露；在开孔内填充导电材料。
其中，金属层的材料为铝，导电插塞的材料为铜。
本发明的有益效果是：区别于现有技术的情况，提供的一种半导体器件的制造方法，获取预处理半导体结构，预处理半导体结构包括具有第一暴露面的金属层，金属层第一暴露面具有凸起部；在金属层第一暴露面设置保护层，保护层至少覆盖金属层除凸起部以外的其它部分；去除凸起部以在金属层上形成金属层的第二暴露面；在第一暴露面的所在区域上形成介质层，且介质层完全覆盖第一暴露面的所在区域。本发明提供的半导体器件的制造方法通过在金属层除凸起部的其它部位上覆盖保护层保护金属层；蚀刻掉凸起部，对半导体结构的金属层表面进行修整，避免凸起部高度过高导致后续覆盖金属层的介质层过厚，也能避免凸起部的存在使得覆盖金属层的介质层填充时凸起部周圈产生空隙从而影响半导体结构的后续制程，在金属层上覆盖保护层，使得半导体结构的表面平整，更有利于半导体结构的后续制程，方法简单，便于实施。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明提供的半导体器件的制造方法的流程示意图；
图1(a)至图1(g)是图1提供的半导体器件的制造方法步骤对应的产品结构示意图；
图2是本发明提供的半导体器件的制造方法一具体实施例的流程示意图；
图3(a)至图3(k)是图2提供的半导体器件的制造方法步骤对应的产品结构示意图；
图4是本发明提供的半导体器件的制造方法另一具体实施例的流程示意图；
图5(a)至图5(d)是图4提供的半导体器件的制造方法步骤对应的产品结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本发明中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个所述特征。本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果所述特定姿态发生改变时，则所述方向性指示也相应地随之改变。本申请实施例中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或组件。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现所述短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明的“半导体器件结构”可以是晶圆结构，也可以是芯片结构，或其它半导体器件结构。通常制备包括芯片或其它半导体器件的晶圆结构。为了便于理解本发明，本发明先介绍半导体器件结构的制备方法。
请参阅图1和图1(a)至图1(g)，图1是本发明提供的半导体器件的制造方法的流程示意图；图1(a)至图1(g)是图1提供的半导体器件的制造方法步骤对应的产品结构示意图。本实施提供的半导体器件的制造方法具体包括如下步骤。
S11：获取预处理半导体结构；预处理半导体结构包括具有第一暴露面的金属层，金属层第一暴露面具有凸起部。
具体地，提供一半导体结构。请参阅图1(a)，半导体结构包括衬底101、设置于衬底101表面的金属层103，金属层103暴露的表面为第一暴露面1032。具体地，第一暴露面1032为金属层103远离衬底101的表面和侧面。将探针插入金属层103的第一暴露面1032，对半导体结构进行电性测试，使得金属层103的第一暴露面1032形成凸起部1031。在另一可选实施例中，请参阅图1(b)，半导体结构包括衬底101、设置于衬底101表面的覆盖层102以及设置于覆盖层102内的金属层103；对覆盖层102进行开口，从而使部分金属层103暴露，金属层103暴露的表面为第一暴露面1032；将探针插入金属层103第一暴露面1032，对半导体结构进行电性测试，使得金属层103第一暴露面1032形成凸起部1031。
S12：在金属层第一暴露面设置保护层，保护层至少覆盖金属层除凸起部以外的其它部分。
具体地，请参阅图1(c)，在金属层103的第一暴露面1032上沉积保护层104，以对金属层103的第一暴露面1032进行台阶覆盖(step coverage)，使覆盖凸起部1031的保护层104厚度小于覆盖金属层103除凸起部1031的其它部分的保护层104厚度；通过干法刻蚀(blanketch)，去除覆盖凸起部1031的保护层104，同时减薄覆盖金属层103除凸起部1031的其它部分的保护层104。在另一可选实施例中，请参阅图1(d)，在金属层103的第一暴露面1032上沉积保护层104，保护层104覆盖金属层除凸起部1031以外的其它部分，不需要去除凸起部1031上覆盖的保护层104。
在一具体实施例中，通过化学气相沉积法在金属层103的第一暴露面1032上沉积保护层104，保护层104可以为二氧化硅层或氮化硅层。
S13：去除凸起部以在金属层上形成金属层的第二暴露面。
具体地，请参阅图1(e)，对凸起部1031先进行干法刻蚀形成暴露凸起部1031，接着对暴露凸起部1031进行湿法刻蚀以在金属层103上形成金属层103的第二暴露面1033。在一可选实施例中，对暴露凸起部1031可以通过切割的方式去除凸起部1031，以在金属层103上形成金属层103的第二暴露面1033。在一可选实施例中，当凸起部1031上覆盖的保护层104未去除，也可以通过切割的方式将凸起部1031以及凸起部1031上覆盖的保护层104一同去除，以在金属层103上形成金属层103的第二暴露面1033。
S14：在第一暴露面的所在区域上形成介质层，以使介质层完全覆盖第一暴露面的所在区域。
具体地，可以通过化学气相沉积在去除凸起部1031的金属层103上沉积介质层105，使介质层105覆盖第一暴露面的所在区域1032，也即介质层105覆盖保护层104和第二暴露面1033。
在一可选实施例中，请参阅图1(f)，在第一暴露面1032的所在区域上形成介质层105，以使介质层105完全覆盖第一暴露面1032的所在区域。其中，第一暴露面1032的所在区域为通过覆盖层102上开口暴露的金属层103的表面，在去除凸起部1031之前和之后，第一暴露面1032的所在区域是指同一个区域。
在另一可选实施例中，请参阅图1(g)，在金属层103的所在区域上形成介质层105，以使介质层105完全覆盖金属层103的所在区域。其中，第一暴露面1032的所在区域为金属层103与衬底101非接触的表面，在去除凸起部1031之前和之后，第一暴露面1032的所在区域是指同一个区域。
介质层105可以为氧化硅层、氮化硅层或氧化硅层与氮化硅层的复合结构层。介质层105用于后续工艺中对金属层103的保护。之后对介质层105进行表面平坦化。在一可选实施例中，在介质层105上设置导电插塞，导电插塞的一端与金属层103去除凸起部1031的第一暴露面1032连接，导电插塞将金属层103进行电引出。在一具体实施例中，对介质层105进行表面平坦化，平坦化后的介质层105表面不低于金属层103表面；在平坦化的介质层105上形成开孔，使金属层103部分暴露；在开孔内填充导电材料。其中，金属层103的材料为铝，导电插塞的材料为铜。
之后进一步还可以包括键合、光刻等其它工艺制程。
本实施例提供的一种半导体器件的制造方法，通过获取预处理半导体结构，预处理半导体结构包括具有第一暴露面的金属层，金属层第一暴露面具有凸起部；在金属层第一暴露面设置保护层，保护层至少覆盖金属层除凸起部以外的其它部分；去除凸起部以在金属层上形成金属层的第二暴露面；在第一暴露面的所在区域上形成介质层，且介质层完全覆盖第一暴露面的所在区域。本发明提供的半导体器件的制造方法通过在金属层除凸起部的其它部位上覆盖保护层保护金属层；去掉凸起部，对半导体结构的金属层表面进行修整，避免凸起部高度过高导致后续覆盖金属层的介质层过厚，也能避免凸起部的存在使得覆盖金属层的介质层填充时凸起部周圈产生空隙从而影响半导体结构的后续制程，在金属层上覆盖保护层，使得半导体结构的表面平整，更有利于半导体结构的后续制程，方法简单，便于实施。
请参阅图2、图3(a)至图3(k)，图2是本发明提供的半导体器件的制造方法具体实施例的流程示意图；图3(a)至图3(k)是图2提供的半导体器件的制造方法步骤对应的产品结构示意图。本实施提供的半导体器件的制造方法具体包括如下步骤。
S201：提供半导体结构，半导体结构包括衬底、设置于衬底表面的覆盖层以及设置于覆盖层内的金属层。
具体地，提供的半导体结构10可以为晶圆或其它半导体结构10。本实施例中，半导体结构10为晶圆。请参见图3(a)，半导体结构10包括：衬底101、覆盖层102以及金属层103。其中，覆盖层102覆盖于衬底101表面。金属层103设置于覆盖层102内部。
在一具体实施例中，衬底101为半导体材料。例如衬底101可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，GermaniumOnInsulator)等。在一可选实施例中，衬底101还可以为包括其它元素半导体或化合物半导体的衬底101，例如GaAs、InP或SiC等。在一实施例中，衬底101还可以为叠层结构，例如Si/SiGe等。在一实施例中，衬底101还可以为其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，该衬底101为Si衬底。
在一具体实施例中，覆盖层102为绝缘介质层。该覆盖层102可以为单层结构，也可以为层叠结构。例如，覆盖层102的材料可以为氮化硅、氧化硅或其组合。其中，氧化硅可以为FSG(Fluorinated Silicate Glass，氟硅酸盐玻璃)。其中，覆盖层102起到隔离作用，防止金属层103的元素扩散至衬底101结构中。
在一具体实施例中，金属层103可以设置于一覆盖层102的内部；也可以设置于堆叠的相邻覆盖层102之间。金属层103的材料可以为铜、铝、钨等材料中的一种，也可以是其它导电材料。本实施例中，金属层103的材料为铝。
S202：对覆盖层进行开口，从而使金属层暴露形成第一暴露面。
具体的，请参见图3(b)，可以通过干法刻蚀覆盖层102远离衬底101的表面，使覆盖层102中的金属层103的表面暴露形成第一暴露面1032。在一可选实施例中，在覆盖层102上设置的开口宽度可以小于金属层103的宽度。具体的，在覆盖层102上设计开窗位置，并通过等离子体刻蚀，直至覆盖层102中的金属层103的表面裸露，暴露的金属层103表面为第一暴露面1032。也可以通过其它干法刻蚀实现裸露金属层103的表面。
S203：将探针插入金属层第一暴露面，对半导体结构进行电性测试，使得金属层的第一暴露层表面形成凸起部。
具体的，对上述半导体结构10进行电性测试，将电性测试的探针从覆盖层102开口处裸露的金属层103的第一暴露面1032上插入金属层103的内部，金属层103的第一暴露面1032由于探针的插入造成与插入位置临近的区域形成凸起部1031。检测该半导体结构10的电性，判断半导体结构10是否为不良品。待检测结束后，将探针拔出，金属层103的第一暴露面1032出现凹陷区和凸起部1031，请参见图3(c)，进而得到预处理后的半导体结构10。
S204：在金属层第一暴露面上沉积保护层，其中，覆盖凸起部的保护层的厚度小于覆盖金属层除凸起部以外的其它部分的保护层的厚度。
具体的，通过化学气相沉积法将保护层104沉积在金属层103的第一暴露面1032，使沉积在凸起部1031的保护层104的厚度小于金属层103除凸起部1031的其它部分表面沉积的保护层104的厚度。在另一可选实施例中，还可以通过热氧化成膜、涂胶、金属溅射等方式将保护层覆盖在金属层103上，且使得保护层104在凸起部1031表面覆盖的厚度小于在除凸起部1031的其它部分覆盖保护层104的厚度，使得保护层104在金属层103上的厚度呈现台阶覆盖的状态，请参见图3(d)。在另一具体实施例中，保护层104的材料可以为氮化物，也可以为氧化物材料。本实施例中，保护层104的材料具体可以为二氧化硅或氮化硅。
S205：通过干法刻蚀去除凸起部上覆盖的保护层形成暴露凸起部，同时减薄覆盖金属层除凸起部以外的其它部分的保护层。
具体的，请参见图3(e)，对金属层103上呈现台阶覆盖的保护层104进行刻蚀。在一可选实施例中，通过等离子体刻蚀法对金属层103上的保护层104进行刻蚀，直至金属层103的凸起部1031上覆盖的保护层104全部被蚀刻掉，除凸起部1031的其它部分表面还覆盖保护层104。其中，刻蚀气体包括NF3、CH3F、CHF3、含氧气体，其中氟(F)的作用是与构成保护层的二氧化硅或氮化硅反应。金属层103的凸起部1031裸露；同时金属层103除凸起部1031的其它部分表面覆盖的保护层104的厚度减薄，得到金属层103上除凸起部1031的其它部分表面覆盖保护层104的半导体结构10。
S206：对暴露凸起部进行湿法刻蚀以在金属层上形成金属层第二暴露面。
具体地，请参见图3(f)，通过湿法刻蚀的方式对金属层103暴露的凸起部1031进行去除。在一可选实施例中，可以通过酸洗或碱洗的方式，将金属层103上未经过保护层104覆盖的凸起部1031进行刻蚀得到金属层103的第二暴露面1033，进而对电性测试探针造成的凸起部1031进行了修整，避免凸起部1031对预处理后的半导体结构10的后续制程造成影响。需要说明的是，对暴露凸起部进行湿法刻蚀时，同时也会部分或者全部去除金属层103上除凸起部1031的其它部分表面覆盖的保护层104，得到的金属层103第二暴露面1033面积会大于仅仅去除凸起部1031后金属层103第二暴露面1033面积，本申请对此不做限定。
S207：在第一暴露面的所在区域上形成介质层，以使介质层完全覆盖第一暴露面的所在区域。
具体地，请参见图3(g)，通过化学气相沉积法在金属层103的第二暴露面1033以及去除凸起部1031后金属层103表面覆盖的剩余保护层104上沉积介质层105。使介质层105的沉积厚度不小于覆盖层102远离衬底101表面到金属层103的距离。在另一可选实施例中，还可以通过热氧化成膜、涂胶、金属溅射等方式在第二暴露面1033以及去除凸起部1031后金属层103表面覆盖的剩余保护层104上沉积介质层105。在一具体实施例中，介质层105的材料可以为氮化物、氧化物材料中的一种或它们的组合。介质层105可以与覆盖层102的材料相同，介质层105用于后续工艺中对金属层103的保护。
S208：对介质层进行表面平坦化，得到表面平坦的介质层。
具体的，请参见图3(h)，使得介质层105的裸露面平整。在一具体实施例中，通过物理机械研磨工艺对介质层105远离金属层103的表面进行磨平，使得介质层105的裸露面平整，进而得到表面平坦的介质层105。
S209：在表面平坦化后的介质层上形成开孔，使金属层部分暴露。
具体的，请参见图3(i)，可以在表面平坦化后的介质层105上设置掩膜层108，根据需要在掩膜层108的表面形成窗口。在一具体实施例中，掩膜层108为光刻胶。具体地，在光刻胶远离介质层105的表面覆盖掩膜板后进行光照处理，将未光照部分的光刻胶洗除形成通孔，使光照部分形成掩膜层108，介质层105的部分表面通过该通孔暴露。通过干刻蚀的方法去除通过该通孔暴露的介质层105，在介质层105上形成开孔106，金属层103的部分通过该开孔106暴露。请参见图3(j)，去除介质层105上的掩膜层108，使介质层105远离金属层103的表面裸露。也可以通过其它方式在介质层105上设置开孔106，使部分金属层103裸露。可以理解，在其它实施例中，也可以先不去除掩膜层108，等后续在开孔106内填充金属后，平坦化过程中一并去除掩膜层108。
可以理解，开孔106也可以是其它实现金属外连的作用的通孔，此处仅仅是举例说明，而非限定。
S210：在开孔内填充金属形成导电插塞。
具体地，请参见图3(k)，通过在开孔106中先沉积金属，使金属在开孔106的内壁上形成种子层，再通过电镀的方式将金属填充进开孔106中，在开孔106中形成导电插塞107。导电插塞的一端与金属层覆盖有保护层104的部分连接。对介质层105上沉积电镀的金属进行研磨，使介质层105远离金属层103的表面裸露，同时开孔106中的导电插塞107的一端裸露且与介质层105远离金属层103的表面平齐。在一具体实施例中，可以采用机械研磨工艺将多余的沉积电镀金属材料去除。
S211：通过导电插塞将半导体结构与另一半导体结构进行键合。
具体的，将上述得到的半导体结构10可以通过导电插塞107与另一半导体结构10进行键合。
本实施例提供的一种半导体器件的制造方法，通过获取预处理半导体结构，预处理半导体结构包括具有第一暴露面的金属层，金属层第一暴露面具有凸起部；在金属层第一暴露面设置保护层，保护层至少覆盖金属层除凸起部以外的其它部分；去除凸起部以在金属层上形成金属层的第二暴露面；在第一暴露面的所在区域上形成介质层，且介质层完全覆盖第一暴露面的所在区域。本发明提供的半导体器件的制造方法通过在金属层除凸起部的其它部位上覆盖保护层保护金属层；蚀刻掉凸起部，对半导体结构的金属层表面进行修整，避免凸起部高度过高导致后续覆盖金属层的介质层过厚，也能避免凸起部的存在使得覆盖金属层的介质层填充时凸起部周圈产生空隙从而影响半导体结构的后续制程，在金属层上覆盖保护层，使得半导体结构的表面平整，更有利于半导体结构的后续制程，方法简单，便于实施。
请参阅图4和图5(a)至图5(d)，图4是本发明提供的半导体器件的制造方法另一具体实施例的流程示意图；图5(a)至图5(d)是图4提供的半导体器件的制造方法步骤对应的产品结构示意图。本实施提供的半导体器件的制造方法具体包括如下步骤。
S401：提供半导体结构，半导体结构包括衬底、设置于衬底表面的覆盖层以及设置于覆盖层内的金属层。
S402：对覆盖层进行开口，从而使金属层暴露形成第一暴露面。
S403：将探针插入金属层第一暴露面，对半导体结构进行电性测试，使得金属层的第一暴露层表面形成凸起部。
S404：在金属层第一暴露面上沉积保护层，其中，覆盖凸起部的保护层的厚度小于覆盖金属层除凸起部以外的其它部分的保护层的厚度。
S405：通过干法刻蚀去除凸起部上覆盖的保护层形成暴露凸起部，同时减薄覆盖金属层除凸起部以外的其它部分的保护层。
S406：对暴露凸起部进行湿法刻蚀以在金属层上形成金属层第二暴露面。
S407：在第一暴露面的所在区域上形成介质层，以使介质层完全覆盖第一暴露面的所在区域。
本实施例中的步骤S401至S407的具体实现方式与上述实施例中的步骤S201至S207的具体实现方式相同。
S408：在介质层上形成开孔，以使金属层部分暴露。
具体地，请参阅图5(a)，半导体结构50包括衬底501、覆盖层502以及金属层503，金属层503上覆盖有保护层504，保护层504上沉积有介质层505。在覆盖的未进行处理的介质层505上设置掩膜层508，根据需要在掩膜层508的平坦表面形成窗口。在一具体实施例中，掩膜层508为光刻胶。具体地，在光刻胶远离介质层505的表面覆盖掩膜板，将掩膜板置于光刻胶的平坦区域后进行光照处理。其中，光刻胶的平坦区域即为金属层503的平坦区域。将未光照部分的光刻胶洗除形成通孔，使光照部分形成掩膜层508，介质层505的部分表面通过该通孔暴露。请参阅图5(b)，通过干刻蚀的方法去除通过该通孔暴露的介质层505，在介质层505上形成开孔506，金属层503的部分通过该开孔506暴露。去除介质层505上的掩膜层508，使介质层505远离金属层503的表面裸露。也可以通过其它方式在介质层505上设置开孔506，使部分金属层503裸露。可以理解，在其它实施例中，也可以先不去除掩膜层508，等后续在开孔506内填充金属后，平坦化过程中一并去除掩膜层508。
S409：在开孔内填充金属形成导电插塞。
具体地，请参阅图5(c)，通过在开孔506中先沉积金属，使金属在开孔506的内壁上形成种子层，再通过电镀的方式将金属填充进开孔506中，在开孔506中形成导电插塞507。
S410：对介质层进行表面平坦化，得到表面平坦化的半导体结构。
具体地，请参阅图5(d)，对介质层505远离金属层503的表面进行平坦化，同时介质层505上设置的掩膜层508和沉积电镀的金属也被清除。使介质层505远离金属层503的表面裸露，同时处理导电插塞507，使导电插塞507的裸露端与平坦化后的介质层505远离金属层503的表面平齐，得到表面平坦化的半导体结构50。
S411：通过导电插塞将半导体结构与另一半导体结构进行键合。
具体的，将上述得到的半导体结构50可以通过导电插塞507与另一半导体结构50进行键合。
本实施例提供的一种半导体器件的制造方法，，通过获取预处理半导体结构，预处理半导体结构包括具有第一暴露面的金属层，金属层第一暴露面具有凸起部；在金属层第一暴露面设置保护层，保护层至少覆盖金属层除凸起部以外的其它部分；去除凸起部以在金属层上形成金属层的第二暴露面；在第一暴露面上方和第二暴露面上方形成介质层，介质层保护金属层。本发明提供的半导体器件的制造方法通过在金属层除凸起部的其它部位上覆盖保护层保护金属层；蚀刻掉凸起部，对半导体结构的金属层表面进行修整，避免凸起部高度过高导致后续覆盖金属层的介质层过厚，也能避免凸起部的存在使得覆盖金属层的介质层填充时凸起部周圈产生空隙从而影响半导体结构的后续制程，在金属层上覆盖保护层，使得半导体结构的表面平整，更有利于半导体结构的后续制程，方法简单，便于实施。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (11)

1.一种半导体器件的制造方法，其特征在于，所述制造方法包括：
获取预处理半导体结构，所述预处理半导体结构包括具有第一暴露面的金属层，所述金属层的第一暴露面具有凸起部；所述凸起部为探针插入所述金属层的第一暴露面形成的；
在所述金属层的第一暴露面设置保护层，所述保护层至少覆盖所述金属层除所述凸起部以外的其它部分；
去除所述凸起部以在所述金属层上形成所述金属层的第二暴露面；
在所述第一暴露面的所在区域上形成介质层，且所述介质层完全覆盖所述第一暴露面的所在区域。
2.根据权利要求1所述半导体器件的制造方法，其特征在于，所述获取预处理半导体结构的步骤包括：
提供半导体结构，所述半导体结构包括衬底、设置于所述衬底表面的覆盖层以及设置于所述覆盖层内的金属层；
对所述覆盖层进行开口，从而使所述金属层暴露形成所述第一暴露面；
将探针插入所述金属层的第一暴露面，对所述半导体结构进行电性测试，使得所述金属层的第一暴露层表面形成所述凸起部。
3.根据权利要求1所述半导体器件的制造方法，其特征在于，所述获取预处理半导体结构的步骤包括：
提供半导体结构，所述半导体结构包括衬底、设置于所述衬底表面的金属层，所述金属层暴露的表面为第一暴露面；
将探针插入所述金属层第一暴露面，对所述半导体结构进行电性测试，使得所述金属层表面形成所述凸起部。
4.根据权利要求1所述半导体器件的制造方法，其特征在于，所述在所述金属层的第一暴露面设置保护层的步骤包括：
在所述金属层的第一暴露面上沉积所述保护层，其中，覆盖所述凸起部的所述保护层的厚度小于覆盖所述金属层除所述凸起部以外的其它部分的所述保护层的厚度。
5.根据权利要求4所述半导体器件的制造方法，其特征在于，所述在所述金属层的第一暴露面上沉积所述保护层的方法为化学气相沉积法，所述保护层为二氧化硅层或氮化硅层。
6.根据权利要求4所述半导体器件的制造方法，其特征在于，所述去除所述凸起部以在所述金属层上形成所述金属层的第二暴露面的步骤包括：
通过干法刻蚀去除所述凸起部上覆盖的所述保护层形成暴露凸起部，同时减薄覆盖所述金属层除所述凸起部以外的其它部分的所述保护层；
对所述暴露凸起部进行湿法刻蚀以在所述金属层上形成所述金属层第二暴露面。
7.根据权利要求1所述半导体器件的制造方法，其特征在于，所述去除所述凸起部以在所述金属层上形成所述金属层的第二暴露面的步骤包括：通过切割去除所述凸起部，或通过切割去除所述凸起部和所述凸起部上覆盖的所述保护层。
8.根据权利要求1所述半导体器件的制造方法，其特征在于，所述在所述第一暴露面的所在区域上形成介质层，且所述介质层完全覆盖所述第一暴露面的所在区域的步骤之后进一步包括：对所述介质层进行表面平坦化。
9.根据权利要求8所述半导体器件的制造方法，其特征在于，所述对所述介质层进行表面平坦化的步骤之后进一步包括：在所述介质层上设置导电插塞，所述导电插塞的一端与所述金属层电连接，所述导电插塞将所述金属层进行电引出。
10.根据权利要求9所述半导体器件的制造方法，其特征在于，所述在所述介质层上设置导电插塞具体包括：
在平坦化的所述介质层上形成开孔，使所述金属层部分暴露；
在所述开孔内填充导电材料。
11.根据权利要求9所述半导体器件的制造方法，其特征在于，所述金属层的材料为铝，所述导电插塞的材料为铜。
CN202011134955.8A 2020-10-21 2020-10-21 一种半导体器件的制造方法 Active CN112366131B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011134955.8A CN112366131B (zh) 2020-10-21 2020-10-21 一种半导体器件的制造方法
PCT/CN2020/126792 WO2022082872A1 (zh) 2020-10-21 2020-11-05 一种半导体器件的制造方法
US18/155,745 US20230154807A1 (en) 2020-10-21 2023-01-18 Manufacturing method for semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011134955.8A CN112366131B (zh) 2020-10-21 2020-10-21 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN112366131A CN112366131A (zh) 2021-02-12
CN112366131B true CN112366131B (zh) 2023-01-03

Family

ID=74511490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011134955.8A Active CN112366131B (zh) 2020-10-21 2020-10-21 一种半导体器件的制造方法

Country Status (3)

Country Link
US (1) US20230154807A1 (zh)
CN (1) CN112366131B (zh)
WO (1) WO2022082872A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192878B (zh) * 2021-04-27 2023-09-29 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
CN114999946A (zh) * 2022-06-07 2022-09-02 武汉新芯集成电路制造有限公司 测试垫处理方法以及半导体器件的制备方法
CN118658835A (zh) * 2024-08-14 2024-09-17 合肥晶合集成电路股份有限公司 半导体器件的制备方法、半导体器件以及测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628379A (zh) * 2002-06-21 2005-06-15 富士通株式会社 半导体装置及其制造方法
CN1741260A (zh) * 2004-08-26 2006-03-01 恩益禧电子股份有限公司 半导体器件、其测试方法和设备及制造半导体器件的方法
CN1848406A (zh) * 2005-04-13 2006-10-18 台湾积体电路制造股份有限公司 形成多层半导体元件的方法
JP2012028596A (ja) * 2010-07-26 2012-02-09 Renesas Electronics Corp 半導体装置の製造方法
CN109166843A (zh) * 2018-08-28 2019-01-08 武汉新芯集成电路制造有限公司 半导体器件及其制作方法、半导体器件测试方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105379B2 (en) * 2004-04-28 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Implementation of protection layer for bond pad protection
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US9105687B1 (en) * 2014-04-16 2015-08-11 Nxp B.V. Method for reducing defects in shallow trench isolation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628379A (zh) * 2002-06-21 2005-06-15 富士通株式会社 半导体装置及其制造方法
CN1741260A (zh) * 2004-08-26 2006-03-01 恩益禧电子股份有限公司 半导体器件、其测试方法和设备及制造半导体器件的方法
CN1848406A (zh) * 2005-04-13 2006-10-18 台湾积体电路制造股份有限公司 形成多层半导体元件的方法
JP2012028596A (ja) * 2010-07-26 2012-02-09 Renesas Electronics Corp 半導体装置の製造方法
CN109166843A (zh) * 2018-08-28 2019-01-08 武汉新芯集成电路制造有限公司 半导体器件及其制作方法、半导体器件测试方法

Also Published As

Publication number Publication date
WO2022082872A1 (zh) 2022-04-28
US20230154807A1 (en) 2023-05-18
CN112366131A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
CN112366131B (zh) 一种半导体器件的制造方法
US7453150B1 (en) Three-dimensional face-to-face integration assembly
US7932602B2 (en) Metal sealed wafer level CSP
US7728396B2 (en) Semiconductor structures
EP0523856A2 (en) Method of via formation for multilevel interconnect integrated circuits
US10943853B2 (en) Semiconductor device and manufacturing method thereof
US20060216921A1 (en) Through conductor and its manufacturing method
JP5721742B2 (ja) ウェハ構造の電気的結合
US20170345863A1 (en) Imaging device and method of manufacturing the same
US20110151597A1 (en) Analysis method for semiconductor device
WO2010052933A1 (ja) 半導体装置および半導体装置の製造方法
US20240170475A1 (en) Method for manufacturing semiconductor device, semiconductor device, integrated circuit element, and method for manufacturing integrated circuit element
CN109166843B (zh) 半导体器件及其制作方法、半导体器件测试方法
US6616784B2 (en) Method for fabricating transmission electron microscope
US8697455B2 (en) Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same
US9059110B2 (en) Reduction of fluorine contamination of bond pads of semiconductor devices
CN111293047B (zh) 晶圆、半导体器件及其制造方法
CN116387162A (zh) 半导体器件及其制作方法
US12014953B2 (en) Semiconductor device mitigating parasitic capacitance and method of fabricating the same
KR101287308B1 (ko) 홈으로 분리된 접촉 패드들을 갖는 박형화된 이미지 센서
KR100996305B1 (ko) 반도체 소자의 제조 방법
US20240021470A1 (en) Semiconductor device and manufacturing method therefor
CN216818328U (zh) 一种半导体封装结构
CN118676110B (zh) 衬底布线结构及其制备方法
CN209822633U (zh) 测试结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430000, No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430000, No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address