JP2012028596A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012028596A
JP2012028596A JP2010166708A JP2010166708A JP2012028596A JP 2012028596 A JP2012028596 A JP 2012028596A JP 2010166708 A JP2010166708 A JP 2010166708A JP 2010166708 A JP2010166708 A JP 2010166708A JP 2012028596 A JP2012028596 A JP 2012028596A
Authority
JP
Japan
Prior art keywords
bonding pad
semiconductor device
bonding
manufacturing
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010166708A
Other languages
English (en)
Inventor
Yuichi Fukuda
祐一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010166708A priority Critical patent/JP2012028596A/ja
Publication of JP2012028596A publication Critical patent/JP2012028596A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】チップをパッケージに組み立てる前に行われるテスト測定において、ボンディングパッドの表面に、プローブ端子との接触に起因して形成されてしまう凹凸により、ボンディングパッドとボンディングワイヤーとの接合強度不足を引き起こす恐れがあり、これを対策した半導体装置の製造方法を提供する。
【解決手段】半導体装置のボンディングパッドＡにプローブ端子を接触させ、所定の試験を行う試験工程と、試験工程の後、薬液を用いてボンディングパッド表面を溶かす処理、または、加熱炉を用いて加熱することでボンディングパッド表面を溶かした後、溶かした部分を固化する処理を行うパッド表面処理工程と、を有する半導体装置の製造方法。
【選択図】図３

Description

本発明は、半導体装置の製造方法に関する。
各チップには、外部引き出し用の電極であるボンディングパッドが設けられている。
そして、性能確認等のため各チップに対して行われるテスト測定においては、プローブ端子をボンディングパッドと接触させることで、試験装置とチップとの電気的接続が実現される。
また、ウエハーから切り出されたチップをパッケージに組み立てる際には、ボンディングパッドにボンディングワイヤーを接合することで、パッケージの端子とチップとの電気的接続が実現される。
ここで、チップをパッケージに組み立てる前に行われる上記テスト測定において、ボンディングパッドの表面に、プローブ端子との接触に起因して凹凸（以下、「プローブ痕」という）が形成されてしまう場合がある。当該プローブ痕の凹凸が大きい場合、ボンディングパッドとボンディングワイヤーとの接合強度不足を引き起こす恐れがある。
上記問題を解決する手段として、特許文献１乃至３に記載されたものがある。
まず、図５乃至７を用いて、特許文献１に記載された技術について説明する。
図５乃至７各々に示す（ａ）の図は、半導体装置を模式的に示した断面図であり、Ａで示す箇所がボンディングパッドである。また、プローブ端子とボンディングパッドＡとを接触させる際にプローブ端子が滑る方向（以下、「プローブ端子滑り方向」という）を矢印Ｂで示してある。
一方、図５乃至７各々に示す（ｂ）の図は、ボンディングパッドＡを模式的に示した平面図である。そして、同様に、プローブ端子滑り方向を矢印Ｂで示してある。
特許文献１に記載の技術では、ボンディングパッドＡは、プローブ端子と接触するための領域、および、ボンディングワイヤーと接合するための領域各々を別に備える。このため、ボンディングパッドＡの平面形状は、例えば図５（ｂ）に示すように長方形となる。そして、プローブ端子とボンディングパッドＡとを接触させる際には、図６（ａ）および（ｂ）に示すように、ボンディングパッドＡの一部領域（図中、ボンディングパッドＡの右半分の領域）を用いて行う。そして、その後に行われるボンディングワイヤーとボンディングパッドＡとを接合する際には、図７（ａ）および（ｂ）に示すように、ボンディングパッドＡのプローブ痕Ｃが形成されていない領域（図中、ボンディングパッドＡの左半分の領域）を用いて行われる。
次に、特許文献２には、上記テスト測定の後、ボンディングパッドの表面にレーザー光または電子ビームを照射して溶融し、プローブ痕を軽減する技術が開示されている。
特許文献３には、上記テスト測定時に形成されたプローブ痕に対して、再度プローブ端子を接触させることで、プローブ痕の凹凸を平坦化する技術が記載されている。なお、２回目の接触時は、プローブ端子滑り方向が、プローブ痕が形成された時のプローブ端子滑り方向と逆になるように行われる。
特開２００２−３２９７４２号公報 特開平６−２６７８８４号公報 特開２００９−２８９７６７号公報
特許文献１に記載の技術の場合、ボンディングパッドは、プローブ端子と接触するための領域、および、ボンディングワイヤーと接合するための領域各々を別に備える必要があるため、ボンディングパッドの面積が大きくなってしまう。結果、チップの小型化の妨げとなる。
特許文献２に記載の技術の場合、レーザー光や電子ビームを照射するための専用設備が必要となり、コスト負担が大きくなる。また、ボンディングパッド各々にレーザー光や電子ビームを照射する必要があり、スループットがあがらないという問題がある。
特許文献３に記載の技術の場合、プローブ端子滑り方向が、プローブ痕が形成された時のプローブ端子滑り方向と逆になるようプローブ端子をボンディングパッドに接触させる必要があるが、当該接触を実現するためにはテスト測定用のプローブカードとは別に、上記接触を実現する専用のプローブカードを用意する必要があり、コスト負担が大きくなる。
本発明によれば、半導体装置のボンディングパッドにプローブ端子を接触させ、所定の試験を行う試験工程と、前記試験工程の後、薬液を用いて前記ボンディングパッド表面を溶かす処理、または、加熱炉を用いて加熱することで前記ボンディングパッド表面を溶かした後、溶かした部分を固化する処理を行うパッド表面処理工程と、を有する半導体装置の製造方法が提供される。
本発明によれば、ボンディングパッドとプローブ端子とを接触させることに起因してボンディングパッドの表面に形成されたプローブ痕を、パッケージ工程の前に軽減することができる。
このため、プローブ端子と接触するための領域、および、ボンディングワイヤーと接合するための領域各々を別にボンディングパッドが備えなくても、ボンディングパッドとボンディングワイヤーとの接合強度不足を抑制することができる。結果、ボンディングワイヤーの表面積が大きくなる不都合を抑制することができる。
本発明によれば、ボンディングパッドの表面積が大きくなる不都合を抑制することができる。
本実施形態の半導体装置の製造方法を説明するための断面模式図と平面模式図の一例である。 本実施形態の半導体装置の製造方法を説明するための断面模式図と平面模式図の一例である。 本実施形態の半導体装置の製造方法を説明するための断面模式図と平面模式図の一例である。 本実施形態の半導体装置の製造方法を説明するための断面模式図と平面模式図の一例である。 従来の半導体装置の製造方法を説明するための断面模式図と平面模式図の一例である。 従来の半導体装置の製造方法を説明するための断面模式図と平面模式図の一例である。 従来の半導体装置の製造方法を説明するための断面模式図と平面模式図の一例である。
本発明の実施の形態について、図面を参照して詳細に説明する。以下の構造図は全て本発明の実施の形態を模式的に示すものであり、特にことわりがない限り、構成要素の図面上の比率により、本発明による構造の寸法を規定するものではない。また、同様の構成要素には同様の符号を付し、適宜説明を省略する。
以下、図１乃至４を用いて、本実施形態の半導体装置の製造方法について説明する。
なお、図１乃至４各々に示す（ａ）の図は、半導体装置を模式的に示した断面図であり、Ａで示す箇所がボンディングパッドである。また、プローブ端子滑り方向を矢印Ｂで示してある。
一方、図１乃至４各々に示す（ｂ）の図は、ボンディングパッドＡを模式的に示した平面図である。そして、同様に、プローブ端子滑り方向を矢印Ｂで示してある。
本実施形態の半導体装置の製造方法は、試験工程と、パッド表面処理工程と、を有する。なお、本実施形態の半導体装置の製造方法は、さらに、パッケージ工程を有することもできる。以下、各工程について説明する。
試験工程では、半導体装置のボンディングパッドＡにプローブ端子を接触させ、所定の試験を行う。
例えば、図１（ａ）および（ｂ）に示すような状態の半導体装置に対して、図２（ａ）に示すようにプローブ端子を接触させ、当該半導体装置と試験装置とを電気的に接続する。そして、当該半導体装置に対して所定の試験を行う。試験内容は特段制限されず、当該半導体装置が正常に動作するか確認する試験などが考えられる。
ここで、試験工程の後には、図２（ａ）および（ｂ）に示すように、ボンディングパッドＡの表面に、プローブ端子との接触に起因してプローブ痕Ｃ（凹凸）が形成される。
パッド表面処理工程は、上記試験工程の後に行われる。表面処理工程では、（１）薬液を用いてボンディングパッド表面を溶かす処理、または、（２）加熱炉を用いて加熱することでボンディングパッド表面を溶かした後、溶かした部分を固化する処理（以下、「固化処理」という）が行われる。
例えば、図３（ａ）および（ｂ）に示すように、プローブ痕Ｃが形成されたボンディングパッドＡの表面に対して薬液を用いた処理を行うことで、ボンディングパッドＡの表面を溶かす。または、図３（ａ）および（ｂ）に示すように、プローブ痕Ｃが形成されたボンディングパッドＡの表面を加熱することでボンディングパッドＡの表面を溶かした後、溶かした部分を固化する。
ここで、（１）薬液を用いてボンディングパッドＡの表面を溶かす処理は、例えば、薬液としてＰＨＣ（リン酸、硝酸および酢酸の混合液）を用いることができる。処理方法は、ボンディングパッドＡの表面と薬液との接触を実現できれば特段制限されず、例えば、薬液の満たしてある槽内に１枚以上のウエハーを投入してもよいし、または、所定の装置を用いてウエハーをスピンさせながら、ウエハー表面に薬液を垂らしてもよい。
次に、（２）加熱炉を用いた加熱は、ボンディングパッドＡの表面が溶融する条件で行われる。そして、この加熱処理に次いで行われる固化処理は、ボンディングパッドＡの表面を冷却する処理とすることができる。
上記パッド表面処理工程を経ることで、図４（ａ）および（ｂ）に示すように、プローブ痕Ｃが軽減される。すなわち、パッド表面処理工程の前の状態に比べて、ボンディングパッドＡの表面がより平坦に近い状態となる。
なお、上記パッド表面処理工程は、ウエハーからチップが切り出される前に行われてもよいし、ウエハーからチップが切り出された後に行われてもよい。しかし、ウエハーからチップが切り出される前に行った場合、複数のチップに対して同一処理でパッド表面処理工程を行うことができる。このため、ウエハーからチップが切り出される前に行う方が、作業効率の面で優れ、好ましい。
パッケージ工程は、パッド表面処理工程の後に行われる。パッケージ工程では、ボンディングパッドＡに、ボンディングワイヤーを接合する。当該工程は、従来技術に準じて実現することができる。
なお、本実施形態の半導体装置の製造方法では、上記表面処理工程を経ることで、プローブ痕Ｃは軽減し、ボンディングパッドＡの表面は、より平坦に近い状態となっている。このため、ボンディングワイヤーを接合する位置は特段制限されず、ボンディングパッドＡの表面のあらゆる箇所を選択することができる。
次に、本実施形態の半導体装置の製造方法の作用効果について説明する。
本実施形態の半導体装置の製造方法によれば、ボンディングパッドとプローブ端子とを接触させることに起因してボンディングパッドの表面に形成されたプローブ痕を、パッケージ工程の前に軽減することができる。
このため、特許文献１に記載の技術のように、ボンディングパッドが、プローブ端子と接触するための領域、および、ボンディングワイヤーと接合するための領域各々を別に備えなくても、ボンディングパッドとボンディングワイヤーとの接合強度不足を抑制することができる。結果、ボンディングワイヤーの表面積が大きくなる不都合を抑制することができる。
また、ボンディングワイヤーの表面積が大きくなることを抑制することができる結果、チップが大型化してしまう不都合を抑制することができる。
さらに、上記表面処理工程では、特許文献２に記載の技術において利用されているようなレーザー光や電子ビームを照射するための専用設備が必要なく、また、特許文献３に記載の技術において利用されているような専用のプローブカードが必要ないので、コスト負担が増大する不都合を抑制することができる。
さらに、上記表面処理工程は、ウエハーからチップが切り出される前に、複数のチップに対して同一処理で行うことができる。結果、表面処理工程という新たな工程が加わることによるスループットの悪化を軽減することができる。
Ａ ボンディングパッド
Ｂ プローブ端子とボンディングパッドとを接触させる際にプローブ端子が滑る方向
Ｃ プローブ痕

Claims (4)

  1. 半導体装置のボンディングパッドにプローブ端子を接触させ、所定の試験を行う試験工程と、
    前記試験工程の後、薬液を用いて前記ボンディングパッド表面を溶かす処理、または、加熱炉を用いて加熱することで前記ボンディングパッド表面を溶かした後、溶かした部分を固化する処理を行うパッド表面処理工程と、
    を有する半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記パッド表面処理工程の後、前記ボンディングパッドにボンディングワイヤーを接合するパッケージ工程をさらに有する半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記薬液はＰＨＣである半導体装置の製造方法。
  4. 請求項１から３のいずれか１項に記載の半導体装置の製造方法において、
    前記試験工程の後、前記ボンディングパッドの表面には、前記プローブ端子との接触に起因して凹凸が形成されており、
    前記パッド表面処理工程の後、前記凹凸は軽減されている半導体装置の製造方法。
JP2010166708A 2010-07-26 2010-07-26 半導体装置の製造方法 Pending JP2012028596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010166708A JP2012028596A (ja) 2010-07-26 2010-07-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010166708A JP2012028596A (ja) 2010-07-26 2010-07-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012028596A true JP2012028596A (ja) 2012-02-09

Family

ID=45781167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010166708A Pending JP2012028596A (ja) 2010-07-26 2010-07-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012028596A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366131A (zh) * 2020-10-21 2021-02-12 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
CN114423169A (zh) * 2022-02-28 2022-04-29 广东汇芯半导体有限公司 铝基覆铜板的蚀刻方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366131A (zh) * 2020-10-21 2021-02-12 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
WO2022082872A1 (zh) * 2020-10-21 2022-04-28 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
CN112366131B (zh) * 2020-10-21 2023-01-03 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
CN114423169A (zh) * 2022-02-28 2022-04-29 广东汇芯半导体有限公司 铝基覆铜板的蚀刻方法

Similar Documents

Publication Publication Date Title
JP6387256B2 (ja) 半導体装置の製造方法
KR20130050592A (ko) 반도체 패키지 검사 장치 및 이를 이용한 반도체 패키지 검사 방법
EP2738808A1 (en) Semiconductor device and method for producing a semiconductor device
CN103926430B (zh) 一种硅通孔转接板测试方法
JP6116413B2 (ja) 電力用半導体装置の製造方法
JP2012028596A (ja) 半導体装置の製造方法
CN103531564B (zh) 带散热的功率晶体管及其形成方法
CN109427721B (zh) 半导体装置及其制造方法
US10153236B2 (en) Semiconductor device and power electronics apparatus
KR102047775B1 (ko) 칩 패키징 구조 및 관련된 인너 리드 본딩 방법
JP5588601B2 (ja) 半導体装置の製造方法
JP5579148B2 (ja) 電力用半導体装置
JP2005158883A (ja) 回路基板
US11270982B2 (en) Method of manufacturing power semiconductor device and power semiconductor device
JP5005605B2 (ja) パッケージ基板の切削方法
JP2013157522A (ja) 半導体装置、半導体装置の製造方法、半導体装置の試験器具、半導体装置の試験方法および半導体装置の接続方法。
CN103325712A (zh) Igbt模块封装焊接辅助装置及系统
TWI479614B (zh) 封裝結構及封裝製程
US20140021640A1 (en) Method for electrically connecting vertically positioned substrates
JP2009182124A (ja) プローブパッドおよびそれを用いた電子装置
JP2009224529A (ja) 半導体装置およびその製造方法
KR102573092B1 (ko) 다이 본딩 방법
JP5734493B2 (ja) 電力用半導体装置
Mendaros et al. Re-Packaging Solution of Bare Dice From Customer Packages To Open-Cavity Ceramic Packages
TW569371B (en) Semiconductor device and manufacturing method therefor