JP5588601B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5588601B2
JP5588601B2 JP2008127107A JP2008127107A JP5588601B2 JP 5588601 B2 JP5588601 B2 JP 5588601B2 JP 2008127107 A JP2008127107 A JP 2008127107A JP 2008127107 A JP2008127107 A JP 2008127107A JP 5588601 B2 JP5588601 B2 JP 5588601B2
Authority
JP
Japan
Prior art keywords
substrate
cutting
resin
laser beam
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008127107A
Other languages
English (en)
Other versions
JP2009277854A (ja
Inventor
和則 富士
和男 江上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008127107A priority Critical patent/JP5588601B2/ja
Publication of JP2009277854A publication Critical patent/JP2009277854A/ja
Application granted granted Critical
Publication of JP5588601B2 publication Critical patent/JP5588601B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
従来の半導体装置の製造方法としては、特許文献１に開示されたものがある。同文献に開示された製造方法は、基板上に配置された複数のチップを樹脂により一括封止した後、その樹脂の表面に粘着テープを貼り付け、その後、基板側からレーザ照射によって厚み方向に途中まで切断し、残りのレーザ切断溝を粘着テープ側から押すように力を加えて割ることにより、チップごとに樹脂で封止された個片を半導体装置として取り出すものである。このような製造方法によれば、個片化された複数の半導体装置を粘着テープにより安定的に保持した状態で取り扱うことができる。
しかしながら、上記従来の製造方法では、粘着テープを繰り返し使用することができず、また、粘着テープが比較的高価であるといった点から、製造コストが高くなりやすいという難点があった。
特開２０００−２７７５５０号公報
本発明は、上記した事情のもとで考え出されたものであって、製造コストを抑えることができる半導体装置の製造方法を提供することをその課題としている。
本発明によって提供される半導体装置の製造方法は、複数の半導体素子を基板の表面に搭載するとともに、その基板の裏面に上記半導体素子に導通する複数の端子を設ける工程と、上記基板の表面側において上記複数の半導体素子を樹脂により一括封止する工程と、一体となった上記基板および上記樹脂を上記半導体素子ごとに溝で区切るように、ダイシングソーによって厚み方向に途中まで切断する工程と、上記ダイシングソーの切断によって形成された上記溝をレーザビームにより完全に切断することにより、上記半導体素子ごとに樹脂で封止された個片を半導体装置として取り出す工程と、を含み、上記ダイシングソーによる切断後、上記端子を介して上記半導体素子の測定検査を行い、その後、上記レーザビームによる切断を行い、上記ダイシングソーによる切断工程では、上記基板側から切断を開始するとともに、上記樹脂の一部を残すように切断するとともに、上記レーザビームによる切断工程では、レーザビームを透過する部材に上記基板を吸着させた状態で、上記レーザビームを透過する部材とは反対側から上記樹脂のうち上記溝が形成されていない側に対して平面視において上記溝が形成された位置に合わせて上記レーザビームを照射して個片化切断を行うことを特徴としている。
このような構成によれば、粘着テープを用いずとも一体となった基板および樹脂を容易に取り扱うことができ、この種の半導体装置を製造する際のコストを抑えることができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１は、本発明の製造方法によって得られる半導体装置の一例を示し、図２〜４は、本発明にかかる製造方法の一実施形態を示している。図１に示すように、半導体装置Ａは、半導体素子１、基材２、複数の端子３、およびモールド樹脂４を有して構成されている。半導体素子１は、たとえばＩＣチップあるいはＬＳＩチップからなり、基材２の表面２ａに設けられている。基材２は、たとえばエポキシ樹脂あるいは金属製のリードフレームである。端子３は、はんだボールからなり、基材２の裏面２ｂに電極として設けられている。モールド樹脂４は、半導体素子１を保護するために設けられており、モールド樹脂４の上面縁部４ａは、切り欠き状となっている。
この半導体装置Ａは、次のようにして製造される。
まず、図２（ａ）および（ｂ）に示すように、基材２の原材料となる基板２０を用意し、この基板２０の表面２０ａに複数の半導体素子１を縦横に整列させた状態で搭載する。基板２０の裏面２０ｂには、半導体素子１のそれぞれに導通する端子３を設ける。端子３は、基板２０にあらかじめ形成されたスルーホールや配線パターン（図示略）を介して半導体素子１と導通接続される。
次に、図３に示すように、基板２０の表面２０ａ側において複数の半導体素子１を樹脂により一括封止することにより、樹脂封止部４０を形成する。この樹脂封止部４０は、半導体装置Ａのモールド樹脂４となるものである。これにより、基板２０と樹脂封止部４０が一体化する。一体となった基板２０および樹脂封止部４０の全体の厚みは、たとえば１ｍｍ程度である。なお、本実施形態では、樹脂封止部４０によって半導体素子１を４個ずつ封止するようにしているが、もちろんその個数を限定するものではない。
次に、図４（ａ）に示すように、基板２０の裏面２０ｂを上方に向けた姿勢とし、一体となった基板２０および樹脂封止部４０をダイシングソーＤによって厚み方向に途中まで切断する。ダイシングソーＤの刃厚は、たとえば２００μｍ程度である。このとき、ダイシングソーＤは、基板２０側から切断を開始し、半導体素子１ごとに区切るように所定の切断ラインに沿って切り込みながら移動させられる。これにより、半導体素子１は、ダイシングソーＤの切断によって形成された溝５０で区切られた恰好となり、樹脂封止部４０は、溝５０に残った厚み方向の残部４１によってまだ一体となっている。残部４１の厚みｔは、１００〜２００μｍ程度である。このようなダイシングソーＤによる切断時には、切りくずが発生するため、切断中あるいは切断後に水洗するのが望ましい。
次に、図４（ｂ）に示すように、基板２０および樹脂封止部４０が一体となったものをそのまま取り扱い、半導体素子１ごとに端子３を介して所定の測定検査装置Ｔにより測定検査を行う。これにより、半導体装置Ａを個々に取り扱って測定検査を行うよりも迅速かつ容易に測定検査を行うことができる。
その後、図４（ｃ）に示すように、樹脂封止部４０を上方に向けた姿勢でたとえばガラス基板６０上に基板２０および樹脂封止部４０が一体となったものを載置し、これをガラス基板６０に吸着させた状態でレーザビームＬにより溝５０を完全に切断する。レーザビームＬは、たとえばガラス基板６０を通して溝５０の位置が撮像手段により認識されることで溝５０に対して正確に位置合わせされ、残部４１を完全に切断すべく３００μｍ程度の切断深さとなるように適切なパワーおよび波長が選択される。たとえば比較的波長が短い５３２ｎｍ程度のレーザビームＬでは、樹脂封止部４０の樹脂に対して比較的高いエネルギ吸収率がみられる。レーザビームＬによる切断時には、レーザビームＬが溝５０を切断して下方に進行しても、ガラス基板６０を透過することで反射による悪影響が生じない。このようなレーザビームＬによる切断を行った結果、図１に示すような半導体装置Ａが個片化されたものとして得られる。このようにして得られた半導体装置Ａのモールド樹脂４には、レーザビームＬの切断跡として切り欠き状の上面縁部４ａが形成される。
したがって、本実施形態の半導体装置の製造方法によれば、従来技術で用いられていた粘着テープを用いる必要がなくなるので、この種の半導体装置Ａを製造する際のコストを抑えることができる。また、中間製造物として基板２０および樹脂封止部４０が一体となったものを測定検査などに際して容易に取り扱うことができ、生産性を高めることができる。
本発明は、上述した実施形態の内容に限定されない。本発明にかかる製造方法の具体的な構成は、種々に設計変更自在である。
本発明の製造方法によって得られる半導体装置の一例を示す断面図である。 本発明にかかる製造方法の一実施形態を説明するための斜視図である。 図２に続く製造工程を説明するための斜視図である。 図３に続く製造工程を説明するための断面図である。
符号の説明
１ 半導体素子
２ 基材
３ 端子
４ モールド樹脂
２０ 基板
２０ａ 基板の表面
２０ｂ 基板の裏面
４０ 樹脂封止部（樹脂）
４１ 樹脂封止部の残部
５０ 溝
６０ ガラス基板
Ａ 半導体装置
Ｄ ダイシングソー
Ｌ レーザビーム
Ｔ 測定検査装置

Claims (1)

  1. 複数の半導体素子を基板の表面に搭載するとともに、その基板の裏面に上記半導体素子に導通する複数の端子を設ける工程と、
    上記基板の表面側において上記複数の半導体素子を樹脂により一括封止する工程と、
    一体となった上記基板および上記樹脂を上記半導体素子ごとに溝で区切るように、ダイシングソーによって厚み方向に途中まで切断する工程と、
    上記ダイシングソーの切断によって形成された上記溝をレーザビームにより完全に切断することにより、上記半導体素子ごとに樹脂で封止された個片を半導体装置として取り出す工程と、
    を含み、
    上記ダイシングソーによる切断後、上記端子を介して上記半導体素子の測定検査を行い、その後、上記レーザビームによる切断を行い、
    上記ダイシングソーによる切断工程では、上記基板側から切断を開始するとともに、上記樹脂の一部を残すように切断するとともに、
    上記レーザビームによる切断工程では、レーザビームを透過する部材に上記基板を吸着させた状態で、上記レーザビームを透過する部材とは反対側から上記樹脂のうち上記溝が形成されていない側に対して平面視において上記溝が形成された位置に合わせて上記レーザビームを照射して個片化切断を行うことを特徴とする、半導体装置の製造方法。
JP2008127107A 2008-05-14 2008-05-14 半導体装置の製造方法 Expired - Fee Related JP5588601B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008127107A JP5588601B2 (ja) 2008-05-14 2008-05-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008127107A JP5588601B2 (ja) 2008-05-14 2008-05-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009277854A JP2009277854A (ja) 2009-11-26
JP5588601B2 true JP5588601B2 (ja) 2014-09-10

Family

ID=41443015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008127107A Expired - Fee Related JP5588601B2 (ja) 2008-05-14 2008-05-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5588601B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508911A (zh) * 2020-04-30 2020-08-07 青岛歌尔微电子研究院有限公司 分腔电磁屏蔽封装方法及封装结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9496195B2 (en) * 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06285666A (ja) * 1993-04-07 1994-10-11 Ricoh Co Ltd エキシマレーザ加工方法およびその加工方法を実施するエキシマレーザ加工装置およびその加工装置によって形成された樹脂フィルム
JPH0890273A (ja) * 1994-09-20 1996-04-09 Brother Ind Ltd レーザ加工装置及びレーザ加工方法
JP2003002677A (ja) * 2001-06-22 2003-01-08 Seiko Epson Corp レーザ割断用支持テーブル、レーザ割断装置、レーザ割断方法、及び、液晶パネルの製造方法
JP3802821B2 (ja) * 2002-02-22 2006-07-26 新日本無線株式会社 電子部品のリード切断方法
JP3821125B2 (ja) * 2003-12-18 2006-09-13 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板、電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508911A (zh) * 2020-04-30 2020-08-07 青岛歌尔微电子研究院有限公司 分腔电磁屏蔽封装方法及封装结构
CN111508911B (zh) * 2020-04-30 2022-03-25 青岛歌尔微电子研究院有限公司 分腔电磁屏蔽封装方法及封装结构

Also Published As

Publication number Publication date
JP2009277854A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
US7759223B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
US7098077B2 (en) Semiconductor chip singulation method
TWI505432B (zh) 三維積體電路封裝體及其製造方法
JP4769429B2 (ja) 半導体装置の製造方法
JP5588601B2 (ja) 半導体装置の製造方法
JP3795040B2 (ja) 半導体装置の製造方法
US8097965B2 (en) Semiconductor device and method of manufacturing the same
US20110193200A1 (en) Semiconductor wafer chip scale package test flow and dicing process
TWI567894B (zh) 晶片封裝
US9219019B2 (en) Packaged semiconductor devices having solderable lead surfaces exposed by grooves in package compound
JP2015109325A (ja) パッケージ基板の加工方法
KR20120068693A (ko) 기판 분할 방법
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
CN111952204A (zh) 半导体装置的制造方法
KR20110107989A (ko) 적층 반도체 패키지 형성방법
JP2010010514A (ja) 半導体装置の製造方法及び半導体装置
CN108431933B (zh) 电子零件及其制造方法和电子零件制造装置
US20160071788A1 (en) Packaged semiconductor devices having solderable lead surfaces exposed by grooves in package compound
KR20100039690A (ko) 웨이퍼 쏘잉 방법
US11551973B2 (en) Semiconductor device manufacturing method and semiconductor device
Kim et al. Evaluation for UV laser dicing process and its reliability for various designs of stack chip scale package
JP2018060882A (ja) パッケージ基板の加工方法
TWI473189B (zh) 已單離晶粒堆疊封裝件之晶圓級測試方法
JP2006294688A (ja) 半導体装置およびその製造方法
TWI850269B (zh) 探針卡之引導板、其製造方法以及具有其之探針卡

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

R150 Certificate of patent or registration of utility model

Ref document number: 5588601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees