JP3802821B2 - 電子部品のリード切断方法 - Google Patents

電子部品のリード切断方法 Download PDF

Info

Publication number
JP3802821B2
JP3802821B2 JP2002045862A JP2002045862A JP3802821B2 JP 3802821 B2 JP3802821 B2 JP 3802821B2 JP 2002045862 A JP2002045862 A JP 2002045862A JP 2002045862 A JP2002045862 A JP 2002045862A JP 3802821 B2 JP3802821 B2 JP 3802821B2
Authority
JP
Japan
Prior art keywords
lead
electronic component
cutting
lead frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002045862A
Other languages
English (en)
Other versions
JP2003249616A (ja
Inventor
仁紀 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2002045862A priority Critical patent/JP3802821B2/ja
Publication of JP2003249616A publication Critical patent/JP2003249616A/ja
Application granted granted Critical
Publication of JP3802821B2 publication Critical patent/JP3802821B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Laser Beam Processing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、リードフレームに電子部品チップを組込み、複数の電子部品チップを集合体として一括封止した後に行う電子部品のリード切断方法に関する。
【0002】
【従来の技術】
QFN(Quad Flat Non-lead)パッケージ、SON(Small Outline Non-lead)パッケージ等のリードレスタイプの電子部品では、リードフレーム上に各電子部品チップを搭載後、エリア毎に一括封止を行い(MAP(Mold Area Package)方式)、その後切断・分離して個々の電子部品を製造することが増えてきている。
【0003】
2は、この方法で一括封止した一括封止体を有するリードフレームの説明図で、図2(a)は平面図、図2(b)は側面図である。リードフレーム1内に個々の電子部品となる複数のチップを搭載し、電子部品チップが複数集合したエリアを一括封止し、樹脂封止体2とする。図では、例として3箇所に分割した樹脂封止エリア(樹脂封止体2)を設けており、各分割した樹脂封止エリアには各電子部品のチップが複数個、例えば格子状に配列されている。この一括封止する方法は、リードレスタイプの電子部品の製造方法においてリードフレーム単位で一括作業できることや、リードフレーム当たりの電子部品搭載個数が多くなることからコストダウンに大きく貢献している。
【0004】
樹脂封止体2から個々の電子部品へ切断・分離する方法としては、従来から用いられているパンチングによる切断に代わって、樹脂封止後に切断相当位置の樹脂を除去すると共にリードフレームのリードを切断・分離する方法が多く採用されている。
【0005】
図3は、図2で示した樹脂封止エリア(樹脂封止体2)内の従来のリード切断方法の説明図で、図3(a)は切断前、図3(b)は切断後の断面図である。図3において1はリードフレーム、2は樹脂封止体、3はチップ、4はダイヤモンドブレードである。リードフレーム1は、チップを搭載するダイパッドとその周囲のリード等が一体成形されている。また、チップとリードフレーム1はAu線によるワイヤーボンド等の方法で電気的に接続している(図では省略)。個々の電子部品に分離するために、ダイヤモンドブレード4を使うことで樹脂封止体2とリードフレーム1を一度に切断できる。
【0006】
【発明が解決しようとする課題】
これまで述べた切断・分離方法は、高硬度の材料でそれより低硬度の材料を接触・せん断によって削り取るものである。しかし、切断・分離する電子部品の対象部位は単一材料で構成されているとは限らず、固有の硬度、可鍛性等を有した材料によってそれぞれ構成されている。従って、これまでの切断・分離方法では各構成材料の物理的特性の差によりそれぞれの材料の研削レートが異なり切断面にダレが発生したり、被加工面に残留歪みが発生する。
【0007】
残留歪みは電子部品の電気的特性に影響を与えるばかりでなく、機械的特性についても強度低下や、構成材料間の密着力低下をもたらす。また、代表的なリードフレーム材であるCuは可鍛性が大きいので、切断でのバリ発生や、ブレードの目詰まり等によりブレード寿命が短くなり、切断装置の稼働率低下、作業工数増加、ブレード費用増加となる。
【0008】
本発明は、上記問題点を解決し、切断面にダレや被加工面に残留歪みを発生させることなく、リードフレームのリードを切断除去することができる電子部品のリード切断方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本願発明の電子部品のリード切断方法は、リードフレームに複数の電子部品のチップを搭載し、前記複数の電子部品のチップを集合体として一括封止し封止樹脂対に加工した後に行う電子部品のリード切断方法において、各リードの切断予定部位を覆う樹脂を除去し、薄肉化された樹脂を残存させた後、該残存させた樹脂を含むリードに対してレーザ光を照射し、前記切断予定部位の前記各リードを切断することを特徴とするものである。
【0010】
【発明の実施の形態】
本発明について、QFN、SONパッケージ等の一括封止タイプのリードフレームを例にとり、説明する。
【0011】
図1は本発明の説明図である。Cu等を材料とするリードフレーム1の個別の電子部品となる各エリア毎にチップ3を搭載後、複数のチップ3を集合体として一括封止して樹脂封止体2を形成する。リードフレーム1は、チップを搭載するダイパッドとその周辺のリード等が一体成形されている。また、チップ3とリードフレーム1はAu線によるワイヤーボンド等の方法で電気的に接続している(図では省略)。
【0012】
図1(a)に示すように、レーザ光照射前に、樹脂封止体のレーザ光照射部に予め溝7を形成する。これは、レーザ光照射による樹脂の飛沫量を減少させるために設けたもので、溝7の深さは、リードフレーム上に樹脂が少なくとも10μm程度残る程度の深さが好ましい。また溝幅は、デバイス外形、レーザ光照射の精度等を考慮して決めればよい。
【0013】
具体的な溝7の形成手段は、リード切断相当部位に予めダイヤモンドブレード4を用いて形成する。ダイヤモンドブレード4はリードフレーム1を切断することはないので、目詰まり等の問題は回避できる。
【0014】
溝7形成後、図1(b)に示すように、樹脂が残るリードフレーム上にレーザ光5を照射し、切断・分離する。溝7の形成で、樹脂が薄肉化しているため、レーザ加工に要するエネルギーは軽減できる。また、リード上に残存する薄肉化された樹脂は、使用する波長(100nm〜355nm)のレーザ光を吸収するので、レーザ加工に要するエネルギーを軽減できる。
【0015】
レーザ光の照射時間は、チップ3など内部への熱の影響を少なくするため、短時間とするのが良く、パルスを用いる。レーザ光照射装置としては、現在入手可能なNe:YAGレーザの第3高調波(波長355nm)、第4高調波(波長266nm)のジャイアントパルスを用いるのが望ましい。所定の結晶格子により高調波とし、その後ピーク値を高め、かつパルス幅を小さくしたインパルスを照射することにより、リードフレームの切断・分離に十分なエネルギーが印加されると共にパルス幅が数10nsecなので電子部品への熱の影響も無視できる。また、Ne:YAGレーザの第4高調波をジャイアントパルスとして用いたパルス幅20nsecの照射でも高いピーク値を有する高エネルギーのレー ザ光を瞬時に照射できる。
【0016】
なお、図1に示したリードフレーム1、樹脂封止体2、チップ3の配置や構造は一例を示したに過ぎず、リード切断相当部位の樹脂及びリード(リード同士を連結するタイバーもしくはダムバー等を含めても良い)が、溝7を形成した後、レーザ光照射で切断できるリードフレームの構造であれば本発明を適用できる。
【0017】
【発明の効果】
本発明によれば、ダイヤモンドブレードがリードフレームを切断することがないので、目詰まり等の問題が回避できる。更に、樹脂とリードの両方に吸収率が高い波長を選択し、かつジャイアントパルスを用いるので、電子部品への熱影響が少なく、電気的特性の変動もない。
【0018】
特に溝を形成することで、樹脂の薄肉化によりレーザ加工に要するエネルギーが低減され、好適である。
【図面の簡単な説明】
【図1】 本発明の電子部品のリード切断方法の説明図で、(a)はレーザ光照射前、(b)はレーザ光照射後の断面図である。
【図2】 一括樹脂封止体を有するリードフレームの説明図で、(a)は平面図、(b)は側面図である。
【図3】 従来の電子部品のリード切断方法の説明図で、(a)はレーザ光照射前、(b)はレーザ光照射後の断面図である。
【符号の説明】
1:リードフレーム
2:樹脂封止体
3:チップ
4:ダイヤモンドブレード
5:レーザ光
7:溝

Claims (1)

  1. リードフレームに複数の電子部品チップを搭載し、前記複数の電子部品チップを集合体として一括封止し封止樹脂体に加工した後に行う電子部品のリード切断方法において、
    各リードの切断予定部位を覆う樹脂を除去し、薄肉化された樹脂を残存させた後、該残存させた樹脂を含むリードに対してレーザ光を照射し、前記切断予定部位の前記各リードを切断することを特徴とする電子部品のリード切断方法。
JP2002045862A 2002-02-22 2002-02-22 電子部品のリード切断方法 Expired - Fee Related JP3802821B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002045862A JP3802821B2 (ja) 2002-02-22 2002-02-22 電子部品のリード切断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002045862A JP3802821B2 (ja) 2002-02-22 2002-02-22 電子部品のリード切断方法

Publications (2)

Publication Number Publication Date
JP2003249616A JP2003249616A (ja) 2003-09-05
JP3802821B2 true JP3802821B2 (ja) 2006-07-26

Family

ID=28659497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002045862A Expired - Fee Related JP3802821B2 (ja) 2002-02-22 2002-02-22 電子部品のリード切断方法

Country Status (1)

Country Link
JP (1) JP3802821B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005238246A (ja) * 2004-02-24 2005-09-08 Towa Corp 切断装置及び切断方法
JP5588601B2 (ja) * 2008-05-14 2014-09-10 ローム株式会社 半導体装置の製造方法
JP5098899B2 (ja) * 2008-08-28 2012-12-12 サンケン電気株式会社 半導体装置の製造方法
JP5051183B2 (ja) * 2009-06-11 2012-10-17 三菱電機株式会社 パワーモジュール
CN102484083A (zh) 2009-09-11 2012-05-30 罗姆股份有限公司 半导体装置及其制造方法
JP2012109327A (ja) * 2010-11-16 2012-06-07 Disco Abrasive Syst Ltd 分割方法
JP6199659B2 (ja) * 2013-08-15 2017-09-20 株式会社ディスコ パッケージ基板の加工方法
JP6377514B2 (ja) * 2014-12-17 2018-08-22 株式会社ディスコ パッケージ基板の加工方法
CN116387198A (zh) * 2023-04-07 2023-07-04 上海聚跃检测技术有限公司 一种qfn封装芯片的切割分离方法

Also Published As

Publication number Publication date
JP2003249616A (ja) 2003-09-05

Similar Documents

Publication Publication Date Title
US7008825B1 (en) Leadframe strip having enhanced testability
KR100720607B1 (ko) 반도체장치
US9716027B2 (en) Method for manufacturing semiconductor device
JP4086202B2 (ja) 半導体装置の製造方法
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
JP3802821B2 (ja) 電子部品のリード切断方法
US20150228504A1 (en) Semiconductor device and method of manufacturing the same
JP2013069814A (ja) 半導体装置の製造方法
TWI743778B (zh) 半導體裝置的製造方法
TW201705313A (zh) 半導體裝置之製造方法及半導體裝置
CN212412003U (zh) 半导体设备
CN115547969A (zh) 制造半导体器件的方法、对应的基板和半导体器件
JP2003133262A (ja) 半導体パッケージの製造方法
JP4467203B2 (ja) 電子部品のリード切断方法
JP3802820B2 (ja) 半導体装置の製造方法
CN220155538U (zh) 一种封装器件及电子器件
US20090098682A1 (en) Method for Singulating a Group of Semiconductor Packages that Contain a Plastic Molded Body
WO2023047720A1 (ja) 半導体装置およびその製造方法
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
JP2018081967A (ja) 半導体装置およびその製造方法
CN106024653B (zh) 半导体器件制造方法
CN114975334A (zh) 四方扁平无引线(qfn)制造工艺
CN117766465A (zh) 具有经烧蚀的模具化合物和挤出接触件的无引线集成电路
CN117897811A (zh) 半导体装置的制造方法以及引线框架
CN118369179A (zh) 激光加工装置、激光加工方法、及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees