CN115547969A - 制造半导体器件的方法、对应的基板和半导体器件 - Google Patents
制造半导体器件的方法、对应的基板和半导体器件 Download PDFInfo
- Publication number
- CN115547969A CN115547969A CN202210769251.0A CN202210769251A CN115547969A CN 115547969 A CN115547969 A CN 115547969A CN 202210769251 A CN202210769251 A CN 202210769251A CN 115547969 A CN115547969 A CN 115547969A
- Authority
- CN
- China
- Prior art keywords
- mounting substrate
- contact pad
- electrically conductive
- substrate
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 113
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 39
- 238000005755 formation reaction Methods 0.000 claims abstract description 39
- 239000012777 electrically insulating material Substances 0.000 claims abstract description 15
- 238000004873 anchoring Methods 0.000 claims abstract description 7
- 239000011810 insulating material Substances 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000465 moulding Methods 0.000 claims description 6
- 238000007493 shaping process Methods 0.000 claims description 2
- 239000000565 sealant Substances 0.000 claims 2
- 239000011347 resin Substances 0.000 description 15
- 229920005989 resin Polymers 0.000 description 15
- 230000032798 delamination Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000003848 UV Light-Curing Methods 0.000 description 4
- 238000001723 curing Methods 0.000 description 4
- 238000001029 thermal curing Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007591 painting process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本公开的实施例涉及制造半导体器件的方法、对应的基板和半导体器件。将要分割成各个半导体器件的半导体芯片设置在诸如预模制引线框的安装基板的各个邻近区域上。安装基板由具有模制电绝缘材料的层状导电雕刻结构制成。安装基板的邻近区域中的导电侧形成件包括分别在安装基板的前表面和后表面处的第一和第二焊盘。在基板的前表面处的第一接触焊盘包括具有侧凹陷的变窄部分。基板背面的第二接触焊盘包括加宽部分,该加宽部分具有邻近侧凹陷的侧延伸部分。所述电绝缘材料延伸到所述侧凹陷中,以将所述绝缘材料的锚定结构提供到所述安装基板的导电雕刻结构。
Description
相关申请的交叉引用
本申请要求2021年6月30日提交的意大利专利申请No.102021000017189的优先权,该申请的内容在法律允许的最大程度上通过引用整体并入本文。
技术领域
本说明书涉及半导体器件。
一个或多个实施例可应用于(例如)包括预模制引线框的半导体器件。
一个或多个实施例可以应用于方形扁平无引线(QFN)型的半导体器件。
背景技术
制造诸如方形扁平无引线(QFN)封装半导体器件之类的半导体器件的当前方法涉及将多个半导体管芯或芯片布置(附着)到诸如预模制引线框之类的带状基板上。
各个器件在最后的“分割”步骤中形成,该步骤包括锯开其上布置有半导体管芯或芯片的基板和模制在其上的绝缘封装。
在锯切过程中产生的机械载荷/振动可能导致不希望的分层现象。独立于或在其之上,热循环(由组件回流或功率器件的寿命操作产生)可引发分层或恶化现有的分层条件,这可导致现场器件失效。
在本领域中需要有助于克服上述缺陷。
发明内容
一个或多个实施例可以涉及一种方法。
一个或多个实施例可以涉及对应组件,例如预模制引线框。
一个或多个实施例可以涉及对应的半导体器件。方形扁平无引线(QFN)封装可以是这种器件的示例。
一个或多个实施例可以提供呈用于半导体器件的预模制引线框形式的组件,其中引线(焊盘)的经修改半蚀刻布局引线的锚定形状使得所述锚定形状在“平面内”方向及“竖直”方向上抵消引线拉出。
一个或多个实施例与为引线提供可润湿的侧面相兼容。
一个或多个实施例可以考虑在诸如引线的导电焊盘的顶侧和底侧上的形状修改。
在一个或多个实施例中,在引线框形成期间(例如,通过蚀刻),在封装边界线附近的顶侧上减小焊盘大小,其中底侧展现大小增加的面积。
在蚀刻引线框的预模制期间,预模制材料(树脂)填充邻近焊盘因此产生的开放体积。一旦树脂固化,由预模制树脂填充的这些体积提供柱结构,所述柱结构例如通过抵抗在纵向方向上的移动而增加焊盘对脱离的抵抗性。
因此,在切单步骤中的锯切过程中,焊盘表现出提高的抗分层性并且保持稳定的位置。
例如,通过在底侧上进行第二次蚀刻,保持了产生可润湿侧面的可能性。
附图说明
现在将参考附图仅以举例的方式描述一个或多个实施例,其中:
图1A和图1B分别是常规预模制引线框的前(顶部)和后(底部)水平的平面图;
图2A和图2B分别是根据本说明书的实施例修改的引线框在切单步骤之前的部分前视图和部分后视图;
图3是图2B中箭头III所示部分的放大局部视图;
图4是在分割步骤之前根据本说明书的实施例的焊盘的阴影线表示;
图5,6和7分别是沿图4中的线V-V,VI-VI和VII-VII的剖视图;
图8是在分割步骤之后根据本说明书的实施例的焊盘的阴影线表示;
图9是沿图8的线IX的侧视图;
图10是根据本说明书实施例的半导体器件的平面图;以及
图11是以放大比例表示的图10中箭头XI所示部分的视图。
具体实施方式
除非另外指明,否则不同附图中的对应数字和符号通常指代对应部分。附图是为了清楚地说明实施例的相关方面而绘制的,并且不必按比例绘制。在附图中画出的特征的边缘不一定表示特征范围的终止。
在随后的描述中,示出了各种具体细节,以便提供对根据该描述的实施例的各种示例的深入理解。可以在没有一个或多个具体细节的情况下,或者利用其他方法,组件,材料等来获得实施例。在其他情况下,没有详细示出或描述已知的结构,材料或操作,从而不会模糊实施例的各个方面。
在本说明书的框架中对“一个实施例”或“一实施例”的引用旨在指示关于该实施例描述的特定配置,结构或特性被包括在至少一个实施例中。因此,可以出现在本说明书的各个点中的诸如“在实施例中”,“在一个实施例中”等的短语不一定确切地指代同一实施例。此外,特定的配置,结构或特性可以在一个或多个实施例中以任何适当的方式组合。
这里使用的标题/参考仅仅是为了方便而提供的,因此不限定保护范围或实施例的范围。
半导体器件可以包括布置(附着)在诸如引线框架的基板上的一个或多个半导体集成电路芯片或管芯。
塑料封装通常用于半导体器件。这样的封装可以包括引线框,该引线框提供包括导电材料(例如铜)的基础基板,该基础基板的尺寸和形状被设置为容纳半导体芯片或管芯,并且为这些芯片或管芯提供焊盘连接(引线)。
名称“引线框架”(或“引线或”引线框")(参见,例如美国专利和商标局的USPC合并词汇表)表示为集成电路芯片或管芯提供支撑的金属框以及将管芯或芯片中的集成电路互连到其它电气部件或触点的电引线。
通常使用例如光刻技术的技术来产生引线框。使用此技术,在顶侧和底侧上蚀刻箔或带形式的金属(例如,铜)材料以产生各种焊盘和引线。
这些技术可以被应用于四方扁平无引线(QFN)封装,其中名称“无引线”表示不提供从封装径向突出的引线。
现有技术使用所谓的“预模制”引线框,其包括(例如)使用(例如)平坦模制工具模制到雕刻(例如,光蚀刻)引线框上的电绝缘树脂(例如,环氧树脂)。
蚀刻金属材料中留下的空间由预模制树脂填充,且所得引线框具有与原始蚀刻引线框的厚度相同的总厚度。
在预模制(例如通过热或UV固化使模制树脂固化)之后,可应用去飞边和涂抹工艺以提供清洁的顶部/底部金属表面。
例如,可在第二蚀刻步骤期间提供可润湿侧面,所述第二蚀刻步骤可应用于预模制引线框以产生专用蚀刻区域。
图1A和图1B分别是预模制引线框10的一部分的前(顶部)侧和后(底部)侧的平面图。
图1A和图1B确实展示预模制引线框10的两个邻近区域,当形成单独半导体器件时,所述两个邻近区域旨在通过沿着“切单”线B-B′锯割而最终分离。
现有技术制造半导体器件的工艺涉及同时处理多于两个的此类引线框区域,所述引线框区域以箔或条带形式连接且旨在最终在多个切割线(例如线B-B′)处“切单”。
为简单起见,在此论述将通过在单线B-B′处切割而最终“切单”的两个引线框区域。
导电焊盘(引线)被示为形成在引线框10的前侧或顶侧(如10A所示)和后侧或底侧(如10B所示)。
如图所示,标记为10A,10B的焊盘相对于一个或多个管芯焊盘(为简单起见仅示出了一个)处于外围位置,其中半导体芯片或管芯C旨在布置(附着)在引线框的前侧或顶侧,如图1A所示的两个引线框区域的虚线所示。
在如图中所示的预模制引线框架中,顶侧焊盘10A和底侧焊盘10B被布置成成对的相对焊盘,它们是基板(引线框架)10的相同导电结构的一部分。应当注意,为了简单起见,在本示例性描述中提到的这种布置不是强制性的。
因此,图1A和1B中所说明的引线框区域是被配置为具有布置在相应邻近区域上的多个半导体芯片C的安装基板10的实例。
这些(两个或更多个)邻近区域具有相互面对的侧面(例如,参见在图1A和1B中的切割线B-B'处延伸的侧面),其中安装基板包括层状的导电雕刻(例如,蚀刻的)结构和模制到雕刻结构上的电绝缘材料(例如,环氧树脂)12。
引线框的导电雕刻结构(例如包括诸如铜的蚀刻金属材料)包括引线框的邻近区域的导电侧形成件,使得引线框(安装基板)的邻近区域具有相互面对的导电侧形成件,即焊盘10A,10B。
因此,安装基板的邻近区域之一的导电侧形成件(焊盘10A,10B)被布置为面向安装基板的邻近区域中的另一个邻近区域中的导电侧形成件(同样,相应的焊盘10A,10B)。
如图1A和1B中可见,引线框10(安装基板)具有前表面或顶表面(图1A)和后表面或底表面(图1B),并且安装基板的邻近区域的导电侧形成件包括分别在安装基板(引线框)10的前表面和后表面处的第一接触焊盘10A和第二接触焊盘10B。
如所讨论的,引线框10被配置为在邻近区域的相互面对的侧面处(例如沿着线B-B')被切割,并且相互面对的导电侧面结构,即安装基板的邻近区域的焊盘10A,10B由于切割而被分离。
如图1A和图1B中所说明,前表面或顶表面处的侧焊盘10A较宽且经由连接杆14连接,所述连接杆14半蚀刻于引线框架中且旨在在最终切单步骤期间作为切割(例如,沿着线B-B′)的结果而被移除以产生单独半导体器件。
考虑到安装在诸如印刷电路板或PCB(图中不可见)的支撑基板上,后侧或底侧上的侧焊盘10B通常较小,大小和尺寸较小。
如图1A和图1B中的10A和10B所示的焊盘具有基本上矩形的形状,在拐角处具有(最小)蚀刻半径。注意,这种形状不是强制性的。
在提供可润湿侧面的封装中,可对预模制引线框施加第二蚀刻以将铜移除到引线框的背侧或底侧上的深度。
除非在下文中另有说明,否则内容在本领域中是常规的,这使得不必在此提供更详细的描述。
如所指出的,在管芯附着、引线键合和封装模制之后,例如使用圆盘锯床在切单步骤中分离各个封装。
即,在邻近区域的相互面对的侧面(例如,沿着诸如B-B'的线)切割其上布置有多个半导体芯片C的安装基板(引线框10),以提供单独的切单的半导体器件。
这样,安装基板10的邻近区域的相互面对的导电侧形成件(即焊盘10A,10B)由于切割而分离(例如,圆盘刀片切掉封装之间的材料,分割最终封装的单元)。
引线框10的导电雕刻结构包括在引线框的前表面处的引线框的邻近区域的接触焊盘10A之间的连接杆(例如14)。
由于在邻近区域的相互面对的侧面处切割其上布置有多个半导体芯片C的安装基板(引线框),这些连接杆例如14被移除。
同样,这种处理在本领域中是常规的。
在切单过程中可能出现的问题是,由切割产生的应力和振动可能不利地影响焊盘或引线到树脂的粘附(这既适用于在此由12指示的引线框的预模制树脂,也适用于在将半导体芯片附接到其上之后模制到引线框上的最终封装)。
焊盘(或引线;如这里所使用的,指定焊盘将覆盖二者)相对于封装体部应理想地保持在前面讨论的所有处理阶段中的精确位置,而不会由于不良的粘附而经历分离(所谓的分层)。
目前提出的解决这些问题的方法包括增加焊盘表面的粗糙度。
在引线框制造期间在焊盘的横向侧上施加氧化侧壁也已经进行了实验。
发现这两种方法在抗脱离性方面提供相对小的改进,同时不期望地增加加工时间和成本。
本文所论述的一个或多个实施例涉及区分(预模制)引线框10的前侧或顶侧上和后侧或底侧上所提供的接触焊盘(例如10A和10B)的形状。
如图2A中所例示,例如在蚀刻期间,引线框10的前侧或顶侧处的焊盘10A形成有邻近连接杆14(且因此邻近切割线B-B′)的变窄部分100A,如图2A中所说明。
例如,如图2A和4所示,接触焊盘10A可以形成为近似沙漏形状的形状(朝向每个焊盘的远端更宽,在部分100A处变窄,并且在连接杆14处的近端处再次变宽)。
相反地,如图2B和4所示,例如,在后侧或底侧的焊盘10B例如再次在蚀刻期间形成有与连接杆14邻近的(略微)扩大部分100B。
例如,如在图4中更好理解的,接触焊盘10B可以形成为具有中间隆起部分的形状,即在连接杆14的位置处的中间隆起或突出部分。
如上所述,为了简单起见,这里所示的每对前侧或顶侧焊盘10A和后侧或底侧焊盘10B被假定为与图5和6的截面图中可见的导电结构相同的导电结构的一部分。
这些图是沿着图4的线V-V和VI-VI的横截面图,类似于图2B,其是从引线框的背侧或底侧的平面图。
也就是说,在图5和图6的截面图中,前焊盘或顶焊盘10A和后焊盘或底焊盘10B分别面向下和面向上。
如这里所示,包括焊盘10A和10B的导电结构具有T形(或蘑菇形)横截面,其:
在结构的主体部分中(远离连接杆12和切割线B-B'-参见图5)是倒T形横截面,其中在前或顶表面(在图5和图6中面向下)处的衬焊盘10A大于在后或底表面(在图5和图6中面向上)处的衬焊盘10B;以及
在位于连接杆12和切割线B-B'附近的部分中(见图6)是竖直T形横截面,其中在前表面或顶表面(在图5和6中面向下)处的衬焊盘10A比在后表面或底表面(在图5和6中面向上)处的衬焊盘10B窄。
图7是沿着图4的线VII-VII穿过连接杆14的纵向横截面,连接杆14具有恒定的横截面,其高度大约是引线框10的高度或厚度的一半:这可由(进一步)蚀刻引线框金属材料以产生(以本领域技术人员本身已知的方式)可润湿侧面16(见图3)而产生,所述可润湿侧面16旨在促进将最终半导体封装焊接到支撑基板(例如印刷电路板或PCB)上。
在图2A,图2B和图3到图6中例示的焊盘10A,10B的成形便于在焊盘10A的窄颈部100A处产生开放体积,所述开放体积在引线框预模制期间由预模制树脂12填充,如从背面或底部侧可见,如图2B和图3中所说明(其中由于在(进一步)蚀刻步骤期间移除叠加到其上的材料而清楚可见连接杆14,从而导致可润湿侧翼16的形成。
结果,在这些空间中穿透(且例如经由热或UV固化而固化)的预模制树脂12形成“柱”结构18,其延伸到引线框的一定深度或高度且提供焊盘10A,10B相对于预模制树脂12的保持“锁定”结构。
因此,本文所述的解决方案包括在安装基板的邻近区域中成形由焊盘10A,10B表示的导电侧形成件,以在基板10的前表面处形成具有(中间)窄化部分100A的接触焊盘10A,所述窄化部分100A具有侧凹陷,其中模制到引线框10的雕刻结构上的电绝缘材料12穿透到这些侧凹陷中,并产生(例如响应于通过热或UV固化而固化)将绝缘材料12锚定到由引线框10表示的安装基板的导电雕刻结构的结构,例如“柱”18。
柱18在以下方面是有益的:柱18增加接触焊盘10A,10B对分离(分层)的抵抗性,从而抵消这些焊盘10A,10B相对于预模制树脂12的不期望的移动,主要在焊盘10A,10B的纵向方向上。
因此,焊盘10A,10B展示增加的抗分层性且在沿着线B-B′的切单切割步骤期间维持所需的稳定位置,如图8中由刀片S示意性地表示。
有利地,引线框10的后表面处的接触焊盘10B设置有扩大的“凸出”(中间)部分100B,其具有与基板的前表面处的接触焊盘10A的变窄的“颈缩”部分100A中的侧凹陷邻近的侧延伸部。
发现这在“柱”18附近产生了成形的金属-树脂界面,有利于增加焊盘10A,10B的抗脱离性(分层)。
本文所述的解决方案与制造预模制引线框的常规方法兼容,例如:提供导电材料如铜的层状结构;以及从所述层状结构选择性地去除导电材料以提供导电雕刻结构,所述导电雕刻结构在安装基板(引线框10)的邻近区域中具有诸如10A,10B的导电侧形成件,所述安装基板在前表面和后表面处分别具有第一接触焊盘10A和第二接触焊盘10B。
本文所述的解决方案同样与提供所谓的可润湿侧面以促进焊接的常规方法兼容,所述可润湿侧面通过(例如)在提供焊盘10A,10B以在基板(引线框)10的后表面处提供可润湿末端侧面的导电侧面结构处从引线框的层状结构选择性地移除导电材料来实现。
从引线框的层状结构选择性地去除导电材料可以通过本领域中常规的选择性蚀刻。
在此讨论的基板(引线框)10可以由供应商作为独立的产品(部件)生产,并提供给半导体器件的制造商,考虑到制造具有安装在这种安装基板上的一个或多个半导体芯片C的半导体器件,该安装基板包括层状的导电雕刻结构和模制到基板10的雕刻结构上的电绝缘材料12。
如例如从图8可以理解的,在由分割产生的各个半导体器件中,基板10的前表面处的(第一)接触焊盘10A将包括侧凹陷之间的变窄的(锥形的)端部100A。
模制到引线框10的雕刻结构上并因此穿透到这些侧凹陷中的电绝缘材料12(例如,响应于通过热或UV固化而固化)将绝缘材料12的锚定结构18提供到基板的导电雕刻结构。
有利地,通过在基板10的后表面处的(第二)接触焊盘10B可以进一步增强锚定效果,该(第二)接触焊盘10B包括扩大的端部100B,该扩大的端部100B具有与在基板的前表面处的接触焊盘10A的变窄的(锥形的)端部100A中的侧凹陷邻近的侧延伸部。
图10是半导体器件100(例如功率QFN器件)的示例性平面图(从背面或底面),其可以用讨论的方法制造。
在图10(和图11)中,后表面或底表面处的焊盘10B是可见的,其中树脂12穿透到前表面或顶表面处的焊盘10A的窄(锥形)端100A处形成的空间或体积中以提供柱结构18。
这些结构安全地将焊盘10A,10B保持在适当位置,同时防止从预模制树脂12分层。
在图10中还可见指定为SC的管芯安装焊盘,其中安装有一个或多个半导体芯片或管芯C(在引线框的前部或顶部处,如虚线所指示)。
因此,图10所示的半导体器件100包括安装在基板10的前表面的相应部分(例如,参见焊盘SC)上的一个或多个半导体芯片C。
基板具有与前表面相对的后表面,并且包括层状导电雕刻结构和模制到导电雕刻结构上的电绝缘材料12。
导电雕刻结构包括分别位于基板10的前表面和后表面的第一接触焊盘10A和第二接触焊盘10B。
在基板的前表面处的第一接触焊盘10A具有变窄的(锥形的)端部100A(见图8),该端部具有侧凹陷,其中模制到基板10的导电雕刻结构上的电绝缘材料12穿透到这些侧凹陷中。
作为固化的结果,材料12向所述安装基板10的导电雕刻结构提供锚定结构18。
有利地,基板10的后表面处的第二接触焊盘10B具有扩大的端部100B,该扩大的端部100B具有与基板的前表面处的第一接触焊盘10A的变窄(锥形)的端部100A中的侧凹陷邻近的侧延伸部。
第二焊盘(10B)的可润湿侧面16可以设置在安装基板10的背面,如图11所示。
在不违背基本原则的情况下,细节和实施例可以相对于仅通过示例描述的内容而改变,甚至显著改变,而不脱离保护范围。
权利要求是这里提供的关于实施例的教导的整体部分。
保护范围由所附权利要求限定。
Claims (23)
1.一种装置,包括:
安装基板,包括具有前表面和后表面的导电雕刻结构,其中所述安装基板的邻近区域具有通过连接杆彼此连接的相互面对的导电侧形成件,每个导电侧形成件包括在所述前表面处的第一接触焊盘和在所述后表面处的第二接触焊盘;
其中所述安装基板被配置为在所述连接杆处在所述邻近区域之间被切割;
其中在所述前表面处的每个第一接触焊盘具有垂直于所述第一接触焊盘的长度测量的第一宽度,其中所述第一宽度从所述导电侧形成件的远端到所述连接杆变窄;以及
其中在所述后表面处的每个第二接触焊盘具有垂直于所述第二接触焊盘的长度测量的第二宽度,其中所述第二宽度从所述导电侧形成件的所述远端到所述连接杆变宽。
2.根据权利要求1所述的装置,其中所述第一接触焊盘在邻近所述连接杆的位置处的所述第一宽度小于所述第二接触焊盘在邻近所述连接杆的所述位置处的所述第二宽度。
3.根据权利要求1所述的装置,其中在邻近所述连接杆的所述位置处的具有所述第二宽度的所述后表面处的所述第二接触焊盘的部分处,在邻近所述连接杆的位置处的所述前表面处的每个第一接触焊盘的所述第一宽度形成侧凹陷。
4.根据权利要求3所述的装置,还包括电绝缘材料,所述电绝缘材料被模制到所述导电雕刻结构上并且填充所述侧凹陷。
5.根据权利要求1所述的装置,其中在所述连接杆处的所述导电雕刻结构的所述后表面被减薄,以产生用于所述第二焊盘的可润湿侧面。
6.一种半导体器件,包括:
安装基板,包括具有前表面和后表面的导电雕刻结构,并且所述安装基板还具有导电侧形成件,每个导电侧形成件包括在所述前表面处的第一接触焊盘和在所述后表面处的第二接触焊盘;
其中所述前表面处的每个第一接触焊盘具有垂直于所述第一接触焊盘的长度测量的第一宽度,其中所述第一宽度从所述导电侧形成件的远端到所述导电侧形成件的切割端变窄;
其中所述后表面处的每个第二接触焊盘具有垂直于所述第二接触焊盘的长度测量的第二宽度,其中所述第二宽度从所述导电侧形成件的所述远端到所述导电侧形成件的所述切割端变宽;
集成电路芯片,安装到所述安装基板的所述前表面;以及
绝缘密封剂,所述绝缘密封剂封装所述集成电路芯片,并且在所述导电侧形成件之间绝缘。
7.根据权利要求6所述的半导体器件,其中邻近所述导电侧形成件的所述切割端的所述第一接触焊盘的所述第一宽度小于邻近所述导电侧形成件的所述切割端的所述第二接触焊盘的所述第二宽度。
8.根据权利要求6所述的半导体器件,其中在邻近所述导电侧形成件的所述切割端的具有变宽的所述第二宽度的所述后表面处的所述第二接触焊盘的部分处,在邻近所述导电侧形成件的所述切割端的所述前表面处的每个第一接触焊盘的变窄的所述第一宽度形成侧凹陷。
9.根据权利要求8所述的半导体器件,其中所述绝缘密封剂填充所述侧凹陷。
10.根据权利要求6所述的半导体器件,其中在所述导电侧形成件的所述切割端处的所述导电雕刻结构的所述后表面被减薄,以产生用于所述第二焊盘的可润湿侧面。
11.一种安装基板,被配置为具有布置在其相应的邻近区域上的多个半导体芯片,所述邻近区域具有相互面对的侧面,其中所述安装基板包括层状的导电雕刻结构和模制在所述导电雕刻结构上的电绝缘材料,所述导电雕刻结构包括所述安装基板的所述邻近区域的导电侧形成件,其中所述安装基板的所述邻近区域具有相互面对的导电侧形成件,其中所述安装基板的所述邻近区域中的一个邻近区域的导电侧形成件面对所述安装基板的所述邻近区域中的另一个邻近区域中的导电侧形成件,其中所述安装基板具有前表面和后表面,并且所述安装基板的所述邻近区域的所述导电侧形成件包括分别在所述安装基板的所述前表面和所述后表面处的第一接触焊盘和第二接触焊盘;
其中具有布置在其上的所述多个半导体芯片的所述安装基板被配置为在所述邻近区域的所述相互面对的侧面处被切割以提供单独的切单的半导体器件,其中所述安装基板的邻近区域的所述相互面对的导电侧结构由于所述切割而被分离;以及
其中在所述安装基板的邻近区域中的所述导电侧形成件包括在所述安装基板的所述前表面处的所述第一接触焊盘,所述第一接触焊盘具有在所述相互面对的侧面处具有侧凹陷的变窄部分,其中模制到所述基板的所述导电雕刻结构上的所述电绝缘材料穿透到所述侧凹陷中,从而为所述安装基板的所述导电雕刻结构提供所述绝缘材料的锚定结构。
12.根据权利要求11所述的安装基板,还包括在所述安装基板的所述后表面处具有扩大部分的所述第二接触焊盘,所述扩大部分与在所述安装基板的所述前表面处的所述接触焊盘的变窄部分中的所述侧凹陷邻近的、所述相互面对的侧面处具有侧延伸部。
13.根据权利要求12所述的安装基板,还包括在所述安装基板的所述后表面处的所述第二焊盘的可润湿侧面。
14.根据权利要求11所述的安装基板,其中所述导电雕刻结构包括:连接杆,所述连接杆位于所述安装基板的邻近区域的所述相互面对的导电侧形成件的所述安装基板的前表面处的接触焊盘之间,其中所述连接杆被配置为被移除,以作为对其上布置有所述多个半导体芯片的所述安装基板在所述邻近区域的所述相互面对的侧面处进行所述切割的结果。
15.一种方法,包括:
提供包括导电雕刻结构的安装基板,所述导电雕刻结构包括所述安装基板的所述邻近区域的导电侧形成件,其中所述安装基板的邻近区域具有相互面对的导电侧形成件,所述安装基板的所述邻近区域中的一个邻近区域的导电侧形成件面对所述安装基板的所述邻近区域中的另一个邻近区域中的导电侧形成件,其中所述安装基板具有前表面和后表面,并且所述安装基板的所述邻近区域的所述导电侧形成件包括分别在所述安装基板的所述前表面和所述后表面处的第一接触焊盘和第二接触焊盘;
在所述安装基板的邻近区域中成形所述导电侧形成件,以在所述基板的所述前表面处形成所述第一接触焊盘,所述第一接触焊盘具有在所述相互面对的侧面处具有侧凹陷的变窄部分;
将多个半导体芯片布置在所述安装基板的相应邻近区域上;
将电绝缘材料模制到所述导电雕刻结构上,其中模制到所述导电雕刻结构上的所述电绝缘材料穿透到所述侧凹陷中,从而为所述安装基板的所述导电雕刻结构提供所述绝缘材料的锚定结构;以及
在所述邻近区域的所述相互面对的侧面处切割其上布置有所述多个半导体芯片的所述安装基板,以提供单独的切单的半导体器件,其中所述安装基板的邻近区域的所述相互面对的导电侧结构由于所述切割而被分离。
16.根据权利要求15所述的方法,其中成形还包括:在所述安装基板的邻近区域中成形所述导电侧形成件,以在所述基板的所述后表面处形成所述第二接触焊盘,所述第二接触焊盘具有扩大部分,所述扩大部分在所述相互面对的侧面处具有侧延伸部,所述侧延伸部与所述基板的所述前表面处的所述第一接触焊盘的变窄部分中的所述侧凹陷邻近。
17.根据权利要求15所述的方法,其中所述基板的所述导电雕刻结构包括:连接杆,在所述邻近区域的所述相互面对的侧面处的所述安装基板的邻近区域的所述相互面对的导电侧结构的所述基板的所述前表面处的第一接触焊盘之间延伸,并且其中切割包括移除所述连接杆。
18.根据权利要求15所述的方法,其中提供所述安装基板包括:
提供导电材料的层状结构;以及
从所述层状结构选择性地移除导电材料,以提供所述导电雕刻结构,其中所述安装基板的所述邻近区域的所述导电侧形成件在所述安装基板的所述前表面和所述后表面处分别具有所述第一接触焊盘和所述第二接触焊盘。
19.根据权利要求15所述的方法,还包括选择性地移除所述导电侧形成件处的导电材料,以在所述安装基板的所述后表面处提供所述第二接触焊盘的可润湿侧面。
20.根据权利要求18所述的方法,其中选择性地移除包括执行选择性蚀刻。
21.一种半导体器件,包括:
安装在基板的前表面上的至少一个半导体芯片,所述基板具有与所述前表面相对的后表面并且包括层状的导电雕刻结构和模制到所述导电雕刻结构上的电绝缘材料,所述导电雕刻结构包括分别在所述基板的所述前表面和所述后表面处的第一接触焊盘和第二接触焊盘;以及
其中在所述基板的所述前表面处的所述第一接触焊盘具有变窄的端部,所述变窄的端部具有侧凹陷,其中模制到所述基板的所述导电雕刻结构上的所述电绝缘材料穿透到所述侧凹陷中,并且为所述安装基板的所述导电雕刻结构提供所述绝缘材料的锚定结构。
22.根据权利要求22所述的半导体器件,还包括在所述基板的所述后表面处的所述第二接触焊盘,所述第二接触焊盘具有扩大的端部,所述扩大的端部具有侧延伸部,所述侧延伸部与所述基板的所述前表面处的所述第一接触焊盘的所述变窄的端部中的所述侧凹陷邻近。
23.根据权利要求23所述的半导体器件,还包括在所述基板的所述后表面处的所述第二焊盘的可润湿侧面。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT102021000017189A IT202100017189A1 (it) | 2021-06-30 | 2021-06-30 | Procedimento per fabbricare dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti |
IT102021000017189 | 2021-06-30 | ||
US17/848,493 US20230005825A1 (en) | 2021-06-30 | 2022-06-24 | Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device |
US17/848,493 | 2022-06-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115547969A true CN115547969A (zh) | 2022-12-30 |
Family
ID=84723793
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210769251.0A Pending CN115547969A (zh) | 2021-06-30 | 2022-06-30 | 制造半导体器件的方法、对应的基板和半导体器件 |
CN202221682372.3U Active CN218867095U (zh) | 2021-06-30 | 2022-06-30 | 半导体装置、半导体器件以及安装基板 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221682372.3U Active CN218867095U (zh) | 2021-06-30 | 2022-06-30 | 半导体装置、半导体器件以及安装基板 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN115547969A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116153898A (zh) * | 2023-04-23 | 2023-05-23 | 宁波中车时代传感技术有限公司 | 一种用于封装的引线框架结构及传感器封装结构 |
-
2022
- 2022-06-30 CN CN202210769251.0A patent/CN115547969A/zh active Pending
- 2022-06-30 CN CN202221682372.3U patent/CN218867095U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116153898A (zh) * | 2023-04-23 | 2023-05-23 | 宁波中车时代传感技术有限公司 | 一种用于封装的引线框架结构及传感器封装结构 |
CN116153898B (zh) * | 2023-04-23 | 2023-07-21 | 宁波中车时代传感技术有限公司 | 一种用于封装的引线框架结构及传感器封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN218867095U (zh) | 2023-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6841414B1 (en) | Saw and etch singulation method for a chip package | |
US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
US6897093B2 (en) | Method of manufacturing a resin molded or encapsulation for small outline non-leaded (SON) or quad flat non-leaded (QFN) package | |
US7410834B2 (en) | Method of manufacturing a semiconductor device | |
US20010042904A1 (en) | Frame for semiconductor package | |
US20020024127A1 (en) | Semiconductor device and manufacture method of that | |
CN218867095U (zh) | 半导体装置、半导体器件以及安装基板 | |
JP2003158234A (ja) | 半導体装置及びその製造方法 | |
CN109904077B (zh) | 多管脚半导体产品的封装方法 | |
US7211879B1 (en) | Semiconductor package with chamfered corners and method of manufacturing the same | |
EP4113599A1 (en) | Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device | |
WO2016051595A1 (ja) | リードフレーム、半導体装置の製造方法 | |
JP6695166B2 (ja) | リードフレーム、及び半導体パッケージの製造方法 | |
US20170040186A1 (en) | Semiconductor device and method of manufacturing the same | |
JPS63131557A (ja) | レジン封止型半導体装置用リ−ドフレ−ム及びレジン封止型半導体装置 | |
US20220270957A1 (en) | Quad flat no-lead (qfn) manufacturing process | |
JP4477976B2 (ja) | 半導体装置の製造方法 | |
KR19980083302A (ko) | 반도체 패키지 및 이것의 제조방법 | |
JPH1079463A (ja) | 半導体装置製造用切断装置 | |
JP3566812B2 (ja) | 半導体装置の製造方法 | |
KR100458640B1 (ko) | 리이드 프레임, 반도체 팩키지 및 반도체 팩키지 제조 방법 | |
CN118173503A (zh) | 制造半导体器件的方法、相应的衬底和半导体器件 | |
JP3539659B2 (ja) | 半導体装置の製造方法およびその方法において用いられるリードフレーム | |
KR100186330B1 (ko) | 컬럼형 패키지의 제조방법 | |
KR20090001103U (ko) | 반도체 소자 패키징용 몰딩구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |