IT202100017189A1 - Procedimento per fabbricare dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti - Google Patents

Procedimento per fabbricare dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti Download PDF

Info

Publication number
IT202100017189A1
IT202100017189A1 IT102021000017189A IT202100017189A IT202100017189A1 IT 202100017189 A1 IT202100017189 A1 IT 202100017189A1 IT 102021000017189 A IT102021000017189 A IT 102021000017189A IT 202100017189 A IT202100017189 A IT 202100017189A IT 202100017189 A1 IT202100017189 A1 IT 202100017189A1
Authority
IT
Italy
Prior art keywords
electrically conductive
substrate
mounting substrate
adjacent areas
formations
Prior art date
Application number
IT102021000017189A
Other languages
English (en)
Inventor
Mauro Mazzola
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000017189A priority Critical patent/IT202100017189A1/it
Priority to US17/848,493 priority patent/US20230005825A1/en
Priority to EP22181152.4A priority patent/EP4113599A1/en
Priority to CN202210769251.0A priority patent/CN115547969A/zh
Priority to CN202221682372.3U priority patent/CN218867095U/zh
Publication of IT202100017189A1 publication Critical patent/IT202100017189A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
"Procedimento per fabbricare dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti"
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione si riferisce ai dispositivi a semiconduttore.
Una o pi? forme di attuazione possono essere applicate, per esempio, a dispositivi a semiconduttore comprendenti un leadframe pre-molded (pre-stampato).
Una o pi? forme di attuazione possono essere applicate a dispositivi a semiconduttore del tipo Quad-Flat No-lead (QFN).
Sfondo
Un approccio corrente nella produzione dei dispositivi a semiconduttore come, per esempio, i dispositivi a semiconduttore con package QFN, prevede di disporre (fissare) una pluralit? di die o chip a semiconduttore su un substrato simile a una striscia ad esempio un leadframe pre-molded.
I singoli dispositivi vengono formati in una fase finale di "singolarizzazione" ("singulation") che comprende il taglio del substrato con i die o chip a semiconduttore disposti su di esso e un incapsulamento isolante stampato su di esso.
I carichi meccanici/vibrazioni prodotti durante il taglio possono causare indesiderati fenomeni di delaminazione. Indipendentemente da questo o oltre a questo, i cicli termici (derivanti dal reflow di assemblaggio o dal funzionamento durante la vita utile per i dispositivi di potenza) possono avviare la delaminazione o peggiorare la delaminazione, il che pu? portare a guasti del dispositivo installato sul campo.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? contribuire a superare gli svantaggi delineati in precedenza.
Secondo una o pi? forme di attuazione, tale scopo viene ottenuto mediante un procedimento che presenta le caratteristiche esposte nel seguito.
Una o pi? forme di attuazione possono riferirsi a un componente corrispondente, per esempio un leadframe premolded.
Una o pi? forme di attuazione possono riferirsi a un dispositivo a semiconduttore corrispondente. Un package QFN pu? essere esemplificativo di tale dispositivo.
Le rivendicazioni sono parte integrante degli insegnamenti qui forniti riguardo alle forme di attuazione.
Una o pi? forme di attuazione possono fornire un componente nella forma di un leadframe pre-molded per dispositivi a semiconduttore in cui un layout semi-inciso di contatti (pad) modificato d? luogo a una forma di ancoraggio dei contatti tale da contrastare la trazione dei contatti sia in una direzione "nel piano", sia in una direzione "verticale".
Una o pi? forme di attuazione sono compatibili con la presenza di fianchi bagnabili per contatti.
Una o pi? forme di attuazione possono contemplare modifiche della forma sul lato superiore e sul lato inferiore di pad elettricamente conduttivi, ad esempio contatti.
In una o pi? forme di attuazione, durante la formazione del leadframe (mediante incisione, per esempio) la dimensione del pad viene ridotta sul lato superiore in prossimit? della linea di confine del package con il lato inferiore che mostra un'area di dimensioni aumentate.
Durante il pre-stampaggio del leadframe inciso, un materiale di pre-stampaggio (resina) riempie i volumi aperti cos? creati accanto ai pad. Una volta che la resina si ? solidificata, questi volumi riempiti di resina di prestampaggio forniscono strutture a pilastro ("pillar") che aumentano la resistenza dei pad al distacco, per esempio, contrastando il movimento in direzione longitudinale.
I pad presentano quindi una maggiore resistenza alla delaminazione e mantengono posizioni stabili durante il taglio nella fase di singolarizzazione.
Viene mantenuta la possibilit? di creare fianchi bagnabili, con una seconda incisione sul lato inferiore, per esempio.
Breve descrizione delle figure allegate
Una o pi? forme di attuazione saranno ora descritte, solo a titolo di esempio, con riferimento alle figure allegate, in cui:
le figure 1A e 1B sono viste in pianta a livello anteriore (superiore) e posteriore (inferiore), rispettivamente, di un leadframe pre-molded convenzionale, le figure 2A e 2B sono una vista parziale frontale e una vista parziale posteriore, rispettivamente, di un leadframe modificato secondo forme di attuazione della presente descrizione prima di una fase di singolarizzazione,
la figura 3 ? una vista parziale ingrandita della porzione di figura 2B indicata dalla freccia III,
la figura 4 ? una rappresentazione in linea tratteggiata di pad secondo forme di attuazione della presente descrizione prima di una fase di singolarizzazione,
le figure 5, 6 e 7 sono viste in sezione secondo le linee V-V, VI-VI e VII-VII, rispettivamente, nella figura 4,
la figura 8 ? una presentazione in linea tratteggiata di pad secondo forme di attuazione della presente descrizione dopo una fase di singolarizzazione,
la figura 9 ? una vista di elevazione laterale lungo la linea IX della Figura 8,
la figura 10 ? una vista piana di un dispositivo a semiconduttore secondo forme di attuazione della presente descrizione, e
la figura 11 ? una vista della porzione indicata dalla freccia XI nella figura 10 rappresentata su una scala ingrandita.
Nelle diverse figure, numeri e simboli corrispondenti si riferiscono in generale a parti corrispondenti, salvo indicazione contraria. Le figure sono disegnate per illustrare chiaramente gli aspetti rilevanti delle forme di attuazione e non sono necessariamente disegnate in scala. I bordi delle caratteristiche disegnate nelle figure non indicano necessariamente la fine dell'estensione della caratteristica.
Descrizione dettagliata
Nella descrizione che segue sono illustrati uno o pi? dettagli specifici che puntano a fornire una comprensione approfondita di vari esempi di forme di attuazione secondo questa descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? degli specifici dettagli, o con altri procedimenti, componenti, materiali, ecc. In altri casi, strutture, materiali o operazioni note non sono illustrate o descritte in dettaglio in modo che certi aspetti delle forme di attuazione non saranno offuscati.
Il riferimento a "una forma di attuazione" o "una sola forma di attuazione" nel quadro della presente descrizione ? inteso a indicare che una particolare configurazione, struttura, o caratteristica descritta in relazione alla forma di attuazione ? compresa in almeno una forma di attuazione. Quindi, frasi come "in una forma di attuazione" o "in una sola forma di attuazione", o simili, che possono essere presenti vari punti della presente descrizione non si riferiscono necessariamente a una stessa e unica forma di attuazione. Inoltre, particolari configurazioni, strutture, o caratteristiche possono essere combinate in qualsiasi modo adeguato in una o pi? forme di attuazione.
Le intestazioni/riferimenti qui utilizzati sono forniti unicamente per comodit? e quindi non definiscono l'estensione di protezione o la portata delle forme di attuazione.
I dispositivi a semiconduttore possono comprendere uno o pi? chip o die a semiconduttore disposti (attaccati) su substrati, ad esempio leadframe.
Per i dispositivi a semiconduttore si usano comunemente package in plastica. Tali package possono comprendere un leadframe che fornisce un substrato di base comprendente un materiale elettricamente conduttivo ad esempio rame, con dimensioni e forma tali da ospitare chip o die a semiconduttore e fornire connessioni (contatti) di pad per tali chip o die.
La designazione "leadframe" (o "lead frame") ? utilizzata correntemente (si veda, per esempio, lo USPC Consolidated Glossary dell'Ufficio Brevetti e Marchi degli Stati Uniti) per indicare un telaio metallico che fornisce supporto per un chip o die di circuito integrato, nonch? contatti elettrici per interconnettere il circuito integrato nel chip o die con altri componenti o contatti elettrici.
I leadframe sono creati convenzionalmente utilizzando tecnologie quali ad esempio una tecnologia di fotoincisione. Con questa tecnologia, un materiale metallico (per esempio, rame) sotto forma di una lamina o nastro viene inciso sui lati superiore e inferiore per creare vari pad e contatti.
Queste tecnologie possono essere applicate a un package Quad-Flat No-lead o QFN, dove la designazione "noleads" denota il fatto che non sono presenti contatti (lead) che sporgono radialmente del package.
Sono di impiego corrente i cosiddetti leadframe "prestampati" (pre-molded) che includono una resina elettricamente isolante come una resina epossidica, per esempio, stampata su un leadframe scolpito (per esempio, foto-inciso) utilizzando un attrezzo di formatura piatto, per esempio.
Gli spazi lasciati nel materiale metallico inciso sono riempiti da resina di pre-stampaggio e il leadframe risultante presenta uno spessore totale che ? lo stesso spessore del leadframe originale inciso.
Dopo il pre-stampaggio (con la resina stampata solidificata, per esempio tramite polimerizzazione termica o UV), ? possibile applicare processi di de-flashing e sbavatura per fornire superfici metalliche superiori/inferiori pulite.
Durante una seconda fase di incisione, applicabile al leadframe pre-molded, per esempio per generare aree incise dedicate, ? possibile provvedere fianchi bagnabili, per esempio.
Le figure 1A e 1B sono viste in pianta in corrispondenza del lato anteriore (superiore) e posteriore (inferiore), rispettivamente, di una porzione di leadframe pre-molded 10.
Le figure 1A e 1B illustrano infatti due aree limitrofe di un leadframe pre-molded 10 destinate ad essere infine separate segando lungo una linea di "singolarizzazione" B-B' quando vengono formati i singoli dispositivi a semiconduttore.
I processi correnti di fabbricazione dei dispositivi a semiconduttore comportano la lavorazione simultanea di pi? di due di queste aree di leadframe collegate in una lamina o in un nastro e che sono destinate ad essere infine "singolarizzate" lungo pi? linee di taglio ad esempio la linea B-B'.
Qui per semplicit? sono prese in esame due aree di leadframe da "singolarizzare" alla fine mediante taglio in una singola linea B-B'.
Dei pad (contatti) elettricamente conduttivi sono illustrati formati sul lato anteriore o superiore (come indicati con 10A) e sul lato posteriore o inferiore (come indicati con 10B) del leadframe 10.
Come illustrati, i pad designati con 10A, 10B si trovano in una posizione periferica rispetto a uno o pi? die pad (per semplicit?, ne ? illustrato solo uno) ove un chip o die a semiconduttore C ? destinato ad essere disposto (attaccato) sul lato anteriore o superiore del leadframe come illustrato in linee tratteggiate per le due aree di leadframe illustrate nella figura 1A.
In un leadframe pre-molded come illustrato nelle figure, i pad sul lato superiore 10A e sul lato inferiore 10B sono disposti in coppie di pad opposti facenti parte di una stessa formazione elettricamente conduttiva del substrato (leadframe) 10. Si noti che tale disposizione, cui in questa descrizione esemplificativa si fa riferimento per semplicit?, non ? imperativa.
Le aree del leadframe illustrate nelle figure 1A e 1B sono quindi esemplificative di un substrato di montaggio 10 configurato per presentare una pluralit? di chip a semiconduttore C disposti su rispettive aree adiacenti.
Queste (due o pi?) aree adiacenti presentano lati mutuamente affacciati (si vedano, per esempio, i lati che si estendono in corrispondenza della linea di taglio B-B' nelle figure 1A e 1B) in cui il substrato di montaggio comprende una struttura laminare, elettricamente conduttiva (per esempio, incisa) e un materiale elettricamente isolante (una resina epossidica, per esempio) 12 stampata sulla struttura scolpita (sculturata).
La struttura scolpita elettricamente conduttiva del leadframe (comprendente un materiale metallico inciso come ad esempio rame) comprende formazioni laterali elettricamente conduttive delle aree adiacenti del leadframe in modo che le aree adiacenti del leadframe (substrato di montaggio) presentano formazioni laterali elettricamente conduttive mutuamente affacciate, vale a dire i pad 10A, 10B.
Di conseguenza, le formazioni laterali elettricamente conduttive (i pad 10A, 10B) di una delle aree adiacenti del substrato di montaggio sono disposte affacciate a formazioni laterali elettricamente conduttive (ancora una volta, i rispettivi pad 10A, 10B) in un'altra delle aree adiacenti del substrato di montaggio.
Come visibile nelle figure 1A e 1B, il leadframe 10 (substrato di montaggio) presenta una superficie anteriore o superiore (Figura 1A) e una superficie posteriore o inferiore (Figura 1B) e le formazioni laterali elettricamente conduttive delle aree adiacenti del substrato di montaggio comprendono primi pad di contatto 10A e secondi pad di contatto 10B sulla superficie anteriore e sulla superficie posteriore, rispettivamente, del substrato di montaggio (leadframe) 10.
Come discusso, il leadframe 10 ? configurato per essere tagliato in corrispondenza di lati mutuamente affacciati delle aree adiacenti (lungo la linea B-B', per esempio) e le formazioni laterali elettricamente conduttive mutuamente affacciate, vale a dire i pad 10A, 10B delle aree adiacenti del substrato di montaggio, vengono separate in seguito al taglio.
Come illustrato nelle figure 1A e 1B, i pad laterali 10A nella superficie anteriore o superiore sono pi? larghi e sono connessi tramite una barra di connessione 14 che ? semi-incisa nel leadframe ed ? destinata ad essere rimossa in seguito al taglio (per esempio, lungo la linea B-B') durante una fase finale di singolarizzazione per creare dispositivi a semiconduttore singoli.
I pad laterali 10B sul lato posteriore o inferiore sono solitamente pi? piccoli, configurati e dimensionati in vista del montaggio su un substrato di supporto ad esempio una scheda di circuito stampato o PCB (non visibile nelle figure).
Pad come quelli indicati in 10A e 10B nelle figure 1A e 1B presentano una forma sostanzialmente rettangolare con un raggio di incisione (minimo) agli angoli. Si noti che tale forma non ? imperativa.
Nei package in cui sono forniti fianchi bagnabili, una seconda incisione pu? essere applicata al leadframe premolded per rimuovere il rame a una profondit? sul lato posteriore o inferiore del leadframe.
Se non diversamente indicato nel seguito, quanto precede ? convenzionale nella tecnica, il che rende superfluo fornire in questa sede una descrizione di maggior dettaglio.
Come notato, dopo il fissaggio del die, il wire bonding e lo stampaggio del package, i singoli package sono separati in una fase di singolarizzazione utilizzando una sega a disco, per esempio.
Cio?, il substrato di montaggio (leadframe 10) che presenta una pluralit? di chip a semiconduttore C disposti su di esso viene tagliato in corrispondenza dei lati mutuamente affacciati delle aree adiacenti (per esempio, lungo linee come B-B') per fornire singoli dispositivi a semiconduttore singolarizzati.
In questo modo, le formazioni laterali elettricamente conduttive mutuamente affacciate (cio? i pad 10A, 10B) delle aree adiacenti del substrato di montaggio 10 sono separate in seguito al taglio (per esempio, una lama a disco rimuove il materiale tra i package singolarizzando le unit? dei package finali).
La struttura scolpita elettricamente conduttiva del leadframe 10 comprende barre di connessione ad esempio 14 tra i pad di contatto 10A di aree adiacenti del leadframe sulla superficie anteriore del leadframe.
Queste barre di connessione ad esempio 14 vengono rimosse in seguito al taglio del substrato di montaggio (leadframe) che presenta una pluralit? di chip a semiconduttore C disposti su di esso nei lati mutuamente affacciati delle aree adiacenti.
Ancora una volta, tale lavorazione ? convenzionale nella tecnica.
Un problema che pu? insorgere durante la singolarizzazione ? che le sollecitazioni e le vibrazioni derivanti dal taglio possono influire negativamente sull'adesione fra i pad o contatti e la resina (ci? vale sia per la resina di pre-stampaggio del leadframe qui indicata con 12, sia per l'incapsulamento finale stampato sul leadframe dopo il fissaggio dei chip a semiconduttore su di esso).
Si auspica che pad (o contatti: come qui utilizzato, il termine pad coprir? entrambi) debbano rimanere in una posizione esatta rispetto al corpo del package durante tutte le fasi di lavorazione discusse in precedenza, senza subire distacco (la cosiddetta delaminazione) a causa della scarsa adesione.
Un approccio proposto finora per affrontare questi problemi comprende l'aumento della rugosit? delle superfici dei pad.
? stata inoltre sperimentata l'applicazione di pareti laterali ossidate durante la fabbricazione dei leadframe sulle parti laterali dei pad.
Si ? riscontrato che entrambi gli approcci forniscono miglioramenti relativamente modesti della resistenza al distacco, aumentando al contempo in modo indesiderabile i tempi e i costi del processo.
Una o pi? forme di attuazione come qui discusse comportano la differenziazione delle forme dei pad di contatto come 10A e 10B come forniti sul lato anteriore o superiore e sul lato posteriore o inferiore del leadframe (pre-stampato) 10.
Come esemplificati nella figura 2A, i pad 10A nella parte anteriore o superiore del leadframe 10 sono formati -per esempio durante l'incisione - con porzioni ristrette 100A adiacenti alla barra di connessione 14 (e quindi adiacenti alla linea di taglio B-B') come illustrate nella figura 2A.
Per esempio, come illustrati nelle figure 2A e 4, i pad di contatto 10A possono essere formati con una forma che pu? essere approssimativamente paragonata a una forma a clessidra.
Invece, come illustrati nelle figure 2B e 4, per esempio, i pad 10B sul lato posteriore o inferiore sono formati - sempre durante l'incisione, per esempio - con porzioni (leggermente) allargate 100B adiacenti alla barra di connessione 14.
Per esempio, come meglio apprezzabile nella figura 4, i pad di contatto 10B possono essere formati con una forma che presenta una porzione intermedia ingrossata, cio? una porzione intermedia rigonfiata o sporgente.
Come notato, si presume per semplicit? che ogni coppia comprendente un pad laterale anteriore o superiore 10A e un pad laterale posteriore o inferiore 10B come qui illustrata sia parte di una stessa formazione elettricamente conduttiva come visibile nelle viste in sezione delle figure 5 e 6.
Queste figure sono viste in sezione lungo le linee V-V e VI-VI della figura 4 che, come la figura 2B, ? una vista piana sul lato posteriore o inferiore del leadframe.
Cio?, nelle viste in sezione delle figure 5 e 6 i pad anteriori o inferiori 10A e i pad posteriori o inferiori 10B sono illustrati rivolti verso il basso e verso l'alto, rispettivamente.
Come qui illustrate, le formazioni elettricamente conduttive che comprendono i pad 10A e 10B presentano una sezione trasversale a forma di T (o a fungo) che:
nelle porzioni di corpo delle formazioni (distanti dalla barra di connessione 12 e dalla linea di taglio B-B' ? si veda la figura 5) ? una sezione trasversale a T invertita con i pad 10A nella superficie anteriore o superiore (rivolti verso il basso nelle figure 5 e 6) pi? grandi rispetto ai pad 10B nella superficie posteriore o inferiore (rivolti verso l'alto nelle figure 5 e 6), e nelle porzioni poste vicino alla barra di connessione 12 e alla linea di taglio B-B' ? si veda la figura 6) ? una sezione trasversale a T diritta con i pad 10A nella superficie anteriore o superiore (rivolti verso il basso nelle figure 5 e 6) pi? stretti rispetto ai pad 10B nella superficie posteriore o inferiore (rivolti verso l'alto nelle figure 5 e 6).
La figura 7 ? una sezione longitudinale lungo la linea VII-VII della figura 4 attraverso la barra di connessione 14 che presenta una sezione trasversale costante con un'altezza approssimativamente la met? dell'altezza o dello spessore del leadframe 10: ci? pu? derivare dalla (ulteriore) incisione del materiale di metallo del leadframe per creare (in un modo di per s? noto agli esperti nel settore) fianchi bagnabili 16 (si veda la figura 3) destinati a facilitare la saldatura dei package a semiconduttore finali su un substrato di supporto come una scheda di circuito stampato o PCB.
La sagomatura dei pad 10A, 10B esemplificata nelle figure 2A, 2B e 3 a 6 facilita la creazione nelle porzioni di collo ristrette 100A di volumi aperti dei pad 10A che vengono riempiti dalla resina di pre-stampaggio 12 durante il pre-stampaggio del leadframe come visibile dal lato posteriore o inferiore come illustrato nelle figure 2B e 3 (dove la barra di connessione 14 ? chiaramente visibile a causa della rimozione del materiale a essa sovrapposto durante la (ulteriore) fase di incisione che porta alla formazione dei fianchi bagnabili 16.
Di conseguenza, la resina di pre-stampaggio 12 penetrata (e solidificata, per esempio mediante polimerizzazione termica o UV) in questi spazi forma strutture a "pilastro" 18 che si estendono a una certa profondit? o altezza del leadframe e forniscono una struttura contenitiva di "bloccaggio" dei pad 10A, 10B rispetto alla resina di pre-stampaggio 12.
La soluzione qui descritta comprende quindi la sagomatura delle formazioni laterali elettricamente conduttive rappresentate dai pad 10A, 10B in aree adiacenti del substrato di montaggio per formare i pad di contatto 10A sulla superficie anteriore del substrato 10 con porzioni (intermedie) ristrette 100A che presentano rientranze laterali, in cui il materiale elettricamente isolante 12 stampato sulla struttura scolpita del leadframe 10 penetra in questi rientranze laterali e crea (in risposta alla solidificazione, mediante polimerizzazione termica o UV, per esempio) formazioni, come ad esempio i "pilastri" 18, che ancorano il materiale isolante 12 alla struttura scolpita elettricamente conduttiva del substrato di montaggio rappresentato dal leadframe 10.
I pilastri 18 sono vantaggiosi nella misura in cui aumentano la resistenza dei pad di contatto 10A, 10B al distacco (delaminazione), contrastando il movimento indesiderato di questi pad 10A, 10B rispetto alla resina di pre-stampaggio 12, principalmente nella direzione longitudinale dei pad 10A, 10B.
I pad 10A, 10B presentano quindi un aumento della resistenza alla delaminazione e mantengono posizioni stabili come desiderate durante la fase di taglio di singolarizzazione lungo la linea B-B' come schematicamente rappresentato da una lama S nella figura 8.
Vantaggiosamente, i pad di contatto 10B sulla superficie posteriore del leadframe 10 sono dotati di porzioni allargate (intermedie) "sporgenti" 100B che presentano estensioni laterali adiacenti alle rientranze laterali nelle porzioni strette "a collo" 100A dei pad di contatto 10A sulla superficie anteriore del substrato.
Si ? scoperto che ci? crea in prossimit? dei "pilastri" 18 un'interfaccia metallo-resina sagomata che ? vantaggiosa per aumentare la resistenza dei pad 10A, 10B al distacco (delaminazione).
Le soluzioni qui descritte sono compatibili con i procedimenti convenzionali di produzione di leadframe prestampati, per esempio:
fornire una struttura laminare di un materiale elettricamente conduttivo ad esempio rame, e
rimuovere selettivamente il materiale elettricamente conduttivo dalla struttura laminare per fornire una struttura scolpita elettricamente conduttiva con formazioni laterali elettricamente conduttive ad esempio 10A, 10B in aree adiacenti di un substrato di montaggio (leadframe 10) che presenta primi 10A e secondi 10B pad di contatto sulla superficie anteriore e sulla superficie posteriore, rispettivamente.
Le soluzioni qui descritte sono allo stesso modo compatibili con i procedimenti convenzionali per fornire cosiddetti fianchi bagnabili destinati a facilitare la saldatura, per esempio, rimuovendo selettivamente materiale elettricamente conduttivo dalla struttura laminare di un leadframe nelle formazioni laterali elettricamente conduttive fornendo i pad 10A, 10B per fornire fianchi terminali bagnabili sulla superficie posteriore del substrato (leadframe) 10.
La rimozione selettiva del materiale elettricamente conduttivo dalla struttura laminare del leadframe pu? avvenire tramite incisione selettiva o in altro modo convenzionale nella tecnica.
Un substrato (leadframe) 10 come qui discusso pu? essere prodotto da un fornitore come un prodotto (componente) indipendente e fornito a un produttore di dispositivi a semiconduttore in vista della fabbricazione di dispositivi a semiconduttore con uno o pi? chip a semiconduttore C montati su tale substrato di montaggio comprendente una struttura laminare scolpita, elettricamente conduttiva e un materiale elettricamente isolante 12 stampato sulla struttura scolpita del substrato 10.
Come si pu? apprezzare, per esempio, dalla figura 8, nei singoli dispositivi a semiconduttore derivanti dalla singolarizzazione, i (primi) pad di contatto 10A sulla superficie anteriore del substrato 10 comprenderanno porzioni di estremit? ristrette (rastremate) 100A tra le rientranze laterali.
Il materiale elettricamente isolante 12 stampato sulla struttura scolpita del leadframe 10 e quindi penetrato in queste rientranze laterali fornisce (in risposta alla solidificazione, mediante polimerizzazione termica o UV, per esempio) formazioni di ancoraggio 18 del materiale isolante 12 alla struttura scolpita elettricamente conduttiva del substrato.
Vantaggiosamente, l'effetto di ancoraggio pu? essere ulteriormente migliorato dai (secondi) pad di contatto 10B sulla superficie posteriore del substrato 10 che comprende porzioni di estremit? allargate 100B che presentano estensioni laterali adiacenti alle rientranze laterali nelle porzioni di estremit? ristrette (rastremate) 100A dei pad di contatto 10A sulla superficie anteriore del substrato.
La figura 10 ? una vista piana esemplificativa (in corrispondenza della superficie posteriore o inferiore) di un dispositivo a semiconduttore 100, come per esempio un dispositivo QFN di potenza, che pu? essere fabbricato con il procedimento qui discusso.
Nella figura 10 (e nella figura 11) i pad 10B nella superficie posteriore o inferiore sono visibili con la resina 12 che penetra negli spazi o volumi formati alle estremit? ristrette (rastremate) 100A dei pad 10A sulla superficie anteriore o superiore per fornire le formazioni a pilastro 18.
Queste formazioni trattengono in modo sicuro in posizione i pad 10A, 10B contrastando al contempo la delaminazione dalla resina di pre-stampaggio 12.
Pad di montaggio di die, denominati SC, in cui sono montati uno o pi? chip o die a semiconduttore C (nella parte anteriore o superiore del leadframe - come indicata dalle linee tratteggiate) sono anche visibili nella figura 10.
Il dispositivo a semiconduttore 100 illustrato nella figura 10 comprende quindi uno o pi? chip a semiconduttore C montati su rispettive porzioni (si vedano, per esempio, i pad SC) della superficie anteriore di un substrato 10.
Il substrato presenta una superficie posteriore opposta alla superficie anteriore e comprende una struttura laminare scolpita, elettricamente conduttiva e un materiale elettricamente isolante 12 stampato sulla struttura scolpita elettricamente conduttiva.
La struttura scolpita elettricamente conduttiva comprende rispettivamente primi 10A e secondi 10B pad di contatto sulla superficie anteriore e posteriore del substrato 10.
I primi pad di contatto 10A sulla superficie anteriore del substrato presentano porzioni di estremit? ristrette (rastremate) 100A (si veda la figura 8) che presentano rientranze laterali con il materiale elettricamente isolante 12 stampato sulla struttura scolpita elettricamente conduttiva del substrato 10 penetrato in queste rientranze laterali.
Come risultato della solidificazione il materiale 12 fornisce formazioni di ancoraggio 18 alla struttura scolpita elettricamente conduttiva di detto substrato di montaggio 10.
Vantaggiosamente, i secondi pad di contatto 10B sulla superficie posteriore del substrato 10 presentano porzioni di estremit? allargate 100B con estensioni laterali adiacenti alle rientranze laterali nelle porzioni di estremit? ristrette (rastremate) 100A dei primi pad di contatto 10A sulla superficie anteriore del substrato.
Come illustrato nella figura 11, sulla superficie posteriore del substrato di montaggio 10 possono essere previsti fianchi bagnabili 16 dei secondi pad (10B) .
Senza pregiudizio per i principi sottostanti, i dettagli e le forme di attuazione possono variare, anche significativamente, rispetto a ci? che ? stato descritto solo a titolo di esempio, senza allontanarsi dall'estensione di protezione.
L'ambito di protezione ? determinato dalle rivendicazioni annesse.

Claims (13)

RIVENDICAZIONI
1. Procedimento, comprendente:
disporre una pluralit? di chip a semiconduttore (C) su rispettive aree adiacenti di un substrato di montaggio (10), dette aree adiacenti presentando lati mutuamente affacciati (B-B'), in cui il substrato di montaggio comprende una struttura laminare scolpita (sculturata), elettricamente conduttiva e un materiale elettricamente isolante (12) stampato sulla struttura scolpita elettricamente conduttiva, la struttura scolpita elettricamente conduttiva comprendendo formazioni laterali elettricamente conduttive (10A, 10B) di dette aree adiacenti del substrato di montaggio, in cui aree adiacenti del substrato di montaggio presentano formazioni laterali elettricamente conduttive mutuamente affacciate (10A, 10B), con formazioni laterali elettricamente conduttive (10A, 10B) di una di queste aree adiacenti del substrato di montaggio affacciata a formazioni laterali elettricamente conduttive (10A, 10B) in un'altra di dette aree adiacenti del substrato di montaggio, in cui il substrato di montaggio presenta una superficie anteriore e una superficie posteriore e dette formazioni laterali elettricamente conduttive di dette aree adiacenti del substrato di montaggio comprendono rispettivamente primi (10A) e secondi (10b) pad di contatto sulla superficie anteriore e sulla superficie posteriore del substrato di montaggio (10), e
tagliare (S) il substrato di montaggio (10) che presenta detta pluralit? di chip a semiconduttore (C) disposti su di esso in detti lati mutuamente affacciati (BB') di dette aree adiacenti per fornire singoli dispositivi a semiconduttore singolarizzati, in cui dette formazioni laterali elettricamente conduttive mutuamente affacciate (10A, 10B) di aree adiacenti del substrato di montaggio (10) sono separate in seguito a detto taglio,
in cui il procedimento comprende sagomare dette formazioni laterali elettricamente conduttive (10A, 10B) in aree adiacenti del substrato di montaggio (10) per formare detti primi pad di contatto (10A) sulla superficie anteriore del substrato con porzioni ristrette (100A) che presentano rientranze laterali in detti lati mutuamente affacciati (B-B'), in cui il materiale elettricamente isolante (12) stampato sulla struttura scolpita elettricamente conduttiva del substrato (10) penetra in dette rientranze laterali fornendo formazioni di ancoraggio (18) del materiale isolante (12) alla struttura scolpita elettricamente conduttiva di detto substrato di montaggio (10).
2. Procedimento secondo la rivendicazione 1, comprendente sagomare dette formazioni laterali elettricamente conduttive (10A, 10B) nelle aree adiacenti del substrato di montaggio per formare detti secondi pad di contatto (10B) sulla superficie posteriore del substrato con porzioni allargate (100B) che presentano estensioni laterali in detti lati mutuamente affacciati (B-B') adiacenti a tali rientranze laterali (16) nelle porzioni ristrette (100A) di detti primi pad di contatto (10A) sulla superficie anteriore del substrato (10).
3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, in cui la struttura scolpita elettricamente conduttiva del substrato (10) comprende barre di connessione (14) che si estendono tra i primi pad di contatto (10A) sulla superficie anteriore del substrato di dette formazioni laterali elettricamente conduttive mutuamente affacciate (10A, 10B) di aree adiacenti del substrato di montaggio in detti lati mutuamente affacciati (B-B') di dette aree adiacenti, in cui dette barre di connessione (14) vengono rimosse in seguito a detto taglio (S), il substrato di montaggio presentando detta pluralit? di chip a semiconduttore (C) disposti su di esso in detti lati mutuamente affacciati (B-B') di dette aree adiacenti.
4. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, comprendente:
fornire una struttura laminare di un materiale elettricamente conduttivo, e
rimuovere selettivamente materiale elettricamente conduttivo da detta struttura laminare per munire detta struttura scolpita elettricamente conduttiva di dette formazioni laterali elettricamente conduttive (10A, 10B) di dette aree adiacenti del substrato di montaggio che presenta detti primi (10A) e secondi (10B) pad di contatto sulla superficie anteriore e posteriore, rispettivamente, del substrato di montaggio.
5. Procedimento secondo la rivendicazione 4, in cui rimuovere selettivamente materiale elettricamente conduttivo da detta struttura laminare comprende rimuovere selettivamente materiale elettricamente conduttivo da detta struttura laminare in dette formazioni laterali elettricamente conduttive (10A, 10B) per fornire fianchi bagnabili (16) di detti secondi (10B) pad di contatto sulla superficie posteriore del substrato di montaggio (10).
6. Procedimento secondo la rivendicazione 4 o la rivendicazione 5, comprendente rimuovere selettivamente materiale elettricamente conduttivo da detta struttura laminare tramite incisione selettiva.
7. Substrato (10) configurato per presentare una pluralit? di chip a semiconduttore (C) disposti su sue rispettive aree adiacenti, dette aree adiacenti presentando lati mutuamente affacciati (B-B'), in cui il substrato di montaggio comprende una struttura laminare scolpita, elettricamente conduttiva e un materiale elettricamente isolante (12) stampato sulla struttura scolpita elettricamente conduttiva, la struttura scolpita elettricamente conduttiva comprendendo formazioni laterali elettricamente conduttive (10A, 10B) di dette aree adiacenti del substrato di montaggio, in cui aree adiacenti del substrato di montaggio presentano formazioni laterali elettricamente conduttive mutuamente affacciate (10A, 10B) con formazioni laterali elettricamente conduttive (10A, 10B) di una di dette aree adiacenti del substrato di montaggio affacciate a formazioni laterali elettricamente conduttive (10A, 10B) in un'altra di dette aree adiacenti del substrato di montaggio, in cui il substrato di montaggio presenta una superficie anteriore e una superficie posteriore e dette formazioni laterali elettricamente conduttive di dette aree adiacenti del substrato di montaggio comprendono primi (10A) e secondi (10B) pad di contatto sulla superficie anteriore e sulla superficie posteriore, rispettivamente, del substrato di montaggio (10),
in cui il substrato (10) che presenta detta pluralit? di chip a semiconduttore (C) disposti su di esso ? configurato per essere tagliato (S) in detti lati mutuamente affacciati (B-B') di dette aree adiacenti per fornire singoli dispositivi a semiconduttore singolarizzati, in cui dette formazioni laterali elettricamente conduttive mutuamente affacciate (10A, 10B) di aree adiacenti del substrato di montaggio (10) sono separate in seguito a detto taglio, e
in cui dette formazioni laterali elettricamente conduttive (10A, 10B) in aree adiacenti del substrato di montaggio (10) comprendono detti primi pad di contatto (10A) sulla superficie anteriore del substrato (10) che presentano porzioni ristrette (100A) con rientranze laterali in detti lati mutuamente affacciati (B-B'), il materiale elettricamente isolante (12) stampato sulla struttura scolpita elettricamente conduttiva del substrato (10) e penetrato in dette rientranze laterali fornendo formazioni di ancoraggio (18) del materiale isolante (12) alla struttura scolpita elettricamente conduttiva di detto substrato di montaggio (10).
8. Substrato (10) secondo la rivendicazione 7, comprendente detti secondi pad di contatto (10B) sulla superficie posteriore del substrato che presentano porzioni allargate (100B) che presentano estensioni laterali in detti lati mutuamente affacciati (B-B') adiacenti a dette rientranze laterali (16) nelle porzioni ristrette (100A) di detti pad di contatto sulla superficie anteriore del substrato (10A).
9. Substrato secondo la rivendicazione 7 o la rivendicazione 8, in cui la struttura scolpita elettricamente conduttiva del substrato (10) comprende barre di connessione (14) tra i pad di contatto sulla superficie anteriore del substrato (10A) di dette formazioni laterali elettricamente conduttive mutuamente affacciate (10A, 10B) di aree adiacenti del substrato di montaggio, in cui dette barre di connessione (14) sono configurate per essere rimosse in seguito a detto taglio (S) del substrato di montaggio che presenta detta pluralit? di chip a semiconduttore (C) disposti su di esso in detti lati mutuamente affacciati (B-B') di dette aree adiacenti.
10. Substrato (10) secondo una qualsiasi delle rivendicazioni 7 a 9, comprendente fianchi bagnabili (16) di detti secondi pad (10B) sulla superficie posteriore del substrato di montaggio.
11. Dispositivo a semiconduttore (100) comprendente: almeno un chip a semiconduttore (C) montato su una superficie anteriore di un substrato (10), il substrato presentando una superficie posteriore opposta alla superficie anteriore e comprendendo una struttura laminare scolpita, elettricamente conduttiva e un materiale elettricamente isolante (12) stampato sulla struttura scolpita elettricamente conduttiva, la struttura scolpita elettricamente conduttiva comprendendo i primi (10A) e i secondi (10B) pad di contatto sulla superficie anteriore e posteriore del substrato (10), rispettivamente, e
in cui detti primi pad di contatto (10A) sulla superficie anteriore del substrato presentano porzioni di estremit? ristrette (100A) che presentano rientranze laterali, il materiale elettricamente isolante (12) stampato sulla struttura scolpita elettricamente conduttiva del substrato (10) e penetrato in dette rientranze laterali fornendo formazioni di ancoraggio (18) del materiale isolante (12) alla struttura scolpita elettricamente conduttiva di detto substrato di montaggio (10).
12. Dispositivo a semiconduttore (100) secondo la rivendicazione 11 comprendente detti secondi pad di contatto (10B) sulla superficie posteriore del substrato che presentano porzioni di estremit? allargate (100B) con estensioni laterali adiacenti a dette rientranze laterali nelle porzioni di estremit? ristrette (100A) di detti primi pad di contatto (10A) sulla superficie anteriore del substrato (10).
13. Dispositivo a semiconduttore (100) secondo la rivendicazione 11 o la rivendicazione 12, comprendente fianchi bagnabili (16) di detti secondi pad (10B) sulla superficie posteriore del substrato (10).
IT102021000017189A 2021-06-30 2021-06-30 Procedimento per fabbricare dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti IT202100017189A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102021000017189A IT202100017189A1 (it) 2021-06-30 2021-06-30 Procedimento per fabbricare dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti
US17/848,493 US20230005825A1 (en) 2021-06-30 2022-06-24 Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device
EP22181152.4A EP4113599A1 (en) 2021-06-30 2022-06-27 Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device
CN202210769251.0A CN115547969A (zh) 2021-06-30 2022-06-30 制造半导体器件的方法、对应的基板和半导体器件
CN202221682372.3U CN218867095U (zh) 2021-06-30 2022-06-30 半导体装置、半导体器件以及安装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000017189A IT202100017189A1 (it) 2021-06-30 2021-06-30 Procedimento per fabbricare dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti

Publications (1)

Publication Number Publication Date
IT202100017189A1 true IT202100017189A1 (it) 2022-12-30

Family

ID=77802129

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000017189A IT202100017189A1 (it) 2021-06-30 2021-06-30 Procedimento per fabbricare dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti

Country Status (3)

Country Link
US (1) US20230005825A1 (it)
EP (1) EP4113599A1 (it)
IT (1) IT202100017189A1 (it)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200035586A1 (en) * 2018-07-25 2020-01-30 Semiconductor Components Industries, Llc Chip-on-lead semiconductor device packages with electrically isolated signal leads

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200035586A1 (en) * 2018-07-25 2020-01-30 Semiconductor Components Industries, Llc Chip-on-lead semiconductor device packages with electrically isolated signal leads

Also Published As

Publication number Publication date
EP4113599A1 (en) 2023-01-04
US20230005825A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US7008825B1 (en) Leadframe strip having enhanced testability
US4918511A (en) Thermal expansion compensated metal lead frame for integrated circuit package
KR970007468B1 (ko) 반도체 리이드 프레임
US10573537B2 (en) Integrated circuit package mold assembly
JP2002064114A (ja) 半導体装置及びその製造方法
US6173490B1 (en) Method for forming a panel of packaged integrated circuits
JP2001352009A (ja) 半導体装置およびその製造方法
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US8575006B2 (en) Process to form semiconductor packages with external leads
JP2000286278A (ja) 樹脂封止型半導体装置の製造装置及びその製造方法
US20150206831A1 (en) Semiconductor device with webbing between leads
US7344960B2 (en) Separation method for cutting semiconductor package assemblage for separation into semiconductor packages
US11876003B2 (en) Semiconductor package and packaging process for side-wall plating with a conductive film
US7943424B1 (en) Encapsulation method for packaging semiconductor components with external leads
CN218867095U (zh) 半导体装置、半导体器件以及安装基板
IT202100017189A1 (it) Procedimento per fabbricare dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti
JPH07326797A (ja) 側面発光型の半導体発光装置を製造する方法
TWM539698U (zh) 具改良式引腳的導線架預成形體
JP2011077092A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP4652932B2 (ja) モールド型電子部品
JP5684632B2 (ja) Ｌｅｄパッケージ用基板の製造方法
US20230207410A1 (en) Low stress laser modified mold cap package
TWI397139B (zh) 引腳外露的半導體封裝的工藝方法
US20230005824A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法