TWI397139B - 引腳外露的半導體封裝的工藝方法 - Google Patents

引腳外露的半導體封裝的工藝方法 Download PDF

Info

Publication number
TWI397139B
TWI397139B TW098140979A TW98140979A TWI397139B TW I397139 B TWI397139 B TW I397139B TW 098140979 A TW098140979 A TW 098140979A TW 98140979 A TW98140979 A TW 98140979A TW I397139 B TWI397139 B TW I397139B
Authority
TW
Taiwan
Prior art keywords
lead frame
cutting
exposed
lead
metal
Prior art date
Application number
TW098140979A
Other languages
English (en)
Other versions
TW201120970A (en
Inventor
Yanxun Xue
Jun Lu
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Priority to TW098140979A priority Critical patent/TWI397139B/zh
Publication of TW201120970A publication Critical patent/TW201120970A/zh
Application granted granted Critical
Publication of TWI397139B publication Critical patent/TWI397139B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Description

引腳外露的半導體封裝的工藝方法
本發明涉及一種半導體封裝工藝，尤其是針對引腳外露的半導體器件的封裝工藝方法。
現有技術中，對於引腳外露的半導體器件的封裝方法，一般採用以下工藝進行，具體包含步驟：步驟1、晶片粘貼：對引線框架上的每個引線框架單元，分別將晶片粘貼至其載片臺上；其中，所述的引線框架包含若干引線框架單元，每個引線框架單元中包含載片台、以及位於該載片台兩側的若干引腳；相鄰引線框架單元是通過將各個引腳連接至金屬筋而實現連接的；步驟2、聯機鍵合：對於每個引線框架單元，分別用金屬線鍵合連接其中的晶片和引腳；步驟3、塑封：對引線框架進行塑封，將晶片、載片台和部分引腳均封裝在塑封體內；該步驟中，是以引線框架上的若干金屬筋為分隔，從而形成若干由各個引線框架單元為單位的塑封腔體；該步驟完成後，所述的每個引腳被分為塑封在封裝內的引腳內置部分，和暴露在封裝外的引腳外露部分，所述的金屬筋縱橫連接各個塑封腔體單元；步驟4、去溢膠：在塑封過程中，會在塑封體邊緣或者外露 引腳之間等區域殘留有廢料，所以，在該步驟中，將所形成的各個塑封腔體邊緣的廢料去除；步驟5、切割分離：衝壓切除各個塑封腔體之間的金屬筋，將各個引線框架單元的引腳之間的連接分割開，同時保留各個引腳暴露在封裝外的引腳外露部分，從而形成若干獨立的引腳外露的半導體器件產品。
但是，採用上述封裝方式來封裝形成引腳外露的半導體器件，具有以下缺點：由於上述步驟中所涉及到的塑封、去溢膠以及切割分離等工藝，在操作過程中都具有一定的獨特性，例如，塑封步驟中，需要以金屬筋為分隔，在整個引線框架上，塑封形成若干條塑封腔體；又例如，衝壓分離步驟中，需要根據塑封腔體及其間距製備獨特衝壓模具以分離每個塑封體內的引線框架單元，最終才能形成若干獨立的半導體器件。針對所提到的這些獨特的工藝操作要求，並且針對不同類型的引腳外露的半導體器件的封裝，需要另外來設計並製造能滿足並實現該些工藝要求的加工模具或者機械工具等，從而不可避免的導致整個工藝具有較長的準備週期和較高的製造成本。
綜上所述，需要提供一種新的對引腳外露的半導體器件進行封裝的工藝方法，且該方法所使用的加工模具或者機械工具等基本上適用于一般封裝工藝，並且同樣適用於不同類型的引腳外露的半導體封裝，有效提高了封裝效率，降低了製造成本。
綜上所述，需要提供一種新的對引腳外露的半導體器件進行封裝的工藝方法，且該方法所使用的加工模具或者機械工具等基本上適用于一般封裝工藝，並且同樣適用於不同類型的引腳外露的半導體封裝，有 效提高了封裝效率，降低了製造成本。
本發明的目的是提供一種引腳外露的半導體封裝的工藝方法，其所利用的加工模具以及機械工具均同時適用于普通封裝工藝及不同類型的引腳外露的半導體封裝工藝，無需額外設計並製造特有的模具等操作工具，有效提高封裝效率，降低製造成本。
為了達到上述目的，本發明的技術方案是提供一種引腳外露的半導體封裝的工藝方法，包括以下步驟：步驟1、在引線框架上進行晶片粘貼和連接鍵合；其中：所述的引線框架包含若干排列分佈的引線框架單元、以及用於連接該引線框架單元的金屬筋；所述的每個引線框架單元包含載片台、以及位於該載片台兩側的若干引腳；該引腳包含封裝後位於塑封體內的內置部分以及暴露在塑封體外的外露部分；在每個引線框架單元上，分別將晶片粘貼至載片台，並用金屬連接體連接鍵合所述的晶片和引腳；步驟2、塑封：對整個引線框架進行塑封，利用封裝模具將所有引線框架單元，包括晶片、載片台和引腳均封裝在塑封體內；其中，所述引腳的下表面可通過塑封體的底部暴露；步驟3、第一次封裝切割：利用切割具將位於金屬筋以及各個引腳的外露部分上方的塑封材料通過切割除去，形成以金屬筋分隔的若干塑封條；步驟4、第二次封裝切割：利用切割具對整個引線框架進行橫向和縱向的切割後，分離各個引線框架單元，形成若干獨立的引腳外露 的半導體封裝器件。
進一步，所述的相鄰引線框架單元之間通過將各個引腳的外露部分連接至金屬筋而實現連接。
所述的相鄰引線框架單元的載片台之間無金屬連接，相對獨立。
所述的步驟3中，切割過程為：從整個塑封體封裝的頂部表面處沿金屬筋的設置方向垂直向下切割塑封材料，且切割至引線框架的引腳外露部分的上表面為止。
所述的步驟3中，在完成第一次封裝切割後，露出整條金屬筋的表面，以及露出每個引線框架單元中與該金屬筋連接的各個引腳外露部分的表面。本發明的一個實施方式中，所述的步驟3之後進一步包刮步驟3.5，將在塑封過程中形成在相鄰引腳的外露部分之間的塑封材料去除。
在所述步驟3.5中可以通過去溢膠的方式去除相鄰引腳的外露部分之間的塑封材料。本發明的另一個實施方式中，在所述步驟3.5中也可以利用鐳射去除相鄰引腳的外露部分之間的塑封材料。
本發明的一個實施方式中，所述的步驟4中，還包含：步驟4.1、切筋：切除相鄰塑封條之間的金屬筋，將各個引線框架單元的引腳之間的連接分割獨立，並保留各個引腳的外露部分；步驟4.2、切割：在塑封條的各個引線框架單元間進行切割，分離後形成若干獨立的引腳外露的半導體器件。
本發明的另一個實施方式中，所述的步驟4中也可以先進行切割步驟，再進行切筋步驟，即：步驟4.1、切割：在塑封條的各個引線框 架單元間進行切割；步驟4.2、切筋：再分別切除相鄰引線框架單元之間的金屬筋，將各個引線框架單元的引腳之間的連接分割獨立，並保留各個引腳的外露部分，形成若干獨立的引腳外露的半導體器件。
本發明的另一種技術方案是提供一種引腳外露的半導體封裝的工藝方法，包括以下步驟：步驟1、在引線框架上進行晶片粘貼和連接鍵合；其中：所述的引線框架包含若干排列分佈的引線框架單元、以及用於連接該引線框架單元的金屬筋；所述的每個引線框架單元包含載片台、以及位於該載片台兩側的若干引腳；該引腳包含封裝後位於塑封體內的內置部分以及暴露在塑封體外的外露部分；在每個引線框架單元上，分別將晶片粘貼至載片台，並用金屬連接體連接鍵合所述的晶片和引腳；步驟2、塑封：對整個引線框架進行塑封，利用封裝模具將所有引線框架單元，包括晶片、載片台和引腳均封裝在塑封體內，其中，所述引腳的下表面可通過塑封體的底部暴露；步驟3、第一次封裝切割：利用切割具將位於金屬筋以及各個引腳的外露部分上方的塑封材料通過切割除去，形成以金屬筋分隔的若干塑封條；步驟4、第二次封裝切割：利用切割具對整個引線框架進行橫向和縱向的切割後，分離各個引線框架單元，形成若干獨立的引腳外露的半導體封裝器件。進一步，所述的相鄰引線框架單元之間通過將引腳的外露部分連接至金屬筋而實現連接且相鄰引腳的外露部分之間通過金屬無間隙連接。所述的相鄰引線框架單元的載片台之間無金屬連接，相對獨立。
本發明的一個實施方式中，所述的步驟2之後進一步包刮步驟2.5，由塑封體底部去除相鄰引腳的外露部分之間的金屬。
在所述步驟2.5中可以通過對封裝後的塑封體進行底部蝕刻，以去除相鄰引腳的外露部分之間的金屬。本發明的另一個實施方式中，在所述步驟3中也可以利用鐳射切割去除封裝底部的相鄰引腳的外露部分之間的金屬。
所述的步驟3中，切割過程為：從整個塑封體封裝的頂部表面處沿金屬筋的設置方向垂直向下切割塑封材料，且切割至引線框架的引腳外露部分的上表面為止。
所述的步驟3中，在完成第一次封裝切割後，露出整條金屬筋的表面，以及露出每個引線框架單元中與該金屬筋連接的各個引腳外露部分的表面。
本發明的一個實施方式中，所述的步驟4中，還包含：步驟4.1、切筋：切除相鄰塑封條之間的金屬筋，將各個引線框架單元的引腳之間的連接分割獨立，並保留各個引腳的外露部分；步驟4.2、切割：在塑封條的各個引線框架單元間進行切割，分離後形成若干獨立的引腳外露的半導體器件。
本發明的另一個實施方式中，所述的步驟4中也可以先進行切割步驟，再進行切筋步驟，即：步驟4.1、切割：在塑封條的各個引線框架單元間進行切割；步驟4.2、切筋：再分別切除相鄰引線框架單元之間的金屬筋，將各個引線框架單元的引腳之間的連接分割獨立，並保留各個引腳的外露部分，形成若干獨立的引腳外露的半導體器件。
本發明提供的引腳外露的半導體封裝的工藝方法，具有以下有益的技術效果和優點：本方法所利用的加工模具以及機械工具均同時適用于普通封裝工藝及不同類型的引腳外露的半導體封裝工藝，無需額外設計並製造特有的模具等操作工具，有效提高封裝效率，降低製造成本。
1、1'‧‧‧引線框架單元
2、2'‧‧‧金屬筋
3、3'‧‧‧半導體器件
13、13'‧‧‧晶片
14、14'‧‧‧塑封條
15、15'‧‧‧塑封體
11、11'‧‧‧載片台
12、12'‧‧‧引腳
121、121'‧‧‧內置部分
122、122'‧‧‧外露部分
151、151'‧‧‧金屬線
152、152'‧‧‧塑封材料
第1圖為本發明引腳外露的半導體封裝的結構示意圖；第2A圖~第2F圖為本發明引腳外露的半導體封裝的工藝方法的第一種具體實施例的各步驟俯視圖；第3A圖~第3F圖為本發明引腳外露的半導體封裝的工藝方法的第一種具體實施例的各步驟側面剖面圖；第4圖為本發明引腳外露的半導體封裝的工藝方法的第一種具體實施例的流程圖；第5A圖~第5F圖為本發明引腳外露的半導體封裝的工藝方法的第二種具體實施例的各步驟俯視圖；第6A圖~第6F圖為本發明引腳外露的半導體封裝的工藝方法的第二種具體實施例的各步驟側面剖面圖；第7圖為本發明引腳外露的半導體封裝的工藝方法的第二種具體實施例的流程圖。
以下根據第1圖~第7圖，詳細說明本發明的較佳實施例，以 更好的理解本發明的技術方案和有益效果。
實施例1
如第2A圖~第2F圖，第3A圖~第3F圖以及第4圖所示，為本發明所提供的引腳外露的半導體封裝的工藝方法的一種具體實施例，其是針對具有如下結構特徵的引線框架來封裝形成引腳外露的半導體器件的。
如第2A圖和第3A圖所示，所述的引線框架包含若干排列分佈的引線框架單元1、以及用於連接該引線框架單元的金屬筋2。為了清楚簡潔的顯示說明該引線框架的結構，在本實施例中，以包含4個引線框架單元(第2A圖中通過虛線框出)為例。其中，每個引線框架單元1包含載片台11、以及位於該載片台11兩側的若干引腳12；每個引腳又包含封裝後位於塑封體內的內置部分121以及預定暴露在塑封體外的外露部分122。進一步，所述的相鄰引線框架單元1之間通過將各個引腳12的預定外露部分122連接至金屬筋2而實現連接。相鄰引腳12的預定外露部分122之間由一空間相互分離。
針對上述結構的引線框架，如第4圖所示，本實施例所提供的封裝工藝方法包含以下步驟：
步驟1、晶片粘貼和連接鍵合：如第2B圖和第3B圖所示，對於引線框架上的每個引線框架單元1，分別將晶片13粘貼至載片台11上，再利用金屬線14連接鍵合該晶片13和引腳12；其中，所述的金屬線也可被金屬平板，或金屬帶等金屬連接體替代來實現晶片13和引腳12之間的連接。
步驟2、塑封：如第2C圖和第3C圖所示，對整個引線框架進行塑封，利用一個通用的封裝模具將4個引線框架單元1，包括晶片13、載片 台11和引腳12均封裝在塑封體15內，其中，所述引腳的下表面可通過塑封體的底部暴露。步驟3、第一次封裝切割：如第2D圖和第3D圖所示，利用一個較厚的切割具將位於金屬筋2以及各個引腳的預定外露部分122上方的塑封材料通過切割除去，形成以金屬筋2分隔的若干塑封條151；具體切割方法是：從整個塑封體15的頂部表面處沿金屬筋2的設置方向垂直向下切割塑封材料，且切割至引線框架的引腳預定外露部分122的上表面為止，生產過程中，可通過將塑封體15的高度減去引線框架的高度，來預估得到需要向下切割的厚度，通過對切割具預先設定該切割厚度，以使得該切割步驟達到所需的精度。
在實際操作過程中，為避免發生未將塑封材料完全切割去除的情況，可對預估得到的切割厚度稍作提高，保證切割操作一次性完成，並露出整條金屬筋2的表面，以及露出每個引線框架單元中與該金屬筋2連接的各個引腳預定外露部分122的表面。在這個過程中，即使因切割厚度增大，而使得在切除引線框架上方的塑封材料的同時，也將引線框架表面向下切除極小一部分，都不會對整個封裝工藝產生影響。相反，若是該切割操作完成後，仍然有極小部分的塑封材料未被去除，勢必導致需要再操作一次該切割步驟，從而將殘留的塑封材料去除乾淨，由此導致整個封裝工藝的週期加長，生產效率降低。
步驟3.5、將在塑封過程中形成在相鄰引腳的預定外露部分122之間的塑封材料152通過衝壓去溢膠的方式去除。在本發明的又一較佳實施例中，也可以利用鐳射切割來去除所述的相鄰引腳的預定外露部分122之間的塑封材料152。如第1D圖，第2E圖和第3E圖所示，為去除所述塑封材 料152後的示意圖，此時，相鄰7引腳的外露部分122之間不存在任何塑封材料。
步驟4、第二次封裝切割：利用較薄的切割具對整個引線框架進行橫向和縱向的切割後，分離各個引線框架單元1，形成4個獨立的引腳外露的半導體封裝器件3(如第2F圖和第3F圖所示)；具體包含以下步驟：步驟4.1、切筋：縱向切除相鄰塑封條151之間的金屬筋2，將各個引線框架單元的引腳12之間的連接分割獨立，並保留各個引腳的預定外露部分122；步驟4.2、切割：在塑封條151的各個引線框架單元間進行橫向切割，分離後形成若干獨立的引腳外露的半導體器件3(如第1圖所示)。
在本發明的又一較佳實施例中，步驟4中也可以先進行橫向切割步驟，再進行縱向切筋步驟，即：步驟4.1、切割：在塑封條151的各個引線框架單元間進行橫向切割；步驟4.2、切筋：再縱向分別切除相鄰引線框架單元之間的金屬筋2，將各個引線框架單元的引腳12之間的連接分割獨立，並保留各個引腳的預定外露部分122，形成若干獨立的引腳外露的半導體器件3(如第1圖所示)。
實施例2
如第5A圖~第5F圖，第6A圖~第6F圖以及第7圖所示，為本發明所提供的引腳外露的半導體封裝的工藝方法的另一種具體實施例，其是針對具有如下結構特徵的引線框架來封裝形成引腳外露的半導體器件的。
如第5A圖和第6A圖所示，所述的引線框架包含若干排列分佈的引線框架單元1’、以及用於連接該引線框架單元的金屬筋2’。為了 清楚簡潔的顯示說明該引線框架的結構，在本實施例中，同樣以包含4個引線框架單元(第5A圖中通過虛線框出)為例。其中，每個引線框架單元1’包含載片台11’、以及位於該載片台11’兩側的若干引腳12’；每個引腳又包含封裝後位於塑封體內的內置部分121’以及預定暴露在塑封體外的外露部分122’，且相鄰引腳的預定外露部分122’之間通過金屬無間隙連接而形成一體。進一步，所述的相鄰引線框架單元1’之間通過將各個引腳12’的預定外露部分122’連接至金屬筋2’而實現連接。實施例2的引線框架與實施例1的引線框架差別在於，預定外露部分122’之間通過金屬無間隙連接而形成一體而使金屬筋2’顯得較寬。
針對上述結構的引線框架，如第7圖所示，本實施例提供的封裝工藝方法包含以下步驟：
步驟1、晶片粘貼和連接鍵合：如第5B圖和第6B圖所示，對於引線框架上的每個引線框架單元1’，分別將晶片13粘貼至載片台11’上，再利用金屬線14連接鍵合該晶片13和引腳12’；其中，所述的金屬線也可被金屬平板，或金屬帶等金屬連接體替代來實現晶片13和引腳12’之間的連接。
步驟2、塑封：如第5C圖和第6C圖所示，對整個引線框架進行塑封，利用一個通用的封裝模具將4個引線框架單元1，包括晶片13、載片台11’和引腳12’均封裝在塑封體15’內，其中，所述的引腳下表面可通過塑封體的底部暴露，其中第5C圖為塑封後封裝的底部示意圖。
步驟2.5、通過對封裝後的塑封體15’進行底部掩膜蝕刻，去除相鄰引腳的預定外露部分122’之間的金屬。在本發明的又一較佳實施 例中，也可以利用鐳射切割來去除塑封體15底部的相鄰引腳的預定外露部分122’之間的金屬。如第5D圖和第6D圖所示，其中，第5D圖為底部俯視圖，顯示了相鄰引腳的預定外露部分122’之間的金屬被去除後的示意圖，此時，相鄰引腳的外露部分122’之間不存在任何物質，從而在第5D圖中可見位於引腳上方的塑封材料。金屬筋2’也顯得較窄。
步驟3、第一次封裝切割：如第5E圖和第6E圖所示，利用一個較厚的切割具將位於金屬筋2’以及各個引腳的預定外露部分122’上方的塑封材料通過切割除去，形成以金屬筋2’分隔的若干塑封條151’；具體切割方法是：從整個塑封體15’的頂部表面處沿金屬筋2’的設置方向垂直向下切割塑封材料，且切割至引線框架的引腳外露部分122’的上表面為止，生產過程中，可通過將塑封體15’的高度減去引線框架的高度，來預估得到需要向下切割的厚度，通過對切割具預先設定該切割厚度，以使得該切割步驟達到所需的精度。
該步驟在實際操作過程中，仍然和實施例1中所述的一致，為避免發生未將塑封材料完全切割去除的情況，可對預估得到的切割厚度稍作提高，保證切割操作一次性完成，並露出整條金屬筋2’的表面，以及露出每個引線框架單元中與該金屬筋2’連接的各個引腳預定外露部分122’的表面，有效提高切割品質和封裝效率。
步驟4、第二次封裝切割：利用較薄的切割具對整個引線框架進行橫向和縱向的切割後，分離各個引線框架單元1’，形成4個獨立的引腳外露的半導體封裝器件3’(如第5F圖和第6F圖所示)；具體包含以下步驟：步驟4.1、切筋：縱向切除相鄰塑封條151之間的金屬筋2’，將各個 引線框架單元的引腳12’之間的連接分割獨立，並保留各個引腳的外露部分122’；步驟4.2、切割：在塑封條151’的各個引線框架單元間進行橫向切割，分離後形成若干獨立的引腳外露的半導體器件3’。
在本發明的又一較佳實施例中，步驟4中也可以先進行橫向切割步驟，再進行縱向切筋步驟，即：步驟4.1、切割：在塑封條151’的各個引線框架單元間進行橫向切割；步驟4.2、切筋：再縱向分別切除相鄰引線框架單元之間的金屬筋2’，將各個引線框架單元的引腳12’之間的連接分割獨立，並保留各個引腳的外露部分122’，形成若干獨立的引腳外露的半導體器件3’。
本發明提供的引腳外露的半導體封裝的工藝方法，所利用的加工模具以及機械工具均同時適用于普通封裝工藝及不同類型的引腳外露的半導體封裝工藝，無需額外設計並製造特有的模具等操作工具，有效提高封裝效率，降低製造成本。
儘管本發明的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的權利要求來限定。
15‧‧‧塑封體

Claims (18)

  1. 一種引腳外露的半導體封裝的工藝方法，其特徵在於，具體包括以下步驟：步驟1、在引線框架上進行晶片粘貼和連接鍵合；所述的引線框架包含若干排列分佈的引線框架單元、以及用於連接該引線框架單元的金屬筋；所述的每個引線框架單元包含載片台、以及位於該載片台兩側的若干引腳；該引腳包含封裝後位於塑封體內的內置部分以及暴露在塑封體外的外露部分；在每個引線框架單元上，分別將晶片粘貼至載片台，並用金屬連接體連接鍵合所述的晶片和引腳；步驟2、塑封：對整個引線框架進行塑封，利用封裝模具將所有引線框架單元，包括晶片、載片台和引腳均封裝在塑封體內；步驟3、第一次封裝切割：利用切割具將位於金屬筋以及各個引腳的外露部分上方的塑封材料通過切割除去，形成以金屬筋分隔的若干塑封條；步驟3.5：去除相鄰引腳的外露部分之間的塑封材料；步驟4、第二次封裝切割：利用切割具對整個引線框架進行橫向和縱向的切割後，分離各個引線框架單元，形成若干獨立的引腳外露的半導體封裝器件。
  2. 如申請專利範圍第1項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述步驟3.5中，通過去溢膠的方式去除相鄰引腳的外露部分之間的塑封材料。
  3. 如申請專利範圍第1項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述步驟3.5中，利用鐳射去除相鄰引腳的外露部分之間的塑封材料。
  4. 如申請專利範圍第1項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述的相鄰引線框架單元之間通過將各個引腳的外露部分連接至金屬筋而實現連接。
  5. 如申請專利範圍第1項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述的相鄰引線框架單元的載片台之間通過連接至金屬筋而實現連接。
  6. 如申請專利範圍第1項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述的步驟3中，切割過程為：從整個塑封體封裝的頂部表面處沿金屬筋的設置方向垂直向下切割塑封材料，且切割至引線框架的引腳外露部分的上表面為止。
  7. 如申請專利範圍第6項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，完成步驟3所述的切割步驟後，露出整條金屬筋的表面，以及露出每個引線框架單元中與該金屬筋連接的各個引腳外露部分的表面。
  8. 如申請專利範圍第1項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述的步驟4中，還包含以下步驟：步驟4.1、切筋：切除相鄰塑封條之間的金屬筋，將各個引線框架單元的引腳之間的連接分割獨立，並保留各個引腳的外露部分；步驟4.2、切割：在塑封條的各個引線框架單元間進行切割，分離後形成若干獨立的引腳外露的半導體器件。
  9. 9.如申請專利範圍第1項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述的步驟4中，還包含以下步驟：步驟4.1、切割：在塑封條的各個引線框架單元間進行切割； 步驟4.2、切筋：再分別切除相鄰引線框架單元之間的金屬筋，將各個引線框架單元的引腳之間的連接分割獨立，並保留各個引腳的外露部分，形成若干獨立的引腳外露的半導體器件。
  10. 一種引腳外露的半導體封裝的工藝方法，其特徵在於，具體包括以下步驟：步驟1、在引線框架上進行晶片粘貼和連接鍵合；所述的引線框架包含若干排列分佈的引線框架單元、以及用於連接該引線框架單元的金屬筋；所述的每個引線框架單元包含載片台、以及位於該載片台兩側的若干引腳；該引腳包含封裝後位於塑封體內的內置部分以及暴露在塑封體外的外露部分；在每個引線框架單元上，分別將晶片粘貼至載片台，並用金屬連接體連接鍵合所述的晶片和引腳；相鄰引線框架單元之間通過將各個引腳的外露部分連接至金屬筋而實現連接且相鄰引腳的外露部分之間通過金屬無間隙連接；步驟2、塑封：對整個引線框架進行塑封，利用封裝模具將所有引線框架單元，包括晶片、載片台和引腳均封裝在塑封體內；步驟2.5：由塑封體底部去除相鄰引腳的外露部分之間的金屬；步驟3、第一次封裝切割：利用切割具將位於金屬筋以及各個引腳的外露部分上方的塑封材料通過切割除去，形成以金屬筋分隔的若干塑封條；步驟4、第二次封裝切割：利用切割具對整個引線框架進行橫向和縱向的切割後，分離各個引線框架單元，形成若干獨立的引腳外露的半導體封裝器件。
  11. 如申請專利範圍第10項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述步驟2.5中，通過對封裝後的塑封體進行底部蝕刻，以去除相鄰引腳的預定外露部分之間的金屬。
  12. 如申請專利範圍第10項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述步驟2.5中，利用鐳射去除塑封體封裝底部的相鄰引腳的預定外露部分之間的金屬。
  13. 如申請專利範圍第10項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述的相鄰引線框架單元之間通過將各個引腳的外露部分連接至金屬筋而實現連接。
  14. 如申請專利範圍第10項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述的相鄰引線框架單元的載片台之間通過連接至金屬筋而實現連接。
  15. 如申請專利範圍第10項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述的步驟3中，切割過程為：從整個塑封體封裝的頂部表面處沿金屬筋的設置方向垂直向下切割塑封材料，且切割至引線框架的引腳外露部分的上表面為止。
  16. 如申請專利範圍第15項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，完成步驟3所述的切割步驟後，露出整條金屬筋的表面，以及露出每個引線框架單元中與該金屬筋連接的各個引腳外露部分的表面。
  17. 如申請專利範圍第10項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述的步驟4中，還包含以下步驟：步驟4.1、切筋：切除相鄰塑封條之間的金屬筋，將各個引線框架單元的引 腳之間的連接分割獨立，並保留各個引腳的外露部分；步驟4.2、切割：在塑封條的各個引線框架單元間進行切割，分離後形成若干獨立的引腳外露的半導體器件。
  18. 如申請專利範圍第10項所述的引腳外露的半導體封裝的工藝方法，其特徵在於，所述的步驟4中，還包含以下步驟：步驟4.1、切割：在塑封條的各個引線框架單元間進行切割；步驟4.2、切筋：再分別切除相鄰引線框架單元之間的金屬筋，將各個引線框架單元的引腳之間的連接分割獨立，並保留各個引腳的外露部分，形成若干獨立的引腳外露的半導體器件。
TW098140979A 2009-12-01 2009-12-01 引腳外露的半導體封裝的工藝方法 TWI397139B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098140979A TWI397139B (zh) 2009-12-01 2009-12-01 引腳外露的半導體封裝的工藝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098140979A TWI397139B (zh) 2009-12-01 2009-12-01 引腳外露的半導體封裝的工藝方法

Publications (2)

Publication Number Publication Date
TW201120970A TW201120970A (en) 2011-06-16
TWI397139B true TWI397139B (zh) 2013-05-21

Family

ID=45045382

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098140979A TWI397139B (zh) 2009-12-01 2009-12-01 引腳外露的半導體封裝的工藝方法

Country Status (1)

Country Link
TW (1) TWI397139B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469292B (zh) * 2011-07-26 2015-01-11 萬國半導體股份有限公司 應用雙層引線框架的堆疊式功率半導體裝置及其製備方法
TWI497670B (zh) * 2012-12-21 2015-08-21 Alpha & Omega Semiconductor 基於鋁合金引線框架的半導體元件及製備方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466713B (en) * 1999-09-10 2001-12-01 Matsushita Electronics Corp Lead frame and resin package and photoelectron device using the same
TW200847375A (en) * 2007-05-25 2008-12-01 Chipmos Technologies Inc Lead-frame array package structure
TW200935576A (en) * 2008-02-05 2009-08-16 Advanced Semiconductor Eng Packaging structure and packaging method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466713B (en) * 1999-09-10 2001-12-01 Matsushita Electronics Corp Lead frame and resin package and photoelectron device using the same
TW200847375A (en) * 2007-05-25 2008-12-01 Chipmos Technologies Inc Lead-frame array package structure
TW200935576A (en) * 2008-02-05 2009-08-16 Advanced Semiconductor Eng Packaging structure and packaging method thereof

Also Published As

Publication number Publication date
TW201120970A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
TWI474455B (zh) 先進四方扁平無引腳封裝結構
CN102714201B (zh) 半导体封装和方法
US8575006B2 (en) Process to form semiconductor packages with external leads
JP2010021374A (ja) 半導体パッケージ
USRE43818E1 (en) Fabrication of an integrated circuit package
CN102082099B (zh) 引脚外露的半导体封装的工艺方法
JP5136458B2 (ja) 半導体パッケージ及びその製造方法
JP2010199412A (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
TWI397139B (zh) 引腳外露的半導體封裝的工藝方法
TW201541566A (zh) 扁平無引腳封裝及其製造方法
TWI421993B (zh) 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板
US11569152B2 (en) Electronic device with lead pitch gap
TWM606836U (zh) 導線架
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8535988B2 (en) Large panel leadframe
JP5215980B2 (ja) 半導体装置の製造方法
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP5585637B2 (ja) 樹脂封止型半導体装置用フレーム
KR101209472B1 (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
TWI237357B (en) Singulation method used in leadless packaging process
US20150206829A1 (en) Semiconductor package with interior leads
JPH1079463A (ja) 半導体装置製造用切断装置