CN102082099B - 引脚外露的半导体封装的工艺方法 - Google Patents

引脚外露的半导体封装的工艺方法 Download PDF

Info

Publication number
CN102082099B
CN102082099B CN2009102522927A CN200910252292A CN102082099B CN 102082099 B CN102082099 B CN 102082099B CN 2009102522927 A CN2009102522927 A CN 2009102522927A CN 200910252292 A CN200910252292 A CN 200910252292A CN 102082099 B CN102082099 B CN 102082099B
Authority
CN
China
Prior art keywords
pin
lead frame
exposed
frame unit
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102522927A
Other languages
English (en)
Other versions
CN102082099A (zh
Inventor
薛彦迅
鲁军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Alpha and Omega Semiconductor Ltd
Original Assignee
Alpha and Omega Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Ltd filed Critical Alpha and Omega Semiconductor Ltd
Priority to CN2009102522927A priority Critical patent/CN102082099B/zh
Publication of CN102082099A publication Critical patent/CN102082099A/zh
Application granted granted Critical
Publication of CN102082099B publication Critical patent/CN102082099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种引脚外露的半导体封装的工艺方法，包括：步骤1、在引线框架上进行芯片粘贴和连接键合；步骤2、将整个引线框架封装在塑封体内；步骤3、将金属筋以及各个引脚的外露部分上方的塑封材料切割除去，形成以金属筋分隔的若干塑封条；步骤4、对引线框架进行纵向切筋和横向切割，形成若干独立的引脚外露的半导体封装器件。本发明提供的引脚外露的半导体封装的工艺方法，所利用的加工模具以及机械工具均同时适用于普通封装工艺及不同类型的引脚外露的半导体封装工艺，无需额外设计并制造特有的模具等操作工具，有效提高封装效率，降低制造成本。

Description

引脚外露的半导体封装的工艺方法
技术领域
本发明涉及一种半导体封装工艺，尤其是针对引脚外露的半导体器件的封装工艺方法。
背景技术
现有技术中，对于引脚外露的半导体器件的封装方法，一般采用以下工艺进行，具体包含步骤：
步骤1、芯片粘贴：对引线框架上的每个引线框架单元，分别将芯片粘贴至其载片台上；其中，所述的引线框架包含若干引线框架单元，每个引线框架单元中包含载片台、以及位于该载片台两侧的若干引脚；相邻引线框架单元是通过将各个引脚连接至金属筋而实现连接的；
步骤2、连线键合：对于每个引线框架单元，分别用金属线键合连接其中的芯片和引脚；
步骤3、塑封：对引线框架进行塑封，将芯片、载片台和部分引脚均封装在塑封体内；该步骤中，是以引线框架上的若干金属筋为分隔，从而形成若干由各个引线框架单元为单位的塑封腔体；该步骤完成后，所述的每个引脚被分为塑封在封装内的引脚内置部分，和暴露在封装外的引脚外露部分，所述的金属筋纵横连接各个塑封腔体单元；
步骤4、去溢胶：在塑封过程中，会在塑封体边缘或者外露引脚之间等区域残留有废料，所以，在该步骤中，将所形成的各个塑封腔体边缘的废料去除；
步骤5、切割分离：冲压切除各个塑封腔体之间的金属筋，将各个引线框架单元的引脚之间的连接分割开，同时保留各个引脚暴露在封装外的引脚外露部分，从而形成若干独立的引脚外露的半导体器件产品。
但是，采用上述封装方式来封装形成引脚外露的半导体器件，具有以下缺点：由于上述步骤中所涉及到的塑封、去溢胶以及切割分离等工艺，在操作过程中都具有一定的独特性，例如，塑封步骤中，需要以金属筋为分隔，在整个引线框架上，塑封形成若干条塑封腔体；又例如，冲压分离步骤中，需要根据塑封腔体及其间距制备独特冲压模具以分离每个塑封体内的引线框架单元，最终才能形成若干独立的半导体器件。针对所提到的这些独特的工艺操作要求，并且针对不同类型的引脚外露的半导体器件的封装，需要另外来设计并制造能满足并实现该些工艺要求的加工模具或者机械工具等，从而不可避免的导致整个工艺具有较长的准备周期和较高的制造成本。
综上所述，需要提供一种新的对引脚外露的半导体器件进行封装的工艺方法，且该方法所使用的加工模具或者机械工具等基本上适用于一般封装工艺，并且同样适用于不同类型的引脚外露的半导体封装，有效提高了封装效率，降低了制造成本。
发明内容
本发明的目的是提供一种引脚外露的半导体封装的工艺方法，其所利用的加工模具以及机械工具均同时适用于普通封装工艺及不同类型的引脚外露的半导体封装工艺，无需额外设计并制造特有的模具等操作工具，有效提高封装效率，降低制造成本。
为了达到上述目的，本发明的技术方案是提供一种引脚外露的半导体封装的工艺方法，包括以下步骤：
步骤1、在引线框架上进行芯片粘贴和连接键合；其中：
所述的引线框架包含若干排列分布的引线框架单元、以及用于连接该引线框架单元的金属筋；所述的每个引线框架单元包含载片台、以及位于该载片台两侧的若干引脚；该引脚包含封装后位于塑封体内的内置部分以及暴露在塑封体外的外露部分；
在每个引线框架单元上，分别将芯片粘贴至载片台，并用金属连接体连接键合所述的芯片和引脚；
步骤2、塑封：对整个引线框架进行塑封，利用封装模具将所有引线框架单元，包括芯片、载片台和引脚均封装在塑封体内；其中，所述引脚的下表面可通过塑封体的底部暴露；
步骤3、第一次封装切割：利用切割具将位于金属筋以及各个引脚的外露部分上方的塑封材料通过切割除去，形成以金属筋分隔的若干塑封条；
步骤4、第二次封装切割：利用切割具对整个引线框架进行横向和纵向的切割后，分离各个引线框架单元，形成若干独立的引脚外露的半导体封装器件。
进一步，所述的相邻引线框架单元之间通过将各个引脚的外露部分连接至金属筋而实现连接。
所述的相邻引线框架单元的载片台之间无金属连接，相对独立。
所述的步骤3中，切割过程为：从整个塑封体封装的顶部表面处沿金属筋的设置方向垂直向下切割塑封材料，且切割至引线框架的引脚外露部分的上表面为止。
所述的步骤3中，在完成第一次封装切割后，露出整条金属筋的表面，以及露出每个引线框架单元中与该金属筋连接的各个引脚外露部分的表面。
本发明的一个实施方式中，所述的步骤3之后进一步包刮步骤3.5，将在塑封过程中形成在相邻引脚的外露部分之间的塑封材料去除.
在所述步骤3.5中可以通过去溢胶的方式去除相邻引脚的外露部分之间的塑封材料。本发明的另一个实施方式中，在所述步骤3.5中也可以利用激光去除相邻引脚的外露部分之间的塑封材料。
本发明的一个实施方式中，所述的步骤4中，还包含：步骤4.1、切筋：切除相邻塑封条之间的金属筋，将各个引线框架单元的引脚之间的连接分割独立，并保留各个引脚的外露部分；步骤4.2、切割：在塑封条的各个引线框架单元间进行切割，分离后形成若干独立的引脚外露的半导体器件。
本发明的另一个实施方式中，所述的步骤4中也可以先进行切割步骤，再进行切筋步骤，即：步骤4.1、切割：在塑封条的各个引线框架单元间进行切割；步骤4.2、切筋：再分别切除相邻引线框架单元之间的金属筋，将各个引线框架单元的引脚之间的连接分割独立，并保留各个引脚的外露部分，形成若干独立的引脚外露的半导体器件。
本发明的另一种技术方案是提供一种引脚外露的半导体封装的工艺方法，包括以下步骤：
步骤1、在引线框架上进行芯片粘贴和连接键合；其中：
所述的引线框架包含若干排列分布的引线框架单元、以及用于连接该引线框架单元的金属筋；所述的每个引线框架单元包含载片台、以及位于该载片台两侧的若干引脚；该引脚包含封装后位于塑封体内的内置部分以及暴露在塑封体外的外露部分；
在每个引线框架单元上，分别将芯片粘贴至载片台，并用金属连接体连接键合所述的芯片和引脚；
步骤2、塑封：对整个引线框架进行塑封，利用封装模具将所有引线框架单元，包括芯片、载片台和引脚均封装在塑封体内，其中，所述引脚的下表面可通过塑封体的底部暴露；
步骤3、第一次封装切割：利用切割具将位于金属筋以及各个引脚的外露部分上方的塑封材料通过切割除去，形成以金属筋分隔的若干塑封条；
步骤4、第二次封装切割：利用切割具对整个引线框架进行横向和纵向的切割后，分离各个引线框架单元，形成若干独立的引脚外露的半导体封装器件。
进一步，所述的相邻引线框架单元之间通过将引脚的外露部分连接至金属筋而实现连接且相邻引脚的外露部分之间通过金属无间隙连接。
所述的相邻引线框架单元的载片台之间无金属连接，相对独立。
本发明的一个实施方式中，所述的步骤2之后进一步包刮步骤2.5，由塑封体底部去除相邻引脚的外露部分之间的金属。
在所述步骤2.5中可以通过对封装后的塑封体进行底部蚀刻，以去除相邻引脚的外露部分之间的金属。本发明的另一个实施方式中，在所述步骤3中也可以利用激光切割去除封装底部的相邻引脚的外露部分之间的金属。
所述的步骤3中，切割过程为：从整个塑封体封装的顶部表面处沿金属筋的设置方向垂直向下切割塑封材料，且切割至引线框架的引脚外露部分的上表面为止。
所述的步骤3中，在完成第一次封装切割后，露出整条金属筋的表面，以及露出每个引线框架单元中与该金属筋连接的各个引脚外露部分的表面。
本发明的一个实施方式中，所述的步骤4中，还包含：步骤4.1、切筋：切除相邻塑封条之间的金属筋，将各个引线框架单元的引脚之间的连接分割独立，并保留各个引脚的外露部分；步骤4.2、切割：在塑封条的各个引线框架单元间进行切割，分离后形成若干独立的引脚外露的半导体器件。
本发明的另一个实施方式中，所述的步骤4中也可以先进行切割步骤，再进行切筋步骤，即：步骤4.1、切割：在塑封条的各个引线框架单元间进行切割；步骤4.2、切筋：再分别切除相邻引线框架单元之间的金属筋，将各个引线框架单元的引脚之间的连接分割独立，并保留各个引脚的外露部分，形成若干独立的引脚外露的半导体器件。
本发明提供的引脚外露的半导体封装的工艺方法，具有以下有益的技术效果和优点：本方法所利用的加工模具以及机械工具均同时适用于普通封装工艺及不同类型的引脚外露的半导体封装工艺，无需额外设计并制造特有的模具等操作工具，有效提高封装效率，降低制造成本。
附图说明
图1为本发明引脚外露的半导体封装的结构示意图；
图2A～2F为本发明引脚外露的半导体封装的工艺方法的第一种具体实施例的各步骤俯视图；
图3A～3F为本发明引脚外露的半导体封装的工艺方法的第一种具体实施例的各步骤侧面剖面图；
图4为本发明引脚外露的半导体封装的工艺方法的第一种具体实施例的流程图；
图5A～5F为本发明引脚外露的半导体封装的工艺方法的第二种具体实施例的各步骤俯视图；
图6A～6F为本发明引脚外露的半导体封装的工艺方法的第二种具体实施例的各步骤侧面剖面图；
图7为本发明引脚外露的半导体封装的工艺方法的第二种具体实施例的流程图。
具体实施方式
以下根据图1～图7，详细说明本发明的较佳实施例，以更好的理解本发明的技术方案和有益效果。
实施例1
如图2A～2F，图3A～3F以及图4所示，为本发明所提供的引脚外露的半导体封装的工艺方法的一种具体实施例，其是针对具有如下结构特征的引线框架来封装形成引脚外露的半导体器件的。
如图2A和图3A所示，所述的引线框架包含若干排列分布的引线框架单元1、以及用于连接该引线框架单元的金属筋2。为了清楚简洁的显示说明该引线框架的结构，在本实施例中，以包含4个引线框架单元(图2A中通过虚线框出)为例。其中，每个引线框架单元1包含载片台11、以及位于该载片台11两侧的若干引脚12；每个引脚又包含封装后位于塑封体内的内置部分121以及预定暴露在塑封体外的外露部分122。进一步，所述的相邻引线框架单元1之间通过将各个引脚12的预定外露部分122连接至金属筋2而实现连接。相邻引脚12的预定外露部分122之间由一空间相互分离。
针对上述结构的引线框架，如图4所示，本实施例所提供的封装工艺方法包含以下步骤：
步骤1、芯片粘贴和连接键合：如图2B和图3B所示，对于引线框架上的每个引线框架单元1，分别将芯片13粘贴至载片台11上，再利用金属线14连接键合该芯片13和引脚12；其中，所述的金属线也可被金属平板，或金属带等金属连接体替代来实现芯片13和引脚12之间的连接。
步骤2、塑封：如图2C和3C所示，对整个引线框架进行塑封，利用一个通用的封装模具将4个引线框架单元1，包括芯片13、载片台11和引脚12均封装在塑封体15内，其中，所述引脚的下表面可通过塑封体的底部暴露。
步骤3、第一次封装切割：如图2D和3D所示，利用一个较厚的切割具将位于金属筋2以及各个引脚的预定外露部分122上方的塑封材料通过切割除去，形成以金属筋2分隔的若干塑封条151；具体切割方法是：从整个塑封体15的顶部表面处沿金属筋2的设置方向垂直向下切割塑封材料，且切割至引线框架的引脚预定外露部分122的上表面为止，生产过程中，可通过将塑封体15的高度减去引线框架的高度，来预估得到需要向下切割的厚度，通过对切割具预先设定该切割厚度，以使得该切割步骤达到所需的精度。
在实际操作过程中，为避免发生未将塑封材料完全切割去除的情况，可对预估得到的切割厚度稍作提高，保证切割操作一次性完成，并露出整条金属筋2的表面，以及露出每个引线框架单元中与该金属筋2连接的各个引脚预定外露部分122的表面。在这个过程中，即使因切割厚度增大，而使得在切除引线框架上方的塑封材料的同时，也将引线框架表面向下切除极小一部分，都不会对整个封装工艺产生影响。相反，若是该切割操作完成后，仍然有极小部分的塑封材料未被去除，势必导致需要再操作一次该切割步骤，从而将残留的塑封材料去除干净，由此导致整个封装工艺的周期加长，生产效率降低。
步骤3.5、将在塑封过程中形成在相邻引脚的预定外露部分122之间的塑封材料152通过冲压去溢胶的方式去除。在本发明的又一较佳实施例中，也可以利用激光切割来去除所述的相邻引脚的预定外露部分122之间的塑封材料152。如图1D，2E和3E所示，为去除所述塑封材料152后的示意图，此时，相邻引脚的外露部分122之间不存在任何塑封材料。
步骤4、第二次封装切割：利用较薄的切割具对整个引线框架进行横向和纵向的切割后，分离各个引线框架单元1，形成4个独立的引脚外露的半导体封装器件3(如图2F和3F所示)；具体包含以下步骤：步骤4.1、切筋：纵向切除相邻塑封条151之间的金属筋2，将各个引线框架单元的引脚12之间的连接分割独立，并保留各个引脚的预定外露部分122；步骤4.2、切割：在塑封条151的各个引线框架单元间进行横向切割，分离后形成若干独立的引脚外露的半导体器件3(如图1所示)。
在本发明的又一较佳实施例中，步骤4中也可以先进行横向切割步骤，再进行纵向切筋步骤，即：步骤4.1、切割：在塑封条151的各个引线框架单元间进行横向切割；步骤4.2、切筋：再纵向分别切除相邻引线框架单元之间的金属筋2，将各个引线框架单元的引脚12之间的连接分割独立，并保留各个引脚的预定外露部分122，形成若干独立的引脚外露的半导体器件3(如图1所示)。
实施例2
如图5A～5F，图6A～6F以及图7所示，为本发明所提供的引脚外露的半导体封装的工艺方法的另一种具体实施例，其是针对具有如下结构特征的引线框架来封装形成引脚外露的半导体器件的。
如图5A和图6A所示，所述的引线框架包含若干排列分布的引线框架单元1’、以及用于连接该引线框架单元的金属筋2’。为了清楚简洁的显示说明该引线框架的结构，在本实施例中，同样以包含4个引线框架单元(图5A中通过虚线框出)为例。其中，每个引线框架单元1’包含载片台11’、以及位于该载片台11’两侧的若干引脚12’；每个引脚又包含封装后位于塑封体内的内置部分121’以及预定暴露在塑封体外的外露部分122’，且相邻引脚的预定外露部分122’之间通过金属无间隙连接而形成一体。进一步，所述的相邻引线框架单元1’之间通过将各个引脚12’的预定外露部分122’连接至金属筋2’而实现连接。实施例2的引线框架与实施例1的引线框架差别在于，预定外露部分122’之间通过金属无间隙连接而形成一体而使金属筋2’显得较宽。
针对上述结构的引线框架，如图7所示，本实施例提供的封装工艺方法包含以下步骤：
步骤1、芯片粘贴和连接键合：如图5B和图6B所示，对于引线框架上的每个引线框架单元1’，分别将芯片13粘贴至载片台11’上，再利用金属线14连接键合该芯片13和引脚12’；其中，所述的金属线也可被金属平板，或金属带等金属连接体替代来实现芯片13和引脚12’之间的连接。
步骤2、塑封：如图5C和6C所示，对整个引线框架进行塑封，利用一个通用的封装模具将4个引线框架单元1，包括芯片13、载片台11’和引脚12’均封装在塑封体15’内，其中，所述的引脚下表面可通过塑封体的底部暴露，其中图5C为塑封后封装的底部示意图。
步骤2.5、通过对封装后的塑封体15’进行底部掩膜蚀刻，去除相邻引脚的预定外露部分122’之间的金属。在本发明的又一较佳实施例中，也可以利用激光切割来去除塑封体15底部的相邻引脚的预定外露部分122’之间的金属。如图5D和6D所示，其中，图5D为底部俯视图，显示了相邻引脚的预定外露部分122’之间的金属被去除后的示意图，此时，相邻引脚的外露部分122’之间不存在任何物质，从而在图5D中可见位于引脚上方的塑封材料。金属筋2’也显得较窄。
步骤3、第一次封装切割：如图5E和6E所示，利用一个较厚的切割具将位于金属筋2’以及各个引脚的预定外露部分122’上方的塑封材料通过切割除去，形成以金属筋2’分隔的若干塑封条151’；具体切割方法是：从整个塑封体15’的顶部表面处沿金属筋2’的设置方向垂直向下切割塑封材料，且切割至引线框架的引脚外露部分122’的上表面为止，生产过程中，可通过将塑封体15’的高度减去引线框架的高度，来预估得到需要向下切割的厚度，通过对切割具预先设定该切割厚度，以使得该切割步骤达到所需的精度。
该步骤在实际操作过程中，仍然和实施例1中所述的一致，为避免发生未将塑封材料完全切割去除的情况，可对预估得到的切割厚度稍作提高，保证切割操作一次性完成，并露出整条金属筋2’的表面，以及露出每个引线框架单元中与该金属筋2’连接的各个引脚预定外露部分122’的表面，有效提高切割质量和封装效率。
步骤4、第二次封装切割：利用较薄的切割具对整个引线框架进行横向和纵向的切割后，分离各个引线框架单元1’，形成4个独立的引脚外露的半导体封装器件3’(如图5F和6F所示)；具体包含以下步骤：步骤4.1、切筋：纵向切除相邻塑封条151之间的金属筋2’，将各个引线框架单元的引脚12’之间的连接分割独立，并保留各个引脚的外露部分122’；步骤4.2、切割：在塑封条151’的各个引线框架单元间进行横向切割，分离后形成若干独立的引脚外露的半导体器件3’。
在本发明的又一较佳实施例中，步骤4中也可以先进行横向切割步骤，再进行纵向切筋步骤，即：步骤4.1、切割：在塑封条151’的各个引线框架单元间进行横向切割；步骤4.2、切筋：再纵向分别切除相邻引线框架单元之间的金属筋2’，将各个引线框架单元的引脚12’之间的连接分割独立，并保留各个引脚的外露部分122’，形成若干独立的引脚外露的半导体器件3’。
本发明提供的引脚外露的半导体封装的工艺方法，所利用的加工模具以及机械工具均同时适用于普通封装工艺及不同类型的引脚外露的半导体封装工艺，无需额外设计并制造特有的模具等操作工具，有效提高封装效率，降低制造成本。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (14)

1.一种引脚外露的半导体封装的工艺方法，其特征在于，具体包括以下步骤：
步骤1、在引线框架上进行芯片粘贴和连接键合；
所述的引线框架包含若干排列分布的引线框架单元、以及用于连接该引线框架单元的金属筋；每个所述的引线框架单元包含载片台、以及位于该载片台两侧的若干引脚；该引脚包含封装后位于塑封体内的内置部分以及暴露在塑封体外的外露部分；
在每个引线框架单元上，分别将芯片粘贴至载片台，并用金属连接体连接键合所述的芯片和引脚；
步骤2、塑封：对整个引线框架进行塑封，利用封装模具将所有引线框架单元，包括芯片、载片台和引脚均封装在塑封体内；
步骤3、第一次封装切割：利用切割具将位于金属筋以及各个引脚的外露部分上方的塑封材料通过切割除去，即切割至引线框架的引脚外露部分的上表面，形成以金属筋分隔的若干塑封条；
步骤4、第二次封装切割：利用切割具对整个引线框架进行横向和纵向的切割后，分离各个引线框架单元，形成若干独立的引脚外露的半导体封装器件。
2.如权利要求1所述的引脚外露的半导体封装的工艺方法，其特征在于，在所述步骤3之后进一步包括步骤3.5：去除相邻引脚的外露部分之间的塑封材料。
3.如权利要求2所述的引脚外露的半导体封装的工艺方法，其特征在于，所述步骤3.5中，通过去溢胶的方式去除相邻引脚的外露部分之间的塑封材料。
4.如权利要求2所述的引脚外露的半导体封装的工艺方法，其特征在于，所述步骤3.5中，利用激光去除相邻引脚的外露部分之间的塑封材料。
5.如权利要求1所述的引脚外露的半导体封装的工艺方法，其特征在于，相邻的所述引线框架单元之间通过将各个引脚的外露部分连接至金属筋而实现连接且相邻引脚的外露部分之间通过金属无间隙连接。
6.如权利要求5所述的引脚外露的半导体封装的工艺方法，其特征在于，在所述步骤2之后进一步包括步骤2.5：由塑封体底部去除位于同一个引线框架单元中相邻引脚的外露部分之间的金属，露出引脚上方的塑封材料。
7.如权利要求6所述的引脚外露的半导体封装的工艺方法，其特征在于，所述步骤2.5中，通过对封装后的塑封体进行底部蚀刻，以去除相邻引脚的预定外露部分之间的金属。
8.如权利要求6所述的引脚外露的半导体封装的工艺方法，其特征在于，所述步骤2.5中，利用激光去除塑封体封装底部的相邻引脚的预定外露部分之间的金属。
9.如权利要求1或2所述的引脚外露的半导体封装的工艺方法，其特征在于，相邻的所述引线框架单元之间通过将各个引脚的外露部分连接至金属筋而实现连接。
10.如权利要求1或2或6所述的引脚外露的半导体封装的工艺方法，其特征在于，相邻的所述引线框架单元的载片台之间通过连接至金属筋而实现连接。
11.如权利要求1或2或6所述的引脚外露的半导体封装的工艺方法，其特征在于，所述的步骤3中，切割过程为：从整个塑封体封装的顶部表面处沿金属筋的设置方向垂直向下切割塑封材料，且切割至引线框架的引脚外露部分的上表面为止。
12.如权利要求11所述的引脚外露的半导体封装的工艺方法，其特征在于，完成步骤3所述的切割步骤后，露出整条金属筋的表面，以及露出每个引线框架单元中与该金属筋连接的各个引脚外露部分的表面。
13.如权利要求1或2或6所述的引脚外露的半导体封装的工艺方法，其特征在于，所述的步骤4中，还包含以下步骤：
步骤4.1、切筋：切除相邻塑封条之间的金属筋，将各个引线框架单元的引脚之间的连接分割独立，并保留各个引脚的外露部分；
步骤4.2、切割：在塑封条的各个引线框架单元间进行切割，分离后形成若干独立的引脚外露的半导体器件。
14.如权利要求1或2或6所述的引脚外露的半导体封装的工艺方法，其特征在于，所述的步骤4中，还包含以下步骤：
步骤4.1、切割：在塑封条的各个引线框架单元间进行切割；
步骤4.2、切筋：再分别切除相邻引线框架单元之间的金属筋，将各个引线框架单元的引脚之间的连接分割独立，并保留各个引脚的外露部分，形成若干独立的引脚外露的半导体器件。
CN2009102522927A 2009-11-30 2009-11-30 引脚外露的半导体封装的工艺方法 Active CN102082099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102522927A CN102082099B (zh) 2009-11-30 2009-11-30 引脚外露的半导体封装的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102522927A CN102082099B (zh) 2009-11-30 2009-11-30 引脚外露的半导体封装的工艺方法

Publications (2)

Publication Number Publication Date
CN102082099A CN102082099A (zh) 2011-06-01
CN102082099B true CN102082099B (zh) 2013-11-27

Family

ID=44087978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102522927A Active CN102082099B (zh) 2009-11-30 2009-11-30 引脚外露的半导体封装的工艺方法

Country Status (1)

Country Link
CN (1) CN102082099B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094129B (zh) * 2011-10-28 2016-04-06 无锡华润安盛科技有限公司 一种半导体器件封装工艺
CN102931160A (zh) * 2012-11-02 2013-02-13 敦南微电子（无锡）有限公司 半导体器件去除残胶的平脚结构
CN104253103B (zh) * 2013-06-26 2018-04-03 深圳赛意法微电子有限公司 交错管脚的引线框架结构以及半导体器件制造方法
CN111403296B (zh) * 2020-03-30 2022-03-25 捷捷微电(上海)科技有限公司 一种半导体封装件及其制作方法
CN115966541A (zh) * 2023-01-06 2023-04-14 重庆万国半导体科技有限公司 一种金属夹扣组及半导体器件组及其制备方法与应用

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7453146B2 (en) * 2003-07-14 2008-11-18 International Rectifier Corporation High power MCM package with improved planarity and heat dissipation
US7588999B2 (en) * 2005-10-28 2009-09-15 Semiconductor Components Industries, Llc Method of forming a leaded molded array package

Also Published As

Publication number Publication date
CN102082099A (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
US8575006B2 (en) Process to form semiconductor packages with external leads
CN102082099B (zh) 引脚外露的半导体封装的工艺方法
US5070039A (en) Method of making an integrated circuit using a pre-served dam bar to reduce mold flash and to facilitate flash removal
JP3660861B2 (ja) 半導体装置の製造方法
JP2010021374A (ja) 半導体パッケージ
US7943424B1 (en) Encapsulation method for packaging semiconductor components with external leads
TWI397139B (zh) 引腳外露的半導體封裝的工藝方法
CN104681528B (zh) 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备
KR20140131777A (ko) 리드 프레임 제조 방법
CN105097755A (zh) 单体化封装的方法和引线框
CN209851448U (zh) 一种方便去溢料的包封模具结构
CN104659009A (zh) 经模制半导体封装
JP5410465B2 (ja) 半導体装置および半導体装置の製造方法
CN206976290U (zh) 一种快速去溢料模具
JP2011192683A (ja) 半導体装置用パッケージ、半導体装置およびそれらの製造方法
CN106796931A (zh) 引线框、半导体装置的制造方法
JPH1079463A (ja) 半導体装置製造用切断装置
CN109904081B (zh) 基于idf引线框架的半导体产品的封装方法
KR100510741B1 (ko) 반도체 패키지 제조용 트림/포밍 장치
CN107104089A (zh) 引线框、以及半导体封装的制造方法
JPH0582694A (ja) 半導体装置の製造方法
CN207381381U (zh) 贴片式to封装框架
TW518734B (en) Leadframe for preventing delamination of QFN semiconductor package
KR100220867B1 (ko) 반도체패키지용 트리밍 방법 및 트리밍 장치구조
IT202100017189A1 (it) Procedimento per fabbricare dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: The United States of California Sunnyvale mercury Street No. 495

Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Address before: The United States of California Sunnyvale mercury Street No. 495

Patentee before: Alpha and Omega Semiconductor Inc.

CP02 Change in the address of a patent holder

Address after: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Address before: The United States of California Sunnyvale mercury Street No. 495

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

TR01 Transfer of patent right

Effective date of registration: 20160831

Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407

Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Address before: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Process method for packaging semiconductor with exposed pins

Effective date of registration: 20191210

Granted publication date: 20131127

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20131127

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007