CN115966541A - 一种金属夹扣组及半导体器件组及其制备方法与应用 - Google Patents
一种金属夹扣组及半导体器件组及其制备方法与应用 Download PDFInfo
- Publication number
- CN115966541A CN115966541A CN202310015729.5A CN202310015729A CN115966541A CN 115966541 A CN115966541 A CN 115966541A CN 202310015729 A CN202310015729 A CN 202310015729A CN 115966541 A CN115966541 A CN 115966541A
- Authority
- CN
- China
- Prior art keywords
- metal
- group
- positioning
- chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 176
- 239000002184 metal Substances 0.000 title claims abstract description 176
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000005476 soldering Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000004806 packaging method and process Methods 0.000 claims description 32
- 238000005520 cutting process Methods 0.000 claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 238000004140 cleaning Methods 0.000 claims description 13
- 238000005538 encapsulation Methods 0.000 claims description 13
- 239000000969 carrier Substances 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- 238000005452 bending Methods 0.000 claims description 8
- 239000003153 chemical reaction reagent Substances 0.000 claims description 8
- 230000002950 deficient Effects 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 7
- 238000005507 spraying Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000012858 packaging process Methods 0.000 claims description 4
- 238000002791 soaking Methods 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000000465 moulding Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供了一种金属夹扣组及半导体器件组及其制备方法与应用，涉及半导体配件制造技术领域；金属夹扣组包括若干金属夹扣单元，金属夹扣单元包括连接件、引脚、至少一组空间定位槽，通过集成的若干金属夹扣单元共享空间定位槽，将金属夹扣组的空间结构进行简化，同时有利于后续使用时便捷的在经书框架上定位位置；半导体器件组通过设置金属框架、金属夹扣组，通过X方向定位槽或Y方向定位槽与X方向定位销、Y方向定位销的配合精准找到金属夹扣组在金属框架水平方向的位置，通过设置定位凸块精准找到金属夹扣组在金属框架高度方向的位置，通过焊锡膏融化时的表面张力自动对准。通过制备方法与应用，降低了生产成本，提高产品的可靠性。
Description
技术领域
本发明涉及半导体配件制造技术领域，尤其涉及一种金属夹扣组及半导体器件组及其制备方法与应用。
背景技术
目前，功率半导体分立器件通常采用打金属线的方式完成封装内部电气连接，这些金属线主要包括铝线、铜线、金线等。这种焊线连接的方式由于成本低廉以及工艺技术难度低，其得到业界的广泛应用。但是由于半导体不断朝着更高频率、更高功率密度、更高可靠性的方向发展，原有的打线方式在一些高要求的应用下开始变得不再适用。
因此，铝带和铜片夹扣(Clip)等替代金属焊线的电气连接技术得到较好的发展和应用。尤其是Clip技术，运用宽铜片替代原有的金属焊线，让半导体产品能够具有更好的散热能力、更高的载流能力、更低的寄生参数、更低的导通电阻和更高的可靠性。
通常，半导体芯片的焊接是通过粘合材料来实现的，例如在半导体芯片上喷涂焊锡膏或导电粘合剂，随后将铜片夹扣放置在焊锡膏或导电粘合剂上，形成所谓的粘合线。由于铜片夹扣在焊锡膏或导电粘合剂上施加向下的压力，粘合线厚度在其整个区域内的分布可能不均匀，并可能导致铜片夹扣相对于半导体芯片发生倾斜。也就是说，铜片夹扣的底面即面向半导体芯片的表面与半导体芯片的顶面相互之间不平行，而这些不平行会导致装配一致性差和可靠性问题。在某些应用中，可能需要将铜片夹扣与封装引脚设计集成到一起，从而进一步增加整个产品的可靠性和散热能力。一体设计的外引脚能够直接将芯片的源极电流引出到外部电路中。然而，一体设计的铜片夹扣与芯片表面和铜框架的相对装配精度会对整个封装外形尺寸造成决定性的影响。因此，就需要专门针对铜片夹扣和芯片以及铜框架之间的位置配合做设计，从而使配合精度能够得到有效地保证。如上文所述，如果不做适当的设计保证配合精度，封装的外形尺寸精度将得不到保证，从而影响产品良率甚至可靠性和使用寿命。
并且现有的这类应用中，单个产品单元在金属框架上占用的面积都较大，因此产品密度普遍不高。每个产品单元都在框架上予以单独定位和隔离，这就导致金属框架需要贡献出大量产品单元间面积。而单个产品单元进行定位和隔离的方式，会导致单片金属框架上的产品密度不够高。
发明内容
针对现有技术中的缺陷，本发明的目的一是提供一种高密度的集成化设计并且便于保证使用精度的金属夹扣组。本发明的目的一是通过以下技术方案实现的：一种金属夹扣组，包括若干金属夹扣单元，所述金属夹扣单元包括连接件、引脚、至少一组空间定位槽；
一组所述空间定位槽包括两个及以上的X方向定位槽以及两个及以上的Y方向定位槽；至少两个所述金属夹扣单元共享一组所述空间定位槽。
进一步地，两个所述金属夹扣单元的引脚相连接，其连接件相远离；构成一对共用至少一组空间定位槽的金属夹扣单元对。
进一步地，若干对金属夹扣单元对沿其宽度方向排列，相邻的金属夹扣单元对相互固定连接，构成至少共用一组空间定位槽的金属夹扣组；
或若干金属夹扣单元沿其宽度方向排列并相连接，构成至少共用一组空间定位槽的金属夹扣组。
进一步地，所述连接件包括铜片夹扣。
本发明的目的二是提供一种半导体器件组，本发明的目的二是通过以下技术方案实现的：一种半导体器件组，包括金属框架、若干所述金属夹扣组，所述金属框架内还设置若干载片台、若干芯片，所述芯片位于载片台上，所述金属框架的连接件位于芯片上方，用于连接芯片与引脚；
所述金属框架内还设置有与X方向定位槽或Y方向定位槽相插接配合的X方向定位销、Y方向定位销。
进一步地，所述金属框架内还设置有至少一个定位凸块，所述定位凸块数量大于或等于所述金属夹扣组的数量；优选的，定位凸块的数量为两个及以上；
所述定位凸块位于金属夹扣组下方，用于定位金属夹扣组的Z方向的高度，所述定位金属夹扣组内若干金属夹扣单元共用所述定位凸块；
所述载片台上方设置有封装层，所述芯片、连接件位于封装层内。
本发明的目的三是提供一种半导体器件组的制备方法，本发明的目的二是通过以下技术方案实现的：一种半导体器件组的制备方法，包括如下步骤：
A、将芯片安装在金属框架上；
B、将半导体器件组的金属夹扣组中连接件和引脚与芯片、金属框架对应安装；使X方向定位销、Y方向定位销分别与X方向定位槽、Y方向定位槽插接配合；
C、在载片台上方将芯片、连接件塑封得到封装层。
进一步地，所述步骤A具体包括如下步骤：
a1、芯片制备；检查晶圆背面是否有贴膜，如果是，则进行晶圆切割；如果否，则在晶圆背面贴膜后进行晶圆切割得到芯片；
a2、芯片安装；将银浆或焊锡膏喷涂于载片台，然后将芯片置于银浆或焊锡膏上方；当喷涂于载片台的是银浆时，需要使用烘箱烘烤固化芯片；当喷涂于载片台的是焊锡膏时需要单独进行回流焊或在步骤B中进行回流焊；
所述步骤B具体包括如下步骤：
b1、将焊锡膏喷涂于芯片和金属框架的管脚特定区域上，将引脚以及连接件置于焊锡膏上方，通过X方向定位销、Y方向定位销分别与X方向定位槽、Y方向定位槽插接配合进行定位，当金属框架设置有定位凸块，所述定位凸块与金属夹扣组的下表面相抵触；
b2、然后在回流炉内进行回流焊，使涂覆于芯片和金属框架之间或芯片与金属夹扣组之间的焊锡膏熔融共晶焊接；
所述步骤C具体包括如下步骤：
c1、通过超声化学试剂浸泡清洗或喷淋化学试剂清洗；
c2、塑封；使用塑封料分别对载片台上方将芯片、连接件塑封得到封装层或将沿着金属夹扣单元宽度方向的若干芯片、连接件进行整体塑封并固化处理得到整体封装层。
本发明的目的四是提供一种半导体器件组的应用，本发明的目的二是通过以下技术方案实现的：一种半导体器件组的应用，包括如下步骤：D、将所述的半导体器件组的进行切割。
进一步地，所述步骤D具体包括如下步骤：
d1、将半导体器件组的连筋切断；
如果沿着金属夹扣单元宽度方向的若干芯片、连接件进行整体塑封并固化处理得到整体封装层，则还包括步骤d2：将封装层进行切割，从整体封装层分离出单个的产品；
所述步骤d1之前还包括步骤d0：清除掉塑封过程留下的溢料和/或电镀操作；
所述电镀操作具体包括：去除框架表面的杂质和有机物，对框架表面部位轻微腐蚀，在框架表面镀上锡层；然后清洗化学残留；最后进行烘烤；
步骤d1、d2之间或步骤d1、d2之后还包括步骤E：将外引脚打弯成型所需形状；
所述步骤E之后还包括步骤F：根据产品的电性能要求规范，对产品进行测试筛除性能次品、外观次品，将合格产品选择合适的载带和盖带以及外包装纸箱进行包装，并贴上包含完整产品信息的标签，然后放入温湿度符合要求的仓库进行保存并等待出货。
与现有技术相比，本发明具有如下的有益效果：
(1)本发明的金属夹扣组通过集成设置若干金属夹扣单元，金属夹扣单元包括连接件、引脚、至少一组空间定位槽，通过集成的若干金属夹扣单元共享空间定位槽，将金属夹扣组的空间结构进行简化，同时有利于后续使用时便捷的在经书框架上定位位置；
(2)本发明的半导体器件组通过设置金属框架、金属夹扣组，通过X方向定位槽或Y方向定位槽与X方向定位销、Y方向定位销的配合精准找到金属夹扣组在金属框架水平方向的位置，通过设置定位凸块精准找到金属夹扣组在金属框架高度方向的位置，通过焊锡膏融化时的表面张力自动对准，精度可观；
(3)本发明的半导体器件组的制备方法通过将芯片、金属夹扣组分别定位安装在金属框架上，塑封得到封装层，便于对半导体器件组的布局制备；如果整体塑封后再进行切割分型，还能进一步降低生产成本
(4)本发明的半导体器件组的应用通过切割的方法进行分离，优选双面切割分离，可以减少机械冲压切断的应力，从而提高产品的可靠性，得到的单个产品外露引脚便于通过切筋，打弯和切断的分离技术，进而保证引脚应用于特定场合下的设计要求。
附图说明
图1为本发明实施例1金属夹扣组的立体结构示意图
图2为本发明实施例2半导体器件组的立体结构示意图；
图3为本发明实施例3金属夹扣组的立体结构示意图
图4为本发明实施例4半导体器件组的立体结构示意图；
图5为本发明实施例5金属夹扣组的立体结构示意图
图6为本发明实施例6半导体器件组的立体结构示意图；
图7为本发明实施例9半导体器件组的制备方法的流程图；
图8为本发明实施例9半导体器件组的制备方法的具体实施方式的流程图；
图9为本发明实施例10半导体器件组的应用的流程图；
图10为本发明实施例10半导体器件组的应用的具体实施方式的流程图；
附图标记：1、金属夹扣组；11、连接件；12、引脚；13、空间定位槽；131、X方向定位槽；132、Y方向定位槽；2、金属框架；21、载片台；22、芯片；23、X方向定位销；24、Y方向定位销定位；25、定位凸块；26、封装层；3、将芯片安装在金属框架上；301、芯片制备；302、芯片安装；4、将半导体器件组的金属夹扣组中连接件和引脚与芯片、金属框架对应安装；使X方向定位销、Y方向定位销分别与X方向定位槽、Y方向定位槽插接配合；401、将焊锡膏喷涂于芯片和金属框架的管脚特定区域上，将引脚以及铜片夹扣置于焊锡膏上方进行定位；402、在回流炉内进行回流焊；5、在载片台上方将芯片、连接件塑封得到封装层；501、化学清洗；502、塑封；6、将半导体器件组的进行切割；601、清除掉塑封过程留下的溢料和/或电镀操作；602、将半导体器件组的连筋切断；603、将封装层进行切割，从整体封装层分离出单个的产品；7、将外引脚打弯成型；8、测试筛除性能次品、外观次品，将合格产品选择合适的载带和盖带以及外包装纸箱进行包装，并贴上包含完整产品信息的标签，然后放入温湿度符合要求的仓库进行保存并等待出货。
具体实施方式
以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。在以下描述中，为了清楚展示本发明的结构及工作方式，将借助诸多方向性词语进行描述，但是应当将“前”、“后”、“左”、“右”、“外”、“内”、“向外”、“向内”、“上”、“下”等词语理解为方便用语，而不应当理解为限定性词语。本文中的“远段”、“远端”、“近段”和“近端”中的“远”和“近”是相对于操作者的位置来讲，即靠近操作者为“近”，远离操作者为“远”。
对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进，这些都属于本发明的保护范围。在本文中所披露的范围的端点和任何值都不限于该精确的范围或值，这些范围或值应当理解为包含接近这些范围或值的值。对于数值范围来说，各个范围的端点值之间、各个范围的端点值和单独的点值之间，以及单独的点值之间可以彼此组合而得到一个或多个新的数值范围，这些数值范围应被视为在本文中具体公开，下面结合具体实施例对本发明进行详细说明：
实施例1：
如图1所示，本实施例涉及一种金属夹扣组1，包括两个金属夹扣单元，金属夹扣单元包括连接件11、引脚12、一组空间定位槽13。
一组空间定位槽13包括两个X方向定位槽131以及两个Y方向定位槽132；两个金属夹扣单元共享一组空间定位槽13。在一个具体的实施例中，连接件11为铜片夹扣。
实施例2：
如图1、图2所示，本实施例涉及一种半导体器件组，包括金属框架2、四组实施例1中的金属夹扣组1，金属框架2内还设置8个载片台21、8个芯片22，芯片22位于载片台21上，金属框架2的连接件11位于芯片22上方，用于连接芯片22与引脚12；
金属框架2内还设置有与X方向定位槽131或Y方向定位槽132相插接配合的X方向定位销23、Y方向定位销。
在一个具体的实施例中，金属框架2内还设置有4个定位凸块25，分别位于金属夹扣组1中心的下方。
在另一个具体实施例中，载片台21上方设置有整体封装层26，芯片22、连接件11位于封装层26内。
实施例3：
如图3所示，本实施例涉及一种金属夹扣组1，包括两个金属夹扣单元，金属夹扣单元包括连接件11、引脚12、一组空间定位槽13；与实施例1的区别之处在于两个金属夹扣单元的引脚12相连接，两个连接件11相互远离。
一组空间定位槽13包括两个X方向定位槽131以及两个Y方向定位槽132；两个金属夹扣单元共享一组空间定位槽13。
实施例4：
如图3、图4所示，本实施例涉及一种半导体器件组，包括金属框架2、四组实施例3中的金属夹扣组1，金属框架2内还设置8个载片台21、8个芯片22，芯片22位于载片台21上，金属框架2的连接件11位于芯片22上方，用于连接芯片22与引脚12；
金属框架2内还设置有与X方向定位槽131或Y方向定位槽132相插接配合的X方向定位销23八个、Y方向定位销八个。
在一个具体的实施例中，金属框架2内还设置有4个定位凸块25，分别位于金属夹扣组1中心的下方。
在另一个具体实施例中，载片台21上方设置有整体封装层26，芯片22、连接件11位于封装层26内。
实施例5：
如图/5所示，本实施例涉及一种金属夹扣组1，包括四个金属夹扣单元，金属夹扣单元包括连接件11、引脚12；四个金属夹扣单元两两一对，每对金属夹扣单元的两个引脚12相连接，两个连接件11相互远离，两对相互连接的金属夹扣单元在宽度方向相连接。
一组空间定位槽13包括两个X方向定位槽131以及两个Y方向定位槽132；两个金属夹扣单元共享一组空间定位槽13。
实施例6：
如图5、图6所示，本实施例涉及一种半导体器件组，包括金属框架2、两组实施例5中的金属夹扣组1，金属框架2内还设置8个载片台21、8个芯片22，芯片22位于载片台21上，金属框架2的连接件11位于芯片22上方，用于连接芯片22与引脚12；
金属框架2内还设置有与X方向定位槽131或Y方向定位槽132相插接配合的X方向定位销23四个、Y方向定位销四个。
在一个具体的实施例中，金属框架2内还设置有4个定位凸块25，每个金属夹扣组1下方有两个定位凸块25，便于大型的金属夹扣组1保持水平。
在另一个具体实施例中，载片台21上方设置有整体封装层26，芯片22、连接件11位于封装层26内。
实施例7：
本实施例涉及一种金属夹扣组1(图中未示出)，包括四个金属夹扣单元，金属夹扣单元包括连接件11、引脚12、一组空间定位槽13；与实施例1的区别之处在于四个金属夹扣单元沿其宽度方向排列并相连接。
一组空间定位槽13包括两个X方向定位槽131以及两个Y方向定位槽132；两个金属夹扣单元共享一组空间定位槽13。
实施例8：
本实施例涉及一种半导体器件组(图中未示出)，包括金属框架2、两组实施例7中的金属夹扣组1，金属框架2内还设置8个载片台21、8个芯片22，芯片22位于载片台21上，金属框架2的连接件11位于芯片22上方，用于连接芯片22与引脚12；
金属框架2内还设置有与X方向定位槽131或Y方向定位槽132相插接配合的X方向定位销23四个、Y方向定位销四个。
在一个具体的实施例中，金属框架2内还设置有4个定位凸块25，每个金属夹扣组1下方有两个定位凸块25，便于大型的金属夹扣组1保持水平。
在另一个具体实施例中，载片台21上方设置有整体封装层26，芯片22、连接件11位于封装层26内。
本发明通过框架布局将用于承载和隔离单个产品单元的多余框架结构简化，从而提高单片框架上的产品密度，在现有封装密度的基础上显著提高单片金属框架2上的产品密度，单片框架上的产品密度提高比例能达到30％及以上，通过X方向定位槽131或Y方向定位槽132与X方向定位销23、Y方向定位销的配合精准找到金属夹扣组1在金属框架2水平方向的位置，通过设置定位凸块25精准找到金属夹扣组1在金属框架2高度方向的位置，通过焊锡膏融化时的表面张力自动对准，精度可观。
实施例9：
如图7所示，本实施例涉及一种半导体器件组的制备方法，包括如下步骤：
A、将芯片22安装在金属框架2上。
B、将半导体器件组的金属夹扣组1中连接件11和引脚12与芯片22、金属框架2对应安装；使X方向定位销23、Y方向定位销分别与X方向定位槽131、Y方向定位槽132插接配合。
C、在载片台21上方将芯片22、连接件11塑封得到封装层26。
如图8所示，在一个具体实施例中，步骤A具体包括如下步骤：
步骤a1、芯片22制备；检查晶圆背面是否有贴膜，如果是，则进行晶圆切割；如果否，则在晶圆背面贴膜后进行晶圆切割得到芯片22。如果有已经准备好芯片22则可以省略该步骤a1。
步骤a2、芯片22安装；在芯片22贴装工序，会先将银浆或焊锡膏喷涂于铜框架之上的指定区域，然后机台会将芯片22吸起后将其放置于银奖或焊锡膏上方。
在一个实施例中，当喷涂于载片台21的是银浆时，需要使用烘箱烘烤固化芯片22。
在另一个实施例中，当喷涂于载片台21的是焊锡膏时需要单独进行回流焊或在步骤B中进行回流焊。
在一个具体实施例中，步骤B具体包括如下步骤：
b1、将焊锡膏喷涂于芯片22和金属框架2的管脚特定区域上，将引脚12以及连接件11置于焊锡膏上方，通过X方向定位销23、Y方向定位销分别与X方向定位槽131、Y方向定位槽132插接配合进行定位，当金属框架2设置有定位凸块25，定位凸块25与金属夹扣组1的下表面相抵触。
b2、然后在回流炉内进行回流焊，使涂覆于芯片22和金属框架2之间或芯片22与金属夹扣组1之间的焊锡膏熔融共晶焊接。
在一个具体实施例中，步骤C具体包括如下步骤：
步骤c1、通过超声化学试剂浸泡清洗或喷淋化学试剂清洗；；化学清洗包括通过超声化学试剂浸泡清洗或喷淋化学试剂清洗，有利于降低后期产品分层的风险。
步骤c2、塑封；使用塑封料对半导体器件单元宽度方向的若干芯片22、连接件11进行整体塑封并固化处理得到整体封装层26得到如图1所示的半导体器件组。
本发明的半导体器件的制备方法与应用通过对半导体器件的布局制备，整体塑封后再进行切割分型，进而降低了生产成本。
实施例10：
如图9所示，一种半导体器件组的应用，包括如下步骤：
步骤D、将半导体器件组的进行切割。
如图10所示，在一个具体实施例中，具体包括如下步骤：
步骤d0、清除掉塑封过程留下的溢料和/或电镀操作。
电镀操作具体包括：去除框架表面的杂质和有机物，对框架表面部位轻微腐蚀，在框架表面镀上锡层；然后清洗化学残留；最后进行烘烤。
步骤d1、将半导体器件组的连筋切断。
在一个具体实施例中还包括步骤E、将外引脚12打弯成型。
步骤E、将外引脚12打弯成型。其中，步骤E位于步骤d1、d2之间或步骤d1、d2之后均可。优选的，步骤E位于步骤d1、d2之间为宜，外引脚12打弯成型更加方便。
步骤d2、将封装层26进行切割，优选的，从双面进行切割，从整体封装层26分离出单个的产品。
步骤F、根据产品的电性能要求规范，对产品进行测试筛除性能次品、外观次品，将合格产品选择合适的载带和盖带以及外包装纸箱进行包装，并贴上包含完整产品信息的标签，然后放入温湿度符合要求的仓库进行保存并等待出货。
通过切割的方法进行分离，优选双面切割分离，可以减少机械冲压切断的应力，从而提高产品的可靠性，得到的单个产品外露引脚12便于通过切筋，打弯和切断的分离技术，进而保证引脚12应用于特定场合下的设计要求。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
Claims (10)
1.一种金属夹扣组，其特征在于，包括若干金属夹扣单元，所述金属夹扣单元包括连接件(11)、引脚(12)、至少一组空间定位槽(13)；
一组所述空间定位槽(13)包括两个及以上的X方向定位槽(131)以及两个及以上的Y方向定位槽(132)；至少两个所述金属夹扣单元共享一组所述空间定位槽(13)。
2.根据权利要求1所述的金属夹扣组，其特征在于，两个所述金属夹扣单元的引脚(12)相连接，其连接件(11)相远离；构成一对共用至少一组空间定位槽(13)的金属夹扣单元对。
3.根据权利要求2所述的金属夹扣组，其特征在于，若干对金属夹扣单元对沿其宽度方向排列，相邻的金属夹扣单元对相互固定连接，构成至少共用一组空间定位槽(13)的金属夹扣组(1)；
或若干金属夹扣单元沿其宽度方向排列并相连接，构成至少共用一组空间定位槽(13)的金属夹扣组(1)。
4.根据权利要求1所述的金属夹扣组，其特征在于，所述连接件(11)包括铜片夹扣。
5.一种半导体器件组，其特征在于，包括金属框架(2)、若干权利要求1-4所述任意一种金属夹扣组(1)，所述金属框架(2)内还设置若干载片台(21)、若干芯片(22)，所述芯片(22)位于载片台(21)上，所述金属框架(2)的连接件(11)位于芯片(22)上方，用于连接芯片(22)与引脚(12)；
所述金属框架(2)内还设置有与X方向定位槽(131)或Y方向定位槽(132)相插接配合的X方向定位销(23)、Y方向定位销。
6.根据权利要求5所述的半导体器件组，其特征在于，所述金属框架(2)内还设置有至少一个定位凸块(25)，所述定位凸块(25)数量大于或等于所述金属夹扣组(1)的数量；
所述定位凸块(25)位于金属夹扣组(1)下方，用于定位金属夹扣组(1)的Z方向的高度，所述定位金属夹扣组(1)内若干金属夹扣单元共用所述定位凸块(25)；
所述载片台(21)上方设置有封装层(26)，所述芯片(22)、连接件(11)位于封装层(26)内。
7.一种半导体器件组的制备方法，其特征在于，包括如下步骤：
A、将芯片(22)安装在金属框架(2)上；
B、将半导体器件组的金属夹扣组(1)中连接件(11)和引脚(12)与芯片(22)、金属框架(2)对应安装；使X方向定位销(23)、Y方向定位销分别与X方向定位槽(131)、Y方向定位槽(132)插接配合；
C、在载片台(21)上方将芯片(22)、连接件(11)塑封得到封装层(26)。
8.根据权利要求7所述的半导体器件组的制备方法，其特征在于，所述步骤A具体包括如下步骤：
a1、芯片(22)制备；检查晶圆背面是否有贴膜，如果是，则进行晶圆切割；如果否，则在晶圆背面贴膜后进行晶圆切割得到芯片(22)；
a2、芯片(22)安装；将银浆或焊锡膏喷涂于载片台(21)，然后将芯片(22)置于银浆或焊锡膏上方；当喷涂于载片台(21)的是银浆时，需要使用烘箱烘烤固化芯片(22)；当喷涂于载片台(21)的是焊锡膏时需要单独进行回流焊或在步骤B中进行回流焊；
所述步骤B具体包括如下步骤：
b1、将焊锡膏喷涂于芯片(22)和金属框架(2)的管脚特定区域上，将引脚(12)以及连接件(11)置于焊锡膏上方，通过X方向定位销(23)、Y方向定位销分别与X方向定位槽(131)、Y方向定位槽(132)插接配合进行定位，当金属框架(2)设置有定位凸块(25)，所述定位凸块(25)与金属夹扣组(1)的下表面相抵触；
b2、然后在回流炉内进行回流焊，使涂覆于芯片(22)和金属框架(2)之间或芯片(22)与金属夹扣组(1)之间的焊锡膏熔融共晶焊接；
所述步骤C具体包括如下步骤：
c1、通过超声化学试剂浸泡清洗或喷淋化学试剂清洗；
c2、塑封；使用塑封料分别对载片台(21)上方将芯片(22)、连接件(11)塑封得到封装层(26)或将沿着金属夹扣单元宽度方向的若干芯片(22)、连接件(11)进行整体塑封并固化处理得到整体封装层(26)。
9.一种半导体器件组的应用，其特征在于，具体包括如下步骤：D、将权利要求5所述的半导体器件组的进行切割。
10.根据权利要求9所述的半导体器件组的应用，其特征在于，所述步骤D具体包括如下步骤：
d1、将半导体器件组的连筋切断；
如果沿着金属夹扣单元宽度方向的若干芯片(22)、连接件(11)进行整体塑封并固化处理得到整体封装层(26)，则还包括步骤d2：将封装层(26)进行切割，从整体封装层(26)分离出单个的产品；
所述步骤d1之前还包括步骤d0：清除掉塑封过程留下的溢料和/或电镀操作；
所述电镀操作具体包括：去除框架表面的杂质和有机物，对框架表面部位轻微腐蚀，在框架表面镀上锡层；然后清洗化学残留；最后进行烘烤；
步骤d1、d2之间或步骤d1、d2之后还包括步骤E：将外引脚(12)打弯成型所需形状；
所述步骤E之后还包括步骤F：根据产品的电性能要求规范，对产品进行测试筛除性能次品、外观次品，将合格产品选择合适的载带和盖带以及外包装纸箱进行包装，并贴上包含完整产品信息的标签，然后放入温湿度符合要求的仓库进行保存并等待出货。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310015729.5A CN115966541A (zh) | 2023-01-06 | 2023-01-06 | 一种金属夹扣组及半导体器件组及其制备方法与应用 |
| PCT/CN2023/107361 WO2024078077A1 (zh) | 2023-01-06 | 2023-07-14 | 一种金属夹扣组及半导体器件组及其制备方法与应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310015729.5A CN115966541A (zh) | 2023-01-06 | 2023-01-06 | 一种金属夹扣组及半导体器件组及其制备方法与应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115966541A true CN115966541A (zh) | 2023-04-14 |
Family
ID=87363213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310015729.5A Pending CN115966541A (zh) | 2023-01-06 | 2023-01-06 | 一种金属夹扣组及半导体器件组及其制备方法与应用 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115966541A (zh) |
| WO (1) | WO2024078077A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024078077A1 (zh) * | 2023-01-06 | 2024-04-18 | 重庆万国半导体科技有限公司 | 一种金属夹扣组及半导体器件组及其制备方法与应用 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102082099B (zh) * | 2009-11-30 | 2013-11-27 | 万国半导体有限公司 | 引脚外露的半导体封装的工艺方法 |
| KR101208332B1 (ko) * | 2010-11-15 | 2012-12-05 | 제엠제코(주) | 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지 |
| CN109449125B (zh) * | 2018-09-12 | 2023-12-26 | 江苏捷捷微电子股份有限公司 | 一种双排结构内绝缘型塑封半导体器件及其制造方法 |
| CN111524868B (zh) * | 2020-03-25 | 2024-03-12 | 长电科技（宿迁）有限公司 | 一种引线框架和金属夹片的组合结构及铆接装片工艺 |
| CN219144171U (zh) * | 2023-01-06 | 2023-06-06 | 重庆万国半导体科技有限公司 | 一种金属夹扣组及半导体器件组 |
| CN115966541A (zh) * | 2023-01-06 | 2023-04-14 | 重庆万国半导体科技有限公司 | 一种金属夹扣组及半导体器件组及其制备方法与应用 |
-
2023
- 2023-01-06 CN CN202310015729.5A patent/CN115966541A/zh active Pending
- 2023-07-14 WO PCT/CN2023/107361 patent/WO2024078077A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024078077A1 (zh) * | 2023-01-06 | 2024-04-18 | 重庆万国半导体科技有限公司 | 一种金属夹扣组及半导体器件组及其制备方法与应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024078077A1 (zh) | 2024-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102789994B (zh) | 侧面可浸润半导体器件 | |
| JP3588801B2 (ja) | 半導体装置の製造方法 | |
| US6650020B2 (en) | Resin-sealed semiconductor device | |
| KR100586124B1 (ko) | 축전지의 보호회로용 기판, 축전지용 보호회로장치 및 축전지 팩 | |
| JPH0355859A (ja) | 半導体ダイボンディング方法 | |
| KR20000010668A (ko) | 성형된 유연 회로 볼 그리드 어레이 및 그 제조방법 | |
| CN106169443A (zh) | 半导体装置及其制造方法 | |
| JPH06177435A (ja) | 発光ダイオード及びその実装方法 | |
| US7910406B2 (en) | Electronic circuit device and method for manufacturing same | |
| US20050250254A1 (en) | Method of manufacturing a semiconductor device and a fabrication apparatus for a semiconductor device | |
| JP2001274463A (ja) | 半導体電子素子の製造方法 | |
| CN115966541A (zh) | 一种金属夹扣组及半导体器件组及其制备方法与应用 | |
| EP0978871A2 (en) | A low power packaging design | |
| US5218168A (en) | Leads over tab | |
| EP3500073A1 (en) | Wiring substrate and method for manufacturing said wiring substrate | |
| JPH04297043A (ja) | 垂直半導体相互接続方法及び構成体 | |
| GB2026234A (en) | Circuit element package having lead patterns | |
| US9099484B2 (en) | Method of manufacturing semiconductor device | |
| WO2024078079A1 (zh) | 一种半导体器件组及其制备方法与应用 | |
| CN219144171U (zh) | 一种金属夹扣组及半导体器件组 | |
| US20210043548A1 (en) | Electronic device with three dimensional thermal pad | |
| CN106575632B (zh) | 用于制造衬底适配器的方法、衬底适配器及用于接触半导体元件的方法 | |
| US6857459B1 (en) | Wirefilm bonding for electronic component interconnection | |
| CN115719713A (zh) | 一种扁平无引脚元件及其封装方法 | |
| CN116798887A (zh) | Igbt模块端子焊接方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |