CN111524868B - 一种引线框架和金属夹片的组合结构及铆接装片工艺 - Google Patents
一种引线框架和金属夹片的组合结构及铆接装片工艺 Download PDFInfo
- Publication number
- CN111524868B CN111524868B CN202010215467.3A CN202010215467A CN111524868B CN 111524868 B CN111524868 B CN 111524868B CN 202010215467 A CN202010215467 A CN 202010215467A CN 111524868 B CN111524868 B CN 111524868B
- Authority
- CN
- China
- Prior art keywords
- clamping piece
- lead frame
- metal
- metal clamping
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 52
- 239000002184 metal Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 19
- 229910000679 solder Inorganic materials 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000005476 soldering Methods 0.000 claims description 9
- 238000007650 screen-printing Methods 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000005022 packaging material Substances 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000003466 welding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009833 condensation Methods 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明涉及一种引线框架和金属夹片的组合结构及铆接装片工艺，所述组合结构包括一引线框架和复数个金属夹片，所述引线框架包括若干个框架单元，每个框架单元由复数个相对设置的基岛组成，所述基岛通过连筋与框架单元相连，所述框架单元左右两侧设置有边筋，所述边筋上设置有十字凹槽；所述金属夹片包含复数个相对设置的夹片单元，所述夹片单元包括连接部，所述连接部一侧设置有一第一引脚，所述连接部和第一引脚通过中筋相连接，所述连接部上设置有复数个第二引脚，复数个夹片单元通过中筋相连形成整个金属夹片。本发明一种引线框架和金属夹片的组合结构及铆接装片工艺，可以极大地降低总体应力，定位难度也大大减小。
Description
技术领域
本发明涉及一种引线框架和金属夹片的组合结构及铆接装片工艺，属于半导体封装技术领域。
背景技术
近年来，随着电子产品对功率密度不断的追求，无论是Diode(二级管)还是Transistor(三极管)的封装，尤其是Transistor中的MOS产品正朝着更大功率、更小尺寸、更快速、散热更好的趋势在发展。对封装结构中寄生的电阻、电容、电感等的各种电性能、封装结构的热消散性能力、封装的信赖性方面有了更多的要求。封装的一次性制造方式也由单颗封装技术慢慢朝向小区域甚至更大区域的高密度高难度低成本一次性封装技术冲刺与挑战。
传统的Diode(二级管)以及Transistor(三极管)或是MOS产品的封装一般依据产品特性、功率的不同以及成本的考虑因素，利用了金线、银合金线、铜线、铝线以及铝带的焊线方式作为芯片与内引脚的主要的互联技术，从而实现电气连接。然而焊线的技术方式对产品的性能存在了以下几个方面的限制与缺陷：
1、由于采用焊线形成互联，由此可清楚的知道用来执行电源或是信号的金属丝会因为导体材料的长度与截面积的变化而影响到电阻率的大小以及接触电阻的损耗，尤其是应用在功率方面的产品影响更是明显；
2、产品一般都是由塑封料包覆、只留外部引脚暴露在塑封体之外，由于塑封料本身不是一种热导的物质，所以传统的Diode(二级管)以及Transistor(三极管)或是MOS产品在工作时所产生的热量很难通过塑封料消散出封装体，只能依靠细细的金属丝互联在金属引脚材料来帮助热能的消散，但是这种热消散的途径对热的消散能力是非常有限的，反而形成热消散的阻力。
为解决上述问题，业界已对传统的Diode(二级管)的封装产品进行了改进，如图1、图2、图3所示，用上、下两条引线框架直接与MOS芯片的正反两面电极形成电性连接，使得MOS芯片的源极通过引线框架进行输出，取代了传统MOS芯片封装中源极利用金属焊线形成互联的工艺，充分减少了封装电阻。同时由于芯片上下两个表面都直接与引线框相接触，芯片工作时产生的热量可通过引线框直接散出，增强了产品热消散的能力。
但是还是存在以下缺陷：
1、要把两条框架组装在一起对框架精度需求极高，由于在装片时MOS芯片的位置会存在公差，而整条框架定位起来比较困难，所以会存在MOS芯片正面的源极无法准确进行对位的问题；
2、由于框架是整体结构，框架内部应力比较高，特别是在回流焊时，而各焊接点回流固化不完全同时，框架在回流焊时容易被锡膏受热熔解后的冷却过程的凝聚所顶起，芯片发生移动或旋转，也会造成焊接总应力残留较大，容易造成焊接开裂。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种引线框架和金属夹片的组合结构及铆接装片工艺，可以极大地降低总体应力，定位难度也大大减小。
本发明解决上述问题所采用的技术方案为：一种引线框架和金属夹片的组合结构，它包括一引线框架和复数个金属夹片，所述引线框架包括若干个框架单元，每个框架单元由复数个相对设置的基岛组成，所述基岛通过连筋与框架单元相连，所述框架单元左右两侧设置有边筋，所述边筋上设置有十字凹槽；所述金属夹片包含复数个相对设置的夹片单元，所述夹片单元包括连接部，所述连接部一侧设置有一第一引脚，所述连接部和第一引脚通过中筋相连接，所述连接部远离中筋的一端上设置有复数个第二引脚，复数个夹片单元通过中筋相连形成整个金属夹片，所述中筋两侧分别设置有十字卡扣，所述十字卡扣与十字凹槽相卡合。
优选的，所述连接部上设置有单个或多个应力释放槽。
优选的，所述第二引脚具有一下凸弧面。
优选的，所述夹片单元的数量与基岛的数量相匹配。
优选的，所述十字卡扣与十字凹槽通过铆接方式相结合。
一种引线框架的铆接装片工艺，所述工艺包括以下步骤：
步骤一、提供一引线框架；
步骤二、在引线框架的基岛区域涂覆锡膏；
步骤三、在步骤二中基岛涂覆锡膏的区域上植入芯片，所述芯片背面设置有漏极，正面设置有源极和栅极，所述漏极与基岛表面的锡膏结合；
步骤四、在芯片正面的源极上涂覆锡膏；
步骤五、提供复数个金属夹片，将金属夹片与引线框架结合，并通过十字卡扣铆接锁定，金属夹片的夹片单元的第二引脚压合在芯片正面的源极上；
步骤六、对芯片正面的栅极和金属夹片的第一引脚之间进行焊线作业，形成焊线互联；
步骤七、将完成焊线的引线框架进行回流焊；
步骤八、将经过回流焊后的引线框架采用塑封料进行塑封；
步骤九、将步骤八完成塑封的引线框架进行切割或是冲切作业，使原本阵列式塑封体切割或是冲切独立开来。
优选的，步骤二中涂覆锡膏的方式采用网板印刷。
优选的，步骤四中涂覆锡膏的方式采用网板印刷。
与现有技术相比，本发明的优点在于：
本发明一种引线框架和金属夹片的组合结构及铆接装片工艺，它在引线框架和金属夹片上设置十字卡扣和十字凹槽，并通过铆接的方法将金属夹片和引线框架连接，使得引线框架在回流焊时不易被锡膏受热熔解后的冷却过程的凝聚所顶起，防止芯片的移动或旋转，并且能确保框架暴露外脚的共面性。另外，由于金属夹片连接部的弧面设计，并设置有应力释放槽，可以避免装片后焊点发生开裂。
附图说明
图1为现有技术下引线框的结构示意图。
图2为现有技术上引线框的结构示意图。
图3为现有技术上、下引线框的结合示意图。
图4为本发明一种引线框架和金属夹片的组合结构的示意图。
图5为图4中引线框架的结构示意图。
图6为图4中金属夹片的结构示意图。
其中：
引线框架1
金属夹片2
框架单元101
基岛102
连筋103
边筋104
十字凹槽105
夹片单元201
连接部202
第一引脚203
中筋204
第二引脚205
十字卡扣206
应力释放槽207
下凸弧面208。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
如图4～图6所示，本发明涉及的一种引线框架和金属夹片的组合结构，它包括一引线框架1和复数个金属夹片2，所述引线框架1包括若干个框架单元101，每个框架单元101由复数个相对设置的基岛102组成，所述基岛102通过连筋103与框架单元101相连，所述框架单元101左右两侧设置有边筋104，所述边筋104上设置有十字凹槽105；所述金属夹片2包含复数个相对设置的夹片单元201，所述夹片单元201包括连接部202，所述连接部202一侧设置有一第一引脚203，所述连接部202和第一引脚203通过中筋204相连接，所述连接部202远离中筋的一端上设置有复数个第二引脚205，复数个夹片单元201通过中筋204相连形成整个金属夹片，所述中筋两侧分别设置有十字卡扣206，所述十字卡扣206与十字凹槽105相卡合；
所述连接部202上设置有单个或多个应力释放槽207；
所述第二引脚205具有一下凸弧面208；
所述夹片单元201的数量与基岛102的数量相匹配；
所述十字卡扣206与十字凹槽105通过铆接方式相结合。
一种引线框架的铆接装片工艺，所述工艺包括以下步骤：
步骤一、提供一引线框架；
步骤二、在引线框架的基岛区域涂覆锡膏，优选的，涂覆锡膏的方式可采用网板印刷，通过网板印刷锡膏的目的是为实现后续芯片植入后与基岛结合，通过调整网板的厚度和开口的面积可以精确的控制锡膏的厚度、面积以及位置；
步骤三、在步骤二中基岛涂覆锡膏的区域上植入芯片，所述芯片背面设置有漏极，正面设置有源极和栅极，所述漏极与所述锡膏结合；
步骤四、在芯片正面的源极上通涂覆锡膏，优选的，涂覆锡膏的方式可采用网板印刷，通过网板印刷锡膏的目的是为实现后续芯片正面源极与金属夹片的结合通过调整网板的厚度和开口的面积可以精确的控制锡膏的厚度、面积以及位置；
步骤五、提供复数个金属夹片，将金属夹片与引线框架结合，并通过十字卡扣铆接锁定，所述夹片单元的第二引脚压合在芯片正面的源极上，引线框架上表面与金属夹片第一引脚下表面齐平；
步骤六、对芯片正面的栅极和第一引脚之间进行焊线作业，形成焊线互联；
步骤七、将完成焊线的引线框架进行回流焊；
步骤八、将经过回流焊后的引线框架采用塑封料进行塑封；
步骤九、将步骤八完成塑封的引线框架进行切割或是冲切作业，使原本阵列式塑封体切割或是冲切独立开来。
上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。
Claims (8)
1.一种引线框架和金属夹片的组合结构，其特征在于：它包括一引线框架(1)和复数个金属夹片(2)，所述引线框架(1)包括若干个框架单元(101)，每个框架单元(101)由复数个相对设置的基岛(102)组成，所述基岛(102)通过连筋(103)与框架单元(101)相连，所述框架单元(101)左右两侧设置有边筋(104)，所述边筋(104)上设置有十字凹槽(105)；所述金属夹片(2)包含复数个相对设置的夹片单元(201)，所述夹片单元(201)包括连接部(202)，所述连接部(202)一侧设置有一第一引脚(203)，所述连接部(202)和第一引脚(203)通过中筋(204)相连接，所述连接部(202)远离中筋的一端上设置有复数个第二引脚(205)，复数个夹片单元(201)通过中筋(204)相连形成整个金属夹片，所述中筋两侧分别设置有十字卡扣(206)，所述十字卡扣(206)与十字凹槽(105)相卡合。
2.根据权利要求1所述的一种引线框架和金属夹片的组合结构，其特征在于：所述连接部(202)上设置有单个或多个应力释放槽(207)。
3.根据权利要求1所述的一种引线框架和金属夹片的组合结构，其特征在于：所述第二引脚(205)具有一下凸弧面(208)。
4.根据权利要求1所述的一种引线框架和金属夹片的组合结构，其特征在于：所述夹片单元(201)的数量与基岛(102)的数量相匹配。
5.根据权利要求1所述的一种引线框架和金属夹片的组合结构，其特征在于：所述十字卡扣(206)与十字凹槽(105)通过铆接方式相结合。
6.一种引线框架的铆接装片工艺，其特征在于所述工艺包括以下步骤：
步骤一、提供一引线框架；
步骤二、在引线框架的基岛区域涂覆锡膏；
步骤三、在步骤二中基岛涂覆锡膏的区域上植入芯片，所述芯片背面设置有漏极，正面设置有源极和栅极，所述漏极与基岛表面的锡膏结合；
步骤四、在芯片正面的源极上涂覆锡膏；
步骤五、提供复数个金属夹片，其中，所述金属夹片包含复数个相对设置的夹片单元，所述夹片单元包括连接部，所述连接部一侧设置有一第一引脚，所述连接部和第一引脚通过中筋相连接，所述连接部远离中筋的一端上设置有复数个第二引脚，复数个夹片单元通过中筋相连形成整个金属夹片；
将金属夹片与引线框架结合，并通过十字卡扣铆接锁定，金属夹片的夹片单元的第二引脚压合在芯片正面的源极上；
步骤六、对芯片正面的栅极和金属夹片的第一引脚之间进行焊线作业，形成焊线互联；
步骤七、将完成焊线的引线框架进行回流焊；
步骤八、将经过回流焊后的引线框架采用塑封料进行塑封；
步骤九、将步骤八完成塑封的引线框架进行切割或是冲切作业，使原本阵列式塑封体切割或是冲切独立开来。
7.根据权利要求6所述的一种引线框架的铆接装片工艺，其特征在于：步骤二中涂覆锡膏的方式采用网板印刷。
8.根据权利要求6所述的一种引线框架的铆接装片工艺，其特征在于：步骤四中涂覆锡膏的方式采用网板印刷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010215467.3A CN111524868B (zh) | 2020-03-25 | 2020-03-25 | 一种引线框架和金属夹片的组合结构及铆接装片工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010215467.3A CN111524868B (zh) | 2020-03-25 | 2020-03-25 | 一种引线框架和金属夹片的组合结构及铆接装片工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111524868A CN111524868A (zh) | 2020-08-11 |
| CN111524868B true CN111524868B (zh) | 2024-03-12 |
Family
ID=71901163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010215467.3A Active CN111524868B (zh) | 2020-03-25 | 2020-03-25 | 一种引线框架和金属夹片的组合结构及铆接装片工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111524868B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113628977A (zh) * | 2021-06-21 | 2021-11-09 | 江西万年芯微电子有限公司 | 一种框架与铜片器件封装设计方法 |
| CN115966541A (zh) * | 2023-01-06 | 2023-04-14 | 重庆万国半导体科技有限公司 | 一种金属夹扣组及半导体器件组及其制备方法与应用 |
| CN116230648A (zh) * | 2023-01-06 | 2023-06-06 | 重庆万国半导体科技有限公司 | 一种半导体器件组及其制备方法与应用 |
| CN115881681B (zh) * | 2023-02-23 | 2023-06-27 | 徐州致能半导体有限公司 | 一种电子器件、封装结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1360814A (zh) * | 1999-05-27 | 2002-07-24 | 理查德·K·威廉斯 | 功率半导体器件的表面安装封装 |
| CN101796637A (zh) * | 2007-08-27 | 2010-08-04 | 费查尔德半导体有限公司 | 热增强的薄半导体封装件 |
| CN102630339A (zh) * | 2009-11-25 | 2012-08-08 | 意法半导体(图尔)公司 | 将借助于夹具组装的电子部件安装在封装中 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110042793A1 (en) * | 2009-08-21 | 2011-02-24 | Freescale Semiconductor, Inc | Lead frame assembly for a semiconductor package |
-
2020
- 2020-03-25 CN CN202010215467.3A patent/CN111524868B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1360814A (zh) * | 1999-05-27 | 2002-07-24 | 理查德·K·威廉斯 | 功率半导体器件的表面安装封装 |
| CN101796637A (zh) * | 2007-08-27 | 2010-08-04 | 费查尔德半导体有限公司 | 热增强的薄半导体封装件 |
| CN102630339A (zh) * | 2009-11-25 | 2012-08-08 | 意法半导体(图尔)公司 | 将借助于夹具组装的电子部件安装在封装中 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111524868A (zh) | 2020-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111524868B (zh) | 一种引线框架和金属夹片的组合结构及铆接装片工艺 | |
| US5198964A (en) | Packaged semiconductor device and electronic device module including same | |
| US9087827B2 (en) | Mixed wire semiconductor lead frame package | |
| US6621152B2 (en) | Thin, small-sized power semiconductor package | |
| US7410834B2 (en) | Method of manufacturing a semiconductor device | |
| KR100390094B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP5078930B2 (ja) | 半導体装置 | |
| US6756658B1 (en) | Making two lead surface mounting high power microleadframe semiconductor packages | |
| US8431993B2 (en) | Semiconductor package for forming a leadframe package | |
| JPH0864634A (ja) | 半導体装置およびその製造方法 | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| US9553068B2 (en) | Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer | |
| JP3685659B2 (ja) | 半導体装置の製造方法 | |
| JP2001035985A (ja) | 樹脂封止半導体装置 | |
| CN113937074A (zh) | 四方扁平无引线封装结构 | |
| CN113380632A (zh) | 半导体封装器件及其制备方法 | |
| JP4450800B2 (ja) | 半導体装置の製造方法 | |
| CN219497790U (zh) | 封装元件 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| CN115579346B (zh) | 功率模块的连接结构、封装结构以及制作工艺 | |
| JP3995661B2 (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| US20230005803A1 (en) | Method of manufacturing semiconductor devices and corresponding semiconductor device | |
| US20240145355A1 (en) | Method of manufacturing semiconductor devices, corresponding component, semiconductor device and method | |
| JP4123131B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |