CN104681528B - 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备 - Google Patents

停止集成电路引线成品上树脂溢出和模具溢料的方法和设备 Download PDF

Info

Publication number
CN104681528B
CN104681528B CN201410589935.8A CN201410589935A CN104681528B CN 104681528 B CN104681528 B CN 104681528B CN 201410589935 A CN201410589935 A CN 201410589935A CN 104681528 B CN104681528 B CN 104681528B
Authority
CN
China
Prior art keywords
shape
lead
barrier
groove
triangular shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410589935.8A
Other languages
English (en)
Other versions
CN104681528A (zh
Inventor
B·加列戈斯
Y·林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN104681528A publication Critical patent/CN104681528A/zh
Application granted granted Critical
Publication of CN104681528B publication Critical patent/CN104681528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及用于停止集成电路引线成品上树脂溢出和模具溢料的方法和设备。一种通过在外部引线上提供能够控制树脂溢出的长度的凹槽而最小化集成电路引线成品上的树脂溢出和模具溢料的方法和设备。

Description

停止集成电路引线成品上树脂溢出和模具溢料的方法和设备
技术领域
本发明大体涉及半导体器件，并且更具体涉及用于控制引线上模制树脂溢出的方法和设备。
背景技术
本发明涉及集成电路器件的组装与封装，并且更具体地，涉及为这类器件提供用于停止集成电路引线成品上树脂溢出和模具溢料的引线框。
半导体芯片形式的集成电路首先被附接至引线框的支撑焊盘。然后半导体装置上的触点或接合焊盘通过线接合分别附接至引线末端上对应的接触焊盘。
在完成线接合操作之后，引线框放置在模具中。容器向模具提供一些隔热的模制原料。模制原料被注入到模具中以便封装电路。
本领域技术人员发现以连续条带的方式形成引线框是有益的。每个引线框条带具有附接至如上面提到的支撑焊盘的集成电路器件。支撑焊盘本身由两个平行的侧轨支撑。每个侧轨位于引线框的平面中，并且位于芯片焊盘的相对侧。
在模制操作中，模具腔形成在引线框周围，以紧密靠近并密封在它们本身以及堵住杆上。堵住杆具有在几对邻近引线之间延伸的横向部分。堵住杆限制封装材料从封闭引线框流动。封装之后，堵住杆和邻近引线之间突出的模具溢料的一部分通过冲压机移除。冲压机是典型的金属冲压机，该冲压机很容易切断金属堵住杆，而且还去除来自引线框的引线之间的突出的模具溢料的一部分。
在模制操作期间，一些过多的树脂最终能够涂覆引线的部分。该树脂会影响焊接至线路板时引线的焊接轮廓的形成和导电性。过多的树脂被称为“树脂溢出(resin-bleed)”。树脂溢出能够表现为透明的，并且被称为“透明溢出(clear-bleed)”，或表现为经常被称为“模具溢料(mold-flash)”的可见残余物。化学去毛刺以及介质去毛刺法常用在工业中去除引线上的过多树脂。
因此，已经出现对改进的引线框的需要，该引线框用于生产具有有限模具溢料或树脂溢出的引线的封装集成电路，而不需要去除模具溢料和树脂溢出。
发明内容
下面提供的概要旨在提供本发明的一个或更多个方面的基本理解。此概要不是本发明的广泛综述，并不旨在标识本发明的关键或必要元素，也不是描述其范围。更确切地说，该概要的主要目的是以简化的形式介绍本发明的一些方面，作为稍后介绍的更详细描述的前奏。
根据本申请的一个实施例，提供一种模制半导体封装件。模制半导体封装件包含：模制半导体封装件，其具有到封装件的模制部分的边缘、具有顶表面和底表面以及在其之间的厚度的引线框、多个引线和与封装件边缘分开的堵住杆，该封装件包含：至少一对邻近引线和具有在邻近引线之间延伸的横向部分的堵住杆；凹槽(groove)形式的第一障碍物，其形成在至少一对邻近引线中的每一个的顶表面上，其中第一障碍物一般与封装件边缘分开一间距，第一障碍物延伸至堵住杆的向外部分，其中第一障碍物被配置为防止与模制原料相关的多个组成部分中的一个或更多个溢出到引线的外部区域的表面上。
根据本申请的一个实施例，提供一种模制封装件中的集成电路。模制封装件中的集成电路包含：模制封装件中的集成电路，该封装件具有到封装件的模制部分的边缘、具有顶表面和底表面以及在其之间的厚度的引线框、引线和与封装件边缘分开的堵住杆，该集成电路包含：至少一对邻近引线和具有在邻近引线之间延伸的横向部分的堵住杆；凹槽形式的第一障碍物，其形成在堵住杆的顶表面和至少一对邻近引线上，其中第一障碍物一般与封装件边缘和堵住杆的向外部分与引线框的外部区域分开一间距，其中第一障碍物被配置为防止与模制原料相关的多个组成部分中的一个或更多个溢出到引线的外部区域的表面上。
附图说明
图1是详述同时在所有引线两端产生凹槽时的凹槽区域的示例性封装件的顶视图。
图2是详述分别在每个引线上产生凹槽时的凹槽区域的示例性封装件的顶视图。
图3是在A：A’处截取的图1和2中的封装件的截面图，用于突出凹槽区域。
图4是示例性封装件引线集合的顶视图，其中堵住杆已经从引线之间移除。
图5是凹槽选择的平面图。
在附图中，类似的附图标记有时用来指定类似的结构元件。还应当认识到，图中的描述是图示性的，并不是按比例的。
具体实施方式
参照附图描述本发明。附图并不是按比例绘制的，并且提供它们仅为了图示说明本发明。为了图示说明，在下文中参照示例应用来描述本发明的若干方面。应当理解，为了提供本发明的理解，阐述了许多具体细节、关系和方法。然而，本领域技术人员应很容易认识到，可以在没有具体细节中的一个或更多个的情况下或利用其他方法实施本发明。在其他实例中，为了避免使本发明模糊，没有详细示出已知的结构和操作。本发明不受所示出的动作或事件的顺序限制，因为一些动作可以以不同顺序发生和/或与其他动作或事件同时发生。此外，没有示出根据本发明实施方法所需要的所有动作或事件。
常常存在对可靠地改善集成电路封装件的性能和允许改进的可靠性性能的粗糙引线框(LF)技术的需要。该技术在改善应力下的分层性能方面是有效的，但是其给出了组装期间的一些制造挑战。通过本发明解决的主要难题是，由于粗糙LF的性质，来自封装中使用的模制原料的树脂由易于在模制过程中溢出到模具区域外面的多种成分组成，并在一些情况下一直行进超过引线的第二弯曲处，这会产生两类问题：顾客端SMT期间的可焊性问题和SMT工艺期间的视觉识别(其由存在树脂溢出时引线的较暗显现导致)。本发明的焦点是最小化树脂溢出效应以避免上述提到的问题。
本发明涉及粗糙引线框的外部引线上的凹槽的设计，该设计能够控制树脂溢出到引线上的长度。过多的树脂被称为“树脂溢出(resin-bleed)”。树脂溢出能够表现为透明材料，并且被称为“透明溢出(clear-bleed)”，或表现为不透明残余物，其通常被称为“模具溢料(mold-flash)”。
化学去毛刺和介质去毛刺工艺通常被用来去除引线表面上的树脂。本发明中提供的方案不需要这种额外的去毛刺工艺，因为树脂将通过所公开的方法和设备而被停止，并且可以表现出对组装/测试(A/T)操作的成本规避。
能够在引线框的激光铣削、冲压、压印或蚀刻工艺期间形成凹槽区域。激光铣削是利用激光器从引线框去除金属的工艺。冲压是利用成套冲模和冲床形成引线框的工艺。压印是为线接合目的、使引线框的引线指变平的工艺。增加在外部引线上压印的附加步骤是可行的。蚀刻是通过化学溶液蚀刻掉金属的化学工艺。
图1示出一种模制半导体封装件；具有边缘的封装件的模制部分，具有顶表面和底表面以及在其之间的厚度的引线框、多个引线、和分开引线并与封装件边缘分开的堵住杆。封装件还具有来自多个引线的至少一对邻近引线和具有在邻近引线之间延伸的横向部分的堵住杆。
凹槽形式的第一障碍物被形成在堵住杆的顶表面和如图1所示的第一选择中的至少一对邻近引线上，或形成在如图2所示的至少一对邻近引线中的每一个的表面上，其中第一障碍物与封装件的模制部分以封装件边缘之间的间距分开。第一障碍物能够进一步延伸至堵住杆的向外部分或甚至与堵住杆重叠。第一障碍物被配置为防止与模制原料相关的多个组成部分中的一个或更多个溢出到引线的外部区域的表面上。
图3中的阴影区和图1和2中的轮廓区域示出了凹槽区域的示例尺寸。图1、2和3上的“W”示出了凹槽区域的宽度，该宽度能够是200微米(um)。图1和3上的“L”示出了当所有引线和堵住杆两端生成凹槽时凹槽区域的长度。图2和3上的“L”示出了当分别在每个引线上产生凹槽时凹槽区域的长度。图2的长度“L”能够与引线的宽度相同或略微比其窄。图3上的“H”示出凹槽区域的高度，该高度能够是引线的厚度的八分之一，而图1、2和3上的“A”示出凹槽区域相对于模制区域的边缘偏移的距离，该偏移距离能够是100um。上面列出的尺寸能够随着所使用的封装件类型(诸如SOIC、QFP、TSSOP或其他)变化。
图4示出在堵住杆已经从模制封装件移除之后的包含凹槽的一组示例性引线。
图5示出能够通过本发明实施的可能的凹槽的列表。该列表还列出了能够制作凹槽的工艺(诸如冲压、压印和蚀刻)，它们与凹槽的每一种类型相关。该列表是示例性的，并不是所有可能的凹槽形式的完整列表。
虽然本发明的各种实施例已经在上面进行了描述，但应理解，它们仅以示例而非限制方式呈现。在没有脱离本发明的精神或范围的情况下，根据本文中的公开能够对所公开的实施例进行多种更改。因此，本发明的宽度和范围不应当受上述实施例限制。更确切地说，本发明的范围应当根据随后的权利要求及其等同物进行限定。

Claims (12)

1.一种模制半导体封装件，其具有到所述封装件的模制部分的边缘、具有顶表面和底表面以及在其之间的厚度的引线框、多个引线和与所述封装件边缘分开的堵住杆，所述封装件包含：
至少一对邻近引线和具有在所述邻近引线之间延伸的横向部分的堵住杆；以及
凹槽形式的第一障碍物，其被形成在所述至少一对邻近引线中的每一个的所述顶表面上，其中所述第一障碍物与所述封装件边缘分开一间距，所述第一障碍物延伸至所述堵住杆的向外部分，其中所述第一障碍物被配置为防止与模制原料相关的多个组成部分中的一个或更多个溢出到所述引线的外部区域的表面上。
2.根据权利要求1所述的模制半导体封装件，其中所述第一障碍物与所述封装件边缘之间的间距为100微米。
3.根据权利要求1所述的模制半导体封装件，其中所述凹槽的形状选自矩形形状、第一圆形形状、第二圆形形状、第一三角形形状、第二三角形形状、不同于所述第一三角形形状和所述第二三角形形状的“V”形形状、“W”形形状和通过激光铣削或压印形成的粗糙表面的列表。
4.根据权利要求3所述的模制半导体封装件，其中所述矩形形状和所述第一圆形形状的凹槽通过激光铣削、冲压、压印或蚀刻形成。
5.根据权利要求3所述的模制半导体封装件，其中所述第二圆形形状的凹槽通过激光铣削、冲压或蚀刻形成。
6.根据权利要求3所述的模制半导体封装件，其中所述第一三角形形状、所述第二三角形形状、所述“V”形形状和所述“W”形形状的凹槽通过激光铣削或冲压形成。
7.一种模制封装件中的集成电路，所述封装件具有到所述封装件的模制部分的边缘、具有顶表面和底表面以及在其之间的厚度的引线框、引线和与所述封装件边缘分开的堵住杆，所述集成电路包含：
至少一对邻近引线和具有在所述邻近引线之间延伸的横向部分的堵住杆；
凹槽形式的第一障碍物，其被形成在所述堵住杆的顶表面上和所述至少一对邻近引线上，其中所述第一障碍物与所述封装件边缘和所述堵住杆的向外部分以及所述引线框的外部区域分开一间距，其中所述第一障碍物被配置为防止与模制原料相关的多个组成部分中的一个或更多个溢出到所述引线的外部区域的表面上。
8.根据权利要求7所述的模制封装件中的集成电路，其中所述第一障碍物与所述封装件边缘之间的间距是100微米。
9.根据权利要求7所述的模制封装件中的集成电路，其中所述凹槽的形状选自矩形形状、第一圆形形状、第二圆形形状、第一三角形形状、第二三角形形状、不同于所述第一三角形形状和所述第二三角形形状的“V”形形状、“W”形形状和通过激光铣削或压印形成的形状的列表。
10.根据权利要求9所述的模制封装件中的集成电路，其中所述矩形形状和所述第一圆形形状的凹槽通过激光铣削、冲压、压印或蚀刻形成。
11.根据权利要求9所述的模制封装件中的集成电路，其中所述第二圆形形状的凹槽通过激光铣削、冲压或蚀刻形成。
12.根据权利要求9所述的模制封装件中的集成电路，其中所述第一三角形形状、所述第二三角形形状、所述“V”形形状和“W”形形状的凹槽通过激光铣削或冲压形成。
CN201410589935.8A 2013-10-28 2014-10-28 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备 Active CN104681528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/064,671 2013-10-28
US14/064,671 US9054092B2 (en) 2013-10-28 2013-10-28 Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes

Publications (2)

Publication Number Publication Date
CN104681528A CN104681528A (zh) 2015-06-03
CN104681528B true CN104681528B (zh) 2019-08-23

Family

ID=52994458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410589935.8A Active CN104681528B (zh) 2013-10-28 2014-10-28 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备

Country Status (2)

Country Link
US (1) US9054092B2 (zh)
CN (1) CN104681528B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106925896B (zh) * 2015-12-31 2019-03-19 无锡华润安盛科技有限公司 散热片表面溢料处理方法
US11886732B2 (en) 2017-01-31 2024-01-30 Seagate Technology Llc Data storage server with multi-memory migration
US11302652B2 (en) 2019-12-20 2022-04-12 Texas Instruments Incorporated Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074869A (ja) * 1996-07-31 1998-03-17 Motorola Inc 電子部品アセンブリおよび組立て方法
CN102194787A (zh) * 2010-02-24 2011-09-21 松下电器产业株式会社 电子部件
CN102222657A (zh) * 2011-06-30 2011-10-19 天水华天科技股份有限公司 多圈排列双ic芯片封装件及其生产方法
CN102593092A (zh) * 2012-03-22 2012-07-18 天水华天微电子股份有限公司 一种引线框架
CN202585399U (zh) * 2012-06-04 2012-12-05 扬州扬杰电子科技股份有限公司 引线框架

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271148A (en) 1988-11-17 1993-12-21 National Semiconductor Corporation Method of producing a leadframe
US5070039A (en) 1989-04-13 1991-12-03 Texas Instruments Incorporated Method of making an integrated circuit using a pre-served dam bar to reduce mold flash and to facilitate flash removal
US5789806A (en) 1995-08-02 1998-08-04 National Semiconductor Corporation Leadframe including bendable support arms for downsetting a die attach pad
TW374952B (en) * 1997-03-24 1999-11-21 Seiko Epson Corp Semiconductor device substrate, lead frame, semiconductor device and the manufacturing method, circuit substrate and the electronic machine
TW200418149A (en) * 2003-03-11 2004-09-16 Siliconware Precision Industries Co Ltd Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
US7183657B2 (en) 2004-09-23 2007-02-27 Texas Instruments Incorporated Semiconductor device having resin anti-bleed feature
JP2006108306A (ja) * 2004-10-04 2006-04-20 Yamaha Corp リードフレームおよびそれを用いた半導体パッケージ
US8252615B2 (en) 2006-12-22 2012-08-28 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
TWI347664B (en) * 2007-02-07 2011-08-21 Advanced Semiconductor Eng Semiconductor chip package structure
US7598119B2 (en) 2007-03-12 2009-10-06 Texas Instruments Incorporated System and method for inhibiting and containing resin bleed-out from adhesive materials used in assembly of semiconductor devices
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074869A (ja) * 1996-07-31 1998-03-17 Motorola Inc 電子部品アセンブリおよび組立て方法
CN102194787A (zh) * 2010-02-24 2011-09-21 松下电器产业株式会社 电子部件
CN102222657A (zh) * 2011-06-30 2011-10-19 天水华天科技股份有限公司 多圈排列双ic芯片封装件及其生产方法
CN102593092A (zh) * 2012-03-22 2012-07-18 天水华天微电子股份有限公司 一种引线框架
CN202585399U (zh) * 2012-06-04 2012-12-05 扬州扬杰电子科技股份有限公司 引线框架

Also Published As

Publication number Publication date
CN104681528A (zh) 2015-06-03
US9054092B2 (en) 2015-06-09
US20150115421A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
US6664647B2 (en) Semiconductor device and a method of manufacturing the same
CN104681528B (zh) 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备
CN103456644B (zh) 模制封装中集成电路管芯封装用的引线框架及其准备方法
JP2010021374A (ja) 半導体パッケージ
CN102082099B (zh) 引脚外露的半导体封装的工艺方法
CN106796931B (zh) 引线框、半导体装置的制造方法
CN104659009A (zh) 经模制半导体封装
CN103608918A (zh) 用于减轻去除浇口期间的粘模的引线框架带材
CN106104584B (zh) 增强的ic卡
CN107710393A (zh) 树脂密封装置和树脂密封方法、电子零件的制造方法、以及引线框架
CN110718471A (zh) 树脂密封模具和半导体装置的制造方法
TWI397139B (zh) 引腳外露的半導體封裝的工藝方法
CN106409694B (zh) 半导体装置及其制造方法
CN206677000U (zh) 一种用于分离sot‑89系列引线架上半导体产品的模具
JP6338406B2 (ja) 半導体装置の製造方法
JPH1079463A (ja) 半導体装置製造用切断装置
EP4113601B1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
JPS6331128A (ja) 樹脂かす除去方法
CN205200288U (zh) 一种半导体引线框架燕尾槽冲压凸模
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
JPH07153892A (ja) リードフレーム
KR101398017B1 (ko) 엠엘에프형 반도체 패키지 및 그 제조 방법
KR20020007462A (ko) 리드프레임
JPH0464256A (ja) 半導体装置の製造方法
JPS6167250A (ja) リ−ドフレ−ム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant