CN102194787A - 电子部件 - Google Patents

电子部件 Download PDF

Info

Publication number
CN102194787A
CN102194787A CN2011100430970A CN201110043097A CN102194787A CN 102194787 A CN102194787 A CN 102194787A CN 2011100430970 A CN2011100430970 A CN 2011100430970A CN 201110043097 A CN201110043097 A CN 201110043097A CN 102194787 A CN102194787 A CN 102194787A
Authority
CN
China
Prior art keywords
conjugant
substrate
electronic unit
hole portion
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100430970A
Other languages
English (en)
Inventor
渡边厚司
藤原诚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102194787A publication Critical patent/CN102194787A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及一种电子部件，防止在使用回流法，通过第二接合体将电子部件安装于安装基板时，第一接合体无序地流出。电子部件具有引线架(60)、半导体芯片(63)以及密封树脂(65)，其中引线架具有固定部(60a)、与固定部(60a)连接的引线部(60b)以及与固定部(60a)连接的散热部(60c)；半导体芯片(63)通过第一接合体(62)被固定于固定部(60a)上；密封树脂(65)密封固定部(60a)、半导体芯片(63)以及引线部(60b)的末端部分。在引线架(60)中的固定部(60a)以及散热部(60c)设有槽(61)。槽(61)从固定部(60a)中的存在第一接合体(62)的部分，向散热部(60c)延伸。

Description

电子部件
技术领域
本发明涉及电子部件，特别涉及一种安装于电子设备的安装基板上的电子部件。
背景技术
近年来，在电子设备领域，考虑环境影响的制造受到重视。
例如，有通过使用不含铅和镉等的有害物质且能回收的材料来提高材料的再利用率的解决对策，通过RoHS指令/ELV指令，推进这样的解决对策。
作为以往的铅焊料的代替，开发了不含铅的无铅焊料，使用无铅焊料来替代铅焊料的技术正被推广。
另外，在半导体领域，由于GaN以及SiC等的新材料系列的半导体部件与以往的半导体部件相比，能够更高效或在更高温度下动作，因此，和GaN以及SiC等的新材料系列的半导体部件相关的开发，被期待为与节能相联系的技术。
【现有技术文献】
【专利文献】
【专利文献1】美国专利申请公开第2009/0001535说明书(US2009/0001535A1)
下面，关于以往的电子部件，作为电子部件而举出使用了封装规格为TO220的高输出用晶体管的情况的具体例，并参照图13以及图14进行说明。图13是表示以往的电子部件的构成的平面图。图14是表示以往的电子部件的构成的截面图。具体地，图14是图13所示的XIV-XIV线的截面图。另外，在图13中，为了简略进行图示，省略了密封树脂的图示。图13所示的“CS”是Common Source的简称，“GND”是接地(Ground)，“VCC”是电源，“FB”是反馈“Feedback”的简称，“Soft S”是软启动(softstart)的简称。
引线架(lead frame)100具有：固定部(芯片装配部)100a、与固定部100a连接的引线部(lead portion)100b以及与固定部100a连接的散热部(散热片部)100c。
通过由无铅焊料形成的第一接合体101，半导体芯片102被固定于引线架100的固定部100a上。
由金属制的导线103电连接引线部100b和半导体芯片102。由密封树脂104对固定部100a、半导体芯片102、导线103、引线部100b的末端部分以及散热部100c进行密封。
引线部100b的末端部分以外的部分未被密封树脂覆盖而露出。
在动作时，散热部100c经由第一接合体101将自身传播的半导体芯片102的热放到外部。
凹坑105是以往的电子部件在制造时所使用的固定销的痕迹，用填充材料106填充凹坑105。
通过由无铅焊料形成的第二接合体(图示省略)，将引线部100b的前端部分固定于安装基板(图示省略)之上。如此，通过第二接合体而将以往的电子部件安装于安装基板。
下面，对于将以往的电子部件安装于安装基板的安装方法进行说明。
在此，一般可以举出重点加热法、流动法以及回流法来作为通过焊料将部件安装于安装基板的安装方法。所谓“重点加热法”，是对部件上的焊接部分进行加热的方法。所谓“流动法”，是在加入了熔融的焊料的槽内，将部件的焊接部分与安装基板一起浸渍的方法。所谓“回流法”，是使在安装基板上隔着膏状的焊料而载置的部件通过回流炉(高温炉)的方法。
作为通过第二接合体将以往的电子部件安装于安装基板的安装方法，而使用重点加热法或流动法的情况下，主要是对电子部件的焊接部分(换言之为引线部100b的前端部分)以第二接合体的熔点以上的温度进行加热。此时，由于不对电子部件的焊接部分以外的部分(例如第一接合体101)直接加热，因此能够防止由于来自引线部100b的热的传播而导致的第一接合体101的温度达到其熔点以上的温度。因此，即使在第一接合体101的熔点和第二接合体的熔点相同或低于第二接合体的熔点的情况下，也能防止第一接合体101熔融。
具体地，第一，作为第一接合体101的熔点和第二接合体的熔点相同的情况下的示例，例如，在使用SnCu焊料作为第一、第二接合体的材料的情况下，能够防止第一接合体的温度到达其熔点(229℃)以上的温度。第二，作为第一接合体101的熔点低于第二接合体的熔点的情况下的示例，例如，在使用SnAgCu焊料作为第一接合体的材料、使用SnCu焊料作为第二接合体的材料的情况下，能够防止第一接合体的温度到达其熔点(219℃)以上的温度。
另一方面，作为通过第二接合体将以往的电子部件安装于安装基板的安装方法，在使用回流法的情况下，由于是对安装基板以及电子部件整体以第二接合体的熔点以上的温度进行加热，因此第一接合体101以第二接合体的熔点以上的温度被加热。因此，第一接合体101的熔点和第二接合体的熔点相同，或比第二接合体的熔点低的情况下，由于第一接合体以其熔点以上的温度被加热，因此不能防止第一接合体101熔融。
若第一接合体101以其熔点以上的温度被加热，则第一接合体101在被夹于固定部100a和半导体芯片102之间且周围被密封树脂104覆盖的密封状态下熔融膨胀，因此，第一接合体会向固定部100a和密封树脂104之间的空隙S100a以及/或者半导体芯片102和密封树脂104之间的空隙S102无序地流出。另外，第一接合体101如图14那样，下表面与固定部100a相接，上表面与半导体芯片102相接，侧面与密封树脂104相接，第一接合体101被固定部100a、半导体芯片102以及密封树脂104密封。
因此，在使用熔点和第二接合体的熔点相同的材料或熔点比第二接合体低的材料来作为第一接合体101的材料的情况下，有不能使用回流法的问题。
在此，在封装规格为TO220的高输出用晶体管的情况下，具有如下的优点。特别是，在不是如以往的电子部件那样以密封树脂104来覆盖散热部100c，而是例如如本发明的电子部件(参照后述的图8)那样不用密封树脂(参照图8：65)覆盖散热部(参照图8：60c)而使散热部露出的情况下，将散热部固定于安装基板，从而能够通过散热部来将动作时产生的半导体芯片的热放出。为了充分利用该特长，优选使用回流法。
但是，如上所述，在使用熔点和第二接合体的熔点相同的材料或熔点比第二接合体的熔点低的材料作为第一接合体101的材料的情况下，不能使用回流法。因此，为了充分利用上述的特长，例如使用以螺钉将散热部固定在安装基板的方法等。
但是，针对这样的问题，若使用熔点比第二接合体的熔点高的材料作为第一接合体101的材料，则能够使用回流法了。考虑金锡(AuSn)系焊料以及锌铝(ZnAl)系焊料作为这样的材料。但是，AuSn系焊料有和SnCu系焊料相比价格高的缺点。另外，ZnAl系焊料由于其熔点超过300℃，所以存在不能使用现有的回流炉(被设定为300℃以下的温度的回流炉)的缺点。
这样，由于还未发现具有240～300℃的熔点的实用的无铅焊料，因此，几乎不使用SnAgCu以及SnCu等具有210～240℃的熔点的无铅焊料以外的材料。
另外，在上述的说明中，作为电子部件而举出使用高输出晶体管的情况的具体例，但代替高输出用晶体管而例如使用了高频放大器的情况也会出现与高输出用晶体管相同的不良状况。即，会出现下述的不良状况：在通过第二接合体将电子部件(即高频放大器)安装于安装基板的安装时，将半导体芯片固定于基板之上的第一接合体熔融膨胀的情况下，第一接合体向基板和密封树脂之间的空隙、以及/或者半导体芯片和密封树脂之间的空隙无序地流出。
发明内容
鉴于上述问题，本发明的目的在于在使用回流法通过第二接合体将电子部件安装于安装基板的安装时，防止第一接合体的无序地流出。
为了达成所述的目的，本发明的第一电子部件是安装于安装基板的电子部件，其特征为具备：基板；半导体芯片，其通过第一接合体，被固定于基板上；和密封树脂，其密封基板以及半导体芯片，在基板，设有从基板的主面中的存在第一接合体的部分向基板的侧面，贯通基板的贯通孔，第一接合体的一部分被填充到贯通孔中的靠基板的主面侧的部分。
根据本发明的第一电子部件，在基板，设有从基板的主面中的存在第一接合体的部分向基板的侧面，贯通基板的贯通孔。由此，在通过第二接合体将电子部件安装于安装基板的安装时，即使存在第一接合体熔融膨胀的情况，由于第一接合体是在贯通孔内膨胀，因此不会出现以往那样第一接合体在密封状态下膨胀。因此，能够防止第一接合体无序地流出。
因此，即使在使用熔点和第二接合体的熔点相同的材料，或使用熔点比第二接合体的熔点低的材料作为第一接合体的材料的情况下，也能够防止第一接合体无序地流出，因此，能够使用回流法。
为了达成所述目的，本发明的第二电子部件是安装于安装基板的电子部件，其特征为具备：基板；半导体芯片，其通过第一接合体，被固定于基板上；和密封树脂，其密封基板以及半导体芯片，在基板，设有从基板的主面中的存在第一接合体的部分向基板的侧面，贯通基板的贯通孔，基板具备：下层基板；在下层基板之上形成的至少一个中间层基板；和在至少一个中间层基板中位于最上层的中间层基板上形成的上层基板，贯通孔具有：第一孔部；和一端与第一孔部连通的第二孔部，第一孔部贯通上层基板，第二孔部设于至少一个中间层基板中的任一个中间层基板，所述第二孔部的开口另一端设于任一个中间层基板的侧面。
根据本发明的第二电子部件，在基板，设有从基板的主面中的存在第一接合体的部分向基板的侧面，贯通基板的贯通孔。由此，在通过第二接合体将电子部件安装于安装基板的安装时，即使存在第一接合体熔融膨胀的情况，由于第一接合体是在贯通孔内膨胀，因此不会出现以往那样第一接合体在密封状态下膨胀。因此，能够防止第一接合体无序地流出。
因此，即使在使用熔点和第二接合体的熔点相同的材料，或使用熔点比第二接合体的熔点低的材料作为第一接合体的材料的情况下，也能够防止第一接合体无序地流出，因此，能够使用回流法。
在本发明的第二电子部件中，优选在基板上，还具备通过金属细线与半导体芯片电连接的电极衬垫，第二孔部设于基板中的位于电极衬垫之下的部分以外的部分。
在本发明的第二电子部件中，优选第一接合体的一部分被填充到第一孔部、或第一孔部以及第二孔部的一部分。
为了达成所述目的，本发明的第三电子部件是安装于安装基板的电子部件，其具备：引线架，其具有固定部、与固定部连接的引线部以及与固定部连接的散热部；半导体芯片，其通过第一接合体，被固定于固定部上；和密封树脂，其密封固定部、半导体芯片以及引线部的末端部分；在引线架的固定部以及散热部设有槽，槽从固定部中的存在第一接合体的部分向散热部延伸。
根据本发明的第三电子部件，在引线架的固定部以及散热部设有槽，槽从固定部中的存在第一接合体的部分向散热部延伸。由此，在通过第二接合体将电子部件安装于安装基板的安装时，即使存在第一接合体熔融膨胀的情况，由于第一接合体是在槽内膨胀，因此，不会出现以往那样第一接合体在密封状态下膨胀。因此，能够防止第一接合体无序地流出。
因此，即使在使用熔点和第二接合体的熔点相同的材料，或使用熔点比第二接合体的熔点低的材料作为第一接合体的材料的情况下，也能够防止第一接合体无序地流出，因此，能够使用回流法。
在本发明的第三电子部件中，优选在槽中，埋入有第一接合体的一部分。
在本发明的第三电子部件中，优选在引线架的散热部设有与槽连通的凹坑。
这样的话，即使在安装时，存在第一接合体熔融膨胀的情况，由于第一接合体是在槽以及凹坑内膨胀，因此，能够防止第一接合体无序地流出。特别是，即使在槽内不能完全容纳第一接合体的膨胀的情况下，也能使第一接合体不溢出到槽外而将第一接合体的膨胀容纳在凹坑内。
在本发明的第三电子部件中，优选凹坑的深度比槽的深度深。
在本发明的第三电子部件中，优选凹坑的宽度比槽的宽度宽。
在本发明的第一、第二、第三电子部件中，优选第一接合体的材料为无铅焊料。
在本发明的第一、第二、第三电子部件中，优选电子部件通过第二接合体被安装于安装基板，第一接合体的熔点和第二接合体的熔点相同，或比第二接合体的熔点低
在本发明的第一、第二、第三电子部件中，优选第二接合体的材料为无铅焊料。
发明效果
根据本发明的电子部件，即使在通过第二接合体将电子部件安装于安装基板的安装时，存在第一接合体熔融膨胀的情况，由于第一接合体是在贯通孔(第一实施方式)或槽(第二实施方式)内膨胀，因此，不会出现以往那样第一接合体在密封状态下膨胀的情况。因此，能够防止第一接合体无序地流出。
因此，即使在使用熔点和第二接合体的熔点相同的材料，或使用熔点比第二接合体的熔点低的材料作为第一接合体的材料的情况下，也能够防止第一接合体无序地流出，因此，能够使用回流法。
附图说明
图1是表示本发明的第一实施方式的电子部件的构成的立体图。
图2是表示本发明的第一实施方式的电子部件的构成的截面图，是图1所示的II-II线的截面图。
图3(a)以及(b)是表示本发明的第一实施方式的其它示例的电子部件的构成的截面图。
图4(a)以及(b)是表示本发明的第一实施方式的变形例1的电子部件的构成的截面图。
图5是表示本发明的第一实施方式的变形例2的电子部件的构成的截面图。
图6是表示本发明的第一实施方式的变形例3的电子部件的构成的截面图。
图7是表示本发明的第二实施方式的电子部件的构成的平面图。
图8是表示本发明的第二实施方式的电子部件的构成的截面图，是图7所示的VIII-VIII线的截面图。
图9是表示本发明的第二实施方式的变形例的电子部件的构成的平面图。
图10是表示本发明的第二实施方式的变形例的电子部件的构成的截面图，是图9所示的X-X线的截面图。
图11是表示本发明的第二实施方式的其它示例的电子部件的构成的截面图。
图12是表示本发明的第二实施方式的其它示例的电子部件的构成的截面图，是图11所示的XII-XII线的截面图。
图13是表示以往的电子部件的构成的平面图。
图14是表示以往的电子部件的构成的截面图，是图13所示的XIV-XIV线的截面图。
(符号的说明)
10、20、50 基板
10a、20a、50a 第一基板
10b、20b、50b 第二基板
10c、20c、50c 第三基板
20d、50d 第四基板
11、21、31、41、51 贯通孔
11a、21a、31a、41a、51a 第一孔部
11b、21b、31b、41bx、41by、51bx、51by 第二孔部
12 电极衬垫(pad)
13、13x、13y 第一接合体
14 半导体芯片
15 导线(金属细线)
16 密封树脂
60 引线架
60a 固定部
60b 引线部
60c 散热部
61 槽
61a 第一槽部
61b 第二槽部
62 第一接合体
63 半导体芯片
64 导线
65 密封树脂
70、80 凹坑
L 第二孔部的长度
Lx、Ly 填充长度
D61、D70、D80 深度
W61、W70、W80 宽度
具体实施方式
(第一实施方式)
下面，对于本发明的第一实施方式的电子部件，作为电子部件而举出使用高频放大器的情况的具体例，参照图1以及图2进行说明。图1是表示本发明的第一实施方式的电子部件的构成的立体图。图2是表示本发明的第一实施方式的电子部件的构成的截面图。具体地，图2是图1所示的II-II线的截面图。
如图1以及图2所示，通过第一接合体13将例如GaN系的半导体芯片14固定于例如陶瓷制的基板10之上。基板10是依次层叠了例如第一基板(下层基板)10a、第二基板(中间层基板)10b以及第三基板(上层基板)10c而成的层叠基板。作为第一接合体13的材料，例如优选使用SnCu焊料或SnAgCu焊料等无铅焊料。
如图1以及图2所示，通过例如铝(Al)制的导线(金属细线)15，电连接在基板10上形成的例如金属制的电极衬垫12和半导体芯片14。用例如树脂制的密封树脂16密封基板10、半导体芯片14以及导线15。
如图1以及图2所示，在基板10，设有从基板10的主面的存在第一接合体13的部分向基板10的侧面，贯通基板的贯通孔11。贯通孔11的开口端设于基板10的侧面。贯通孔11与电子部件的外部连通。
第一接合体13的一部分如图2所示，被填充到贯通孔11的靠基板10的主面侧部分。贯通孔11如上所述，由于与电子部件的外部连通，所以第一接合体13通过贯通孔11而暴露在外部空气中。另一方面，在贯通孔11的靠基板10的侧面一侧的部分，没有填充第一接合体13。
如图2所示，贯通孔11的截面形状，例如为L字形状。
贯通孔11具有第一孔部11a以及第二孔部11b。
第一孔部11a贯通第三基板10c以及第二基板10b，在与基板10的主面垂直的方向上延伸。
一端和第一孔部11a连通的第二孔部11b，设于第二基板10b，在与基板10的主面平行的方向上延伸。第二孔部11b的开口另一端设于基板10的侧面，具体地设于第二基板10b的侧面。
第二孔部11b如图1所示，设在位于基板10的电极衬垫12下的部分以外的部分。
第一接合体13的一部分如图2所示，填充在第一孔部11a中。另一方面，在第二孔部11b未填充第一接合体13。
通过第二接合体(图示省略)，将本实施方式的电子部件安装于安装基板(图示省略)。优选使用例如SnCu焊料或者SnAgCu焊料等的无铅焊料作为第二接合体的材料。作为安装基板，举出例如便携式电话基站用设备的印刷基板。
下面，对将本实施方式的电子部件安装于安装基板的方法进行说明。
使用回流法，通过第二接合体将本实施方式的电子部件安装于安装基板。
具体地，将本实施方式的电子部件载置于在安装基板涂敷的膏状焊料之上，进行峰值温度例如265℃、峰值温度时间例如5秒的加热。之后，进行冷却。
加热时，第一接合体13即使存在熔融膨胀的情况，第一接合体也是在贯通孔11内膨胀。之后，在冷却时，第一接合体凝固收缩。
根据本实施方式，在基板10中，设有从基板10的主面的存在第一接合体13的部分向基板10的侧面，贯通基板的贯通孔11。由此，在安装时，第一接合体即使存在熔融膨胀的情况，第一接合体也是在贯通孔11内膨胀，不存在如以往那样第一接合体在密封状态下膨胀的情况。因此，能够防止第一接合体向基板10和密封树脂16之间的空隙、以及/或者半导体芯片14和密封树脂16之间的空隙无序地流出。
因此，即使在使用熔点和第二接合体的熔点相同的材料、或熔点低于第二接合体的熔点的材料作为第一接合体13的材料的情况下，也能够防止第一接合体无序地流出，因此能够使用回流法。
另外，在本实施方式中，举出了将第一接合体13的一部分填充到第一孔部11a，另一方面，在第二孔部11b不填充第一接合体13的示例，但本发明并不限于此。
例如，也可以如图3(a)以及(b)所示那样，将第一接合体13x、13y的一部分不仅填充到第一孔部11a，也填充到第二孔部11b的一部分。第一，例如在图3的情况下，填充长度Lx为第二孔部11b的长度L的二分之一(Lx＝L×1/2)。第二，例如在图3(b)的情况下，填充长度Ly为第二孔部11b的长度L的四分之三(Ly＝L×3/4)。“填充长度Lx、Ly”是指第二孔部11b中的填充第一接合体13x、13y的部分的长度。另外，填充长度并不限定于图3(a)所示的填充长度Lx以及图3(b)所示的填充长度Ly。
另外，在本实施方式中，举出了基板10为层叠基板的情况的具体例，但本发明并不限于此。例如基板也可以是单层基板。
<第一实施方式的变形例1>
下面，对于本发明的第一实施方式的变形例1的电子部件，作为电子部件而举出使用高频放大器的情况的具体例，参照图4(a)以及(b)进行说明。图4(a)以及(b)是表示本发明的第一实施方式的变形例1的电子部件的构成的截面图。在图4(a)以及(b)中，对于与第一实施方式中的构成要素相同的构成要素，赋予与图1以及图2中符号相同的符号。因此，在本变形例1中，适当省略与第一实施方式相同的说明。
如图4(a)以及(b)所示，基板20是依次层叠了例如第一基板(下层基板)20a、第二基板(中间层基板)20b、第三基板(中间层基板)20c以及第四基板(上层基板)20d而成的层叠基板。换言之，基板20是在下层基板20a和上层基板20d之间例如插入2层的中间层基板20b、20c的层叠基板。
第一，例如在图4(a)的情况下，贯通孔21具有第一孔部21a以及第二孔部21b。第一孔部21a贯通第四基板20d以及第三基板20c。一端和第一孔部21a连通的第二孔部21b，设于第三基板20c。第二孔部21b的开口另一端设于第三基板20c的侧面。
第二，例如在图4(b)的情况下，贯通孔31具有第一孔部31a以及第二孔部31b。第一孔部31a贯通第四基板20d、第三基板20c以及第二基板20b。一端和第一孔部31a连通的第二孔部31b，设于第二基板20b。第二孔部31b的开口另一端设于第二基板20b的侧面。
从图4(a)以及(b)可知，第一孔部至少贯通上层基板，不贯通下层基板。
一端和第一孔部连通的第二孔部，设于多个中间层基板中的任一个中间层基板，第二孔部的开口另一端设于该任一个中间层基板的侧面。
根据本变形例1，能够获得和第一实施方式相同的效果。
<第一实施方式的变形例2>
下面，对于本发明的第一实施方式的实施例2的电子部件，作为电子部件而举出使用高频放大器的情况的具体例，参照图5进行说明。图5是表示本发明的第一实施方式的变形例2的电子部件的构成的截面图。在图5中，对于与第一实施方式中的构成要素相同的构成要素，赋予与图1以及图2中的符号相同的符号。因此，在本变形例2中，适当省略与第一实施方式相同的说明。
如图5所示，贯通孔41的截面形状例如呈倒T字形。如此，在第一实施方式中，虽然举出贯通孔11的截面形状为L字形状的情况的具体例进行了说明，但本发明并不限于此，也可以是倒T字形状。
贯通孔41具有第一孔部41a、第二孔部41bx以及第二孔部41by。第一孔部41a贯通第三基板10c以及第二基板10b。一端和第一孔部41a连通的第二孔部41bx设于第二基板10b。第二孔部41bx的开口另一端设于第二基板10b的侧面。同样地，一端和第一孔部41a连通的第二孔部41by设于第二基板10b。第二孔部41by的开口另一端设于第二基板10b的侧面。
如此，在第一实施方式中，如图1所示，虽然举出第二孔部11b的个数为1个的情况的具体例进行说明，但本发明并不限于此。例如，如图5所示，第二孔部41bx、41by的个数也可以为2个。即，一端和第一孔部11a连通、开口另一端设于基板10的侧面的第二孔部的个数只要是至少1个以上即可。
根据本变形例2，能够获得和第一实施方式相同的效果。
<第一实施方式的变形例3>
下面，对于本发明的第一实施方式的实施例3的电子部件，作为电子部件而举出使用高频放大器的情况的具体例，参照图6进行说明。图6是表示本发明的第一实施方式的变形例3的电子部件的构成的截面图。在图6中，对于与第一实施方式中的构成要素相同的构成要素，赋予与图1以及图2中的符号相同的符号。因此，在本变形例3中，适当省略与第一实施方式相同的说明。
如图6所示，基板50是依次层叠了例如第一基板(下层基板)50a、第二基板(中间层基板)50b、第三基板(中间层基板)50c以及第四基板(上层基板)50d而成的层叠基板。
如图6所示，贯通孔51的截面形状例如为十字形状。如此，在第一实施方式中，虽然举出贯通孔11的截面形状为L字形状的情况的具体例进行了说明，但本发明并不限于此，也可以是十字形状。
贯通孔51具有第一孔部51a、第二孔部51bx以及第二孔部51by。第一孔部51a贯通第四基板50d、第三基板50c以及第二基板50b。一端和第一孔部51a连通的第二孔部51bx设于第三基板50c。第二孔部51bx的开口另一端设于第三基板50c的侧面。同样地，一端和第一孔部51a连通的第二孔部51by设于第三基板50c。第二孔部51by的开口另一端设于第三基板50c的侧面。
如此，在第一实施方式中，举出了第二孔部11b的一端和第一孔部11a的下端部连通的情况的具体例来进行说明，但本发明并不限于此。例如，如图6所示，也可以是第二孔部51bx、51by的一端和第一孔部51a的中央部连通。
根据本变形例3，能够获得和第一实施方式相同的效果。
另外，在本实施方式3中，举出了第二孔部51bx和第二孔部51by设于相同的中间层基板(即第三基板50c)的情况的具体例进行了说明，但本发明并不限于此。例如，也可以将第二孔部51bx设于第三基板(中间层基板)50c，另一方面，将第二孔部51by设于第二基板(中间层基板)50b。即，将第二孔部51bx和第二孔部51by设于不同的中间层基板。
(第二实施方式)
下面，对于本发明的第二实施方式的电子部件，举出使用了封装规格例如为TO220的高输出用晶体管作为电子部件的情况的具体例，参照图7以及图8进行说明。图7是表示本发明的第二实施方式的电子部件的构成的平面图。图8是表示本发明的第二实施方式的电子部件的构成的截面图。具体地，图8是图7所示的VIII-VIII线的截面图。
如图7以及图8所示，例如金属制的引线架60具有固定部60a、和固定部60a连接的引线部60b以及和固定部60a连接的散热部60c。
如图7以及图8所示，通过第一接合体62将在背面形成有金属膜(图示省略)的半导体芯片63固定于引线架60的固定部60a上。优选使用例如SnCu焊料或SnAgCu焊料等的无铅焊料作为第一接合体62的材料。
如图7以及图8所示，通过例如金属制的导线64电连接引线部60b和半导体芯片63。通过例如树脂制的密封树脂65来密封固定部60a、半导体芯片63、导线64以及引线部60b的末端部分。在此，“引线部60b的末端部分”是指引线部60b的存在导线64的部分。
如图7以及图8所示，在引线架60的固定部60a以及散热部60c设有槽61。槽61从固定部a的存在第一接合体62的部分向散热部60c延伸。槽61具有设于固定部60a的第一槽部61a和设于散热部60c且与第一槽部61a连通的第二槽部61b。
第一接合体62的一部分如图8所示，被埋入槽61。第一接合体62的埋入了第二槽部61b的部分不被密封树脂65覆盖而露出。
引线部60b的末端部分以外的部分不被密封树脂65覆盖而露出。散热部60c不被密封树脂65覆盖而露出。
动作时，散热部60c经由第一接合体62将自身传播的半导体芯片63的热向外部放出。
通过第二接合体(图示省略)将引线部60b的前端部分以及散热部60c固定于安装基板(图示省略)上。如此，通过第二接合体将本实施方式的电子部件安装于安装基板。优选使用例如SnCu焊料或SnAgCu焊料等的无铅焊料作为第二接合体的材料。
下面，对于将本实施方式的电子部件安装于安装基板的方法进行说明。
使用回流法，通过第二接合体将本实施方式的电子部件安装于安装基板。
具体地，将本实施方式的电子部件载置于在安装基板涂敷的焊料膏之上，进行加热。之后，进行冷却。
加热时，即使第一接合体62存在熔融膨胀的情况，第一接合体也主要在槽61(特别是第二槽部61b)内膨胀。之后，在冷却时，第一接合体凝固收缩。
根据本实施方式，在引线架60的固定部60a以及散热部60c设有槽61，槽61从固定部60a的存在第一接合体62的部分向散热部60c延伸。由此，安装时，即使第一接合体62存在熔融膨胀的情况，第一接合体也主要在槽61(特别是第二槽部61b)内膨胀，因此，不存在像以往那样第一接合体在密封状态下膨胀。因此，能够防止第一接合体向固定部60a和密封树脂65之间的空隙、以及/或者半导体芯片63和密封树脂65之间的空隙无序地流出。
因此，即使在使用熔点和第二接合体的熔点相同的材料、或熔点低于第二接合体的熔点的材料作为第一接合体62的材料的情况下，也能防止第一接合体无序地流出，因此能够使用回流法。
<第二实施方式的变形例>
下面，对于本发明的第二实施方式的变形例的电子部件，举出使用了封装规格例如为TO220的高输出用晶体管作为电子部件的情况的具体例，参照图9以及图10进行说明。图9是表示本发明的第二实施方式的变形例的电子部件的构成的平面图。图10是表示本发明的第二实施方式的变形例的电子部件的构成的截面图。具体地，图10是图9所示的X-X线的截面图。在图9～图10中，对于和第二实施方式的构成要素相同的构成要素，赋予和图7～图8中的符号相同的符号。因此，在本变形例中，适当地省略和第二实施方式相同的说明。
本变形例和第二实施方式的构成上的不同点为如下所示的点。
第二实施方式中，如图8所示，在引线架60的固定部60a以及散热部60c中，设有槽61。
而在本变形例中，如图10所示，除了槽61外，设有凹坑70。凹坑70设于引线架60的散热部60c，与槽61连通。
凹坑70的深度D70比槽61的深度D61深。凹坑70的宽度W70比槽61的宽度W61宽。“凹坑70的深度D70”是指从散热部60c的表面到截面形状为三角形的凹坑70的最下点(即顶点)为止的深度。“凹坑70的宽度W70”是指平面形状为长方形的凹坑70的和槽61相接一侧的边(即左边)的宽度。
下面，对于将本变形例的电子部件安装于安装基板的方法进行说明。
使用回流法，通过第二接合体将本变形例的电子部件安装于安装基板。
具体地，将本变形例的电子部件载置于在安装基板涂敷的焊料膏之上，进行加热，之后进行冷却。
加热时，即使第一接合体62存在熔融膨胀的情况，第一接合体也主要在槽61(特别是第二槽部61b)内以及凹坑70内膨胀。之后，冷却时，第一接合体凝固收缩。
根据本变形例，在安装时，即使第一接合体62存在熔融膨胀的情况，第一接合体也是在槽61(特别是第二槽部61b)以及凹坑70内膨胀，因此，能够防止第一接合体无序地流出。
特别是在第二实施方式中，由于半导体芯片63的尺寸较大等的理由，若第一接合体62的量较多，则担心不能在槽61内完全容纳第一接合体的膨胀而导致第一接合体向槽61外溢出。但是，在本变形例中，即使不能在槽61内完全容纳第一接合体的膨胀，也不会出现第一接合体向槽61外溢出的情况，能够在凹坑70内容纳第一接合体的膨胀。
另外，在本变形例中，虽然举出了如图9所示的凹坑70的平面形状为长方形，如图10所示的凹坑70的截面形状为三角形的情况的具体例进行说明，但本发明并不限于此。
例如，也可以是如图11所示那样，凹坑80的平面形状为梯形，如图12所示，凹坑80的截面形状为长方形。凹坑80的深度D80比槽61的深度D61深。凹坑80的宽度W80比槽61的宽度E61宽。“凹坑80的深度D80”是指从散热部60c的表面到截面形状为长方形的凹坑80的下表面为止的深度。“凹坑80的宽度W80”是指与平面形状为梯形的凹坑80的与槽61相接一侧的边(即上底)的宽度。另外，凹坑的截面形状不限于图10所示的三角形以及图12所示的长方形，也可以是例如半圆形或半椭圆形等。另外，凹坑的平面形状不限于图9所示的长方形以及图11所示的梯形，例如也可以是圆形或椭圆形等。
另外，在第一实施方式以及其变形例1、2、3中，举出了使用高频放大器作为电子部件，在第二实施方式以及其变形例中，举出了使用高输出用晶体管作为电子部件的具体例进行了说明，但本发明并不限于此。例如，也可以使用二极管、集成电路、发光元件、滤波器或电感器等作为电子部件。
也就是说，只要是将电子部件固定于安装基板上的第二接合体的熔点和构成电子部件的第一接合体的熔点相同，或比第一接合体的熔点高、且安装时第一接合体暂且熔融那样的情况，能够通过应用本发明来解决现有的问题(换言之，实现本发明的目的)。
另外，虽然在第一实施方式以及其变形例1、2、3中，举出了第一接合体13的填充于贯通孔11、21、31、41、51内的部分的材料和形成于基板10的表面(主面)的部分的材料相互相同的情况的具体例进行了说明，但本发明并不限于此，也可以彼此不同。同时，虽然在第二实施方式以及其变形例中，举出了第一接合体62的、埋入槽61中的部分的材料和形成于固定部60a表面的部分材料相互相同的情况的具体例进行了说明，但本发明并不限于此，也可以彼此不同。
GaN以及SiC等的新材料系列的电子部件作为利于环境的良好的电子部件受到期待。这些电子部件和以往的Si以及GaAs等的材料系列的半导体部件相比，能够高效地或在高温下动作。
为了将GaN以及SiC等的材料系列的电子部件在例如200～250℃下进行动作，期望使用具有250℃以上的熔点的材料来作为构成电子部件的第一接合体的材料。另外，期望使用具有比第一接合体的熔点(250℃以上)更高的熔点的材料来作为将电子部件固定于安装基板上的第二接合体的材料。
但是，如已经叙述的那样，具有240～300℃的熔点的实用的无铅焊料尚未找到，熔点为250℃以上且熔点相互不同的材料也很难同时找到。因此，若能够使用熔点相互相同的材料来作为第一、第二接合体的材料，则不需要找到2种熔点为250℃以上的材料，因此能使新的材料的开发变得容易。
在本发明中，即使使用熔点相互相同的材料来作为第一、第二接合体的材料，也能在安装时防止第一接合体无序地流出。因此，通过应用本发明，能够使新材料的开发变得容易。
产业上的可利用性
本发明对于在使用回流法通过第二接合体将电子部件安装于安装基板的安装时，能够防止第一接合体无序地流出地安装于安装基板的电子部件是有用的。

Claims (12)

1.一种电子部件，被安装于安装基板，具备：
基板；
半导体芯片，其通过第一接合体，被固定于所述基板上；和
密封树脂，其密封所述基板以及所述半导体芯片，
在所述基板，设有从所述基板的主面中的存在所述第一接合体的部分向所述基板的侧面，贯通所述基板的贯通孔，
所述第一接合体的一部分被填充到所述贯通孔中的靠所述基板的主面侧的部分。
2.一种电子部件，被安装于安装基板，具备：
基板；
半导体芯片，其通过第一接合体，被固定于所述基板上；和
密封树脂，其密封所述基板以及所述半导体芯片，
在所述基板，设有从所述基板的主面中的存在所述第一接合体的部分向所述基板的侧面，贯通所述基板的贯通孔，
所述基板具备：下层基板；在所述下层基板之上形成的至少一个中间层基板；和在所述至少一个中间层基板中位于最上层的中间层基板上形成的上层基板，
所述贯通孔具有：第一孔部；和一端与所述第一孔部连通的第二孔部，
所述第一孔部贯通所述上层基板，
所述第二孔部设于所述至少一个中间层基板中的任一个中间层基板，所述第二孔部的开口另一端设于所述任一个中间层基板的侧面。
3.根据权利要求2所述的电子部件，其特征在于，
在所述基板上，还具备通过金属细线与所述半导体芯片电连接的电极衬垫，
所述第二孔部设于所述基板中的位于所述电极衬垫之下的部分以外的部分。
4.根据权利要求2或3所述的电子部件，其特征在于，
所述第一接合体的一部分被填充到所述第一孔部、或所述第一孔部以及所述第二孔部的一部分。
5.一种电子部件，被安装于安装基板，具备：
引线架，其具有固定部、与所述固定部连接的引线部以及与所述固定部连接的散热部；
半导体芯片，其通过第一接合体，被固定于所述固定部上；和
密封树脂，其密封所述固定部、所述半导体芯片以及所述引线部的末端部分；
在所述引线架的所述固定部以及所述散热部设有槽，
所述槽从所述固定部中的存在所述第一接合体的部分向所述散热部延伸。
6.根据权利要求5所述的电子部件，其特征在于，
在所述槽中，埋入有所述第一接合体的一部分。
7.根据权利要求5或6所述的电子部件，其特征在于，
在所述引线架的所述散热部设有与所述槽连通的凹坑。
8.根据权利要求7所述的电子部件，其特征在于，
所述凹坑的深度比所述槽的深度深。
9.根据权利要求7所述的电子部件，其特征在于，
所述凹坑的宽度比所述槽的宽度宽。
10.根据权利要求1～9中任一项所述的电子部件，其特征在于，
所述第一接合体的材料为无铅焊料。
11.根据权利要求1～10中任一项所述的电子部件，其特征在于，
所述电子部件通过第二接合体被安装于所述安装基板，
所述第一接合体的熔点和所述第二接合体的熔点相同，或比所述第二接合体的熔点低。
12.根据权利要求11所述的电子部件，其特征在于，
所述第二接合体的材料为无铅焊料。
CN2011100430970A 2010-02-24 2011-02-21 电子部件 Pending CN102194787A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010039014 2010-02-24
JP2010-039014 2010-02-24
JP2010-281320 2010-12-17
JP2010281320A JP2011199261A (ja) 2010-02-24 2010-12-17 電子部品

Publications (1)

Publication Number Publication Date
CN102194787A true CN102194787A (zh) 2011-09-21

Family

ID=44476326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100430970A Pending CN102194787A (zh) 2010-02-24 2011-02-21 电子部件

Country Status (3)

Country Link
US (1) US8867227B2 (zh)
JP (1) JP2011199261A (zh)
CN (1) CN102194787A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425394A (zh) * 2013-08-29 2015-03-18 财团法人工业技术研究院 基板、其制造方法及其应用
CN104681528A (zh) * 2013-10-28 2015-06-03 德克萨斯仪器股份有限公司 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备
WO2021097735A1 (zh) * 2019-11-21 2021-05-27 重庆康佳光电技术研究院有限公司 一种Micro-LED电路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM442668U (en) * 2012-07-25 2012-12-01 Nisho Image Tech Inc Reduction of excessive glue circuit board and circuit structure
JP6713334B2 (ja) * 2016-04-21 2020-06-24 スタンレー電気株式会社 基板構造

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236661A (ja) * 1995-02-28 1996-09-13 Nec Corp モールド型半導体装置
US5769989A (en) * 1995-09-19 1998-06-23 International Business Machines Corporation Method and system for reworkable direct chip attach (DCA) structure with thermal enhancement
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165754A (ja) 1984-09-05 1986-04-04 Hitachi Seiko Ltd 内面切削装置
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
DE10126655A1 (de) * 2001-06-01 2002-12-05 Endress & Hauser Gmbh & Co Kg Leiterplatte mit mindestens einem elektronischen Bauteil
JP2003046034A (ja) * 2001-07-31 2003-02-14 Nec Kagobutsu Device Kk 樹脂封止型半導体装置
US7923827B2 (en) * 2005-07-28 2011-04-12 Infineon Technologies Ag Semiconductor module for a switched-mode power supply and method for its assembly
KR100711966B1 (ko) * 2005-10-07 2007-05-02 삼성전기주식회사 패키지 기판, 반도체 패키지 및 반도체 패키지 제작방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236661A (ja) * 1995-02-28 1996-09-13 Nec Corp モールド型半導体装置
US5769989A (en) * 1995-09-19 1998-06-23 International Business Machines Corporation Method and system for reworkable direct chip attach (DCA) structure with thermal enhancement
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425394A (zh) * 2013-08-29 2015-03-18 财团法人工业技术研究院 基板、其制造方法及其应用
CN104425394B (zh) * 2013-08-29 2018-01-12 财团法人工业技术研究院 基板、其制造方法及其应用
CN104681528A (zh) * 2013-10-28 2015-06-03 德克萨斯仪器股份有限公司 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备
CN104681528B (zh) * 2013-10-28 2019-08-23 德克萨斯仪器股份有限公司 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备
WO2021097735A1 (zh) * 2019-11-21 2021-05-27 重庆康佳光电技术研究院有限公司 一种Micro-LED电路板

Also Published As

Publication number Publication date
US20110205719A1 (en) 2011-08-25
US8867227B2 (en) 2014-10-21
JP2011199261A (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
US7834442B2 (en) Electronic package method and structure with cure-melt hierarchy
US6268239B1 (en) Semiconductor chip cooling structure and manufacturing method thereof
US20090116197A1 (en) Method for power semiconductor module fabrication, its apparatus, power semiconductor module and its junction method
US20080293188A1 (en) Reactive solder material
CN102693963A (zh) 半导体器件及其制造方法
US20110042784A1 (en) Mechanical Barrier Element for Improved Thermal Reliability of Electronic Components
CN102194787A (zh) 电子部件
CN104993040A (zh) 一种倒装焊接芯片及其焊接方法
US10672690B2 (en) Method for manufacturing an electronic assembly
KR101574135B1 (ko) 칩 실장 방법 및 칩 패키지
CN102593020B (zh) 制造半导体设备的方法、半导体设备以及使用该半导体设备的点火器
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
EP1959493B1 (en) Process for producing electronic part, process for producing heat conducting member, and method of mounting heat conducting member for electronic part
US20200185310A1 (en) Dual side cooling power module and manufacturing method of the same
WO2017163593A1 (ja) 半導体モジュールおよびその製造方法
KR101475978B1 (ko) 광전 소자를 포함하는 장치
JP5174876B2 (ja) 発光ダイオードパッケージを製造する方法
CN114556534A (zh) 半导体装置及半导体装置的制造方法
CN208806250U (zh) 一种半导体封装密封结构
TW201003864A (en) Chip package structure
CN202307862U (zh) 电子元件及其散热系统
CN101818888A (zh) 散热块与发光装置
KR101522459B1 (ko) 발광소자패키지와 인쇄회로기판의 접합부 방열특성 개선 방법
JP2001085581A (ja) 半導体モジュール用基板及びその製造方法
TW202205693A (zh) 具有雙面膠體的發光二極體封裝結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110921