JP2011199261A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2011199261A
JP2011199261A JP2010281320A JP2010281320A JP2011199261A JP 2011199261 A JP2011199261 A JP 2011199261A JP 2010281320 A JP2010281320 A JP 2010281320A JP 2010281320 A JP2010281320 A JP 2010281320A JP 2011199261 A JP2011199261 A JP 2011199261A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
hole
component according
joined body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010281320A
Other languages
English (en)
Inventor
Koji Watanabe
厚司 渡邉
Seiji Fujiwara
誠司 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010281320A priority Critical patent/JP2011199261A/ja
Priority to CN2011100430970A priority patent/CN102194787A/zh
Priority to US13/033,218 priority patent/US8867227B2/en
Publication of JP2011199261A publication Critical patent/JP2011199261A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】リフロー法を用いて、第２の接合体により電子部品を実装基板に実装する実装時に、第１の接合体が、無秩序に流れ出すことを防止する。
【解決手段】電子部品は、固定部６０ａ、固定部６０ａと接続するリード部６０ｂ、及び固定部６０ａと接続する放熱部６０ｃを有するリードフレーム６０と、第１の接合体６２により、固定部６０ａの上に固定された半導体チップ６３と、固定部６０ａ、半導体チップ６３、及びリード部６０ｂの末端部分を封止する封止樹脂６５とを備えている。リードフレーム６０における固定部６０ａ及び放熱部６０ｃには、溝６１が設けられている。溝６１は、固定部６０ａにおける第１の接合体６２が存在する部分から、放熱部６０ｃに向かって延びている。
【選択図】図７

Description

本発明は、電子部品に関し、特に、電子機器の実装基板に実装される電子部品に関する。
近年、電子機器分野では、環境に配慮するものづくりが重要視されている。
例えば、鉛及びカドミウム等の有害物質を含まないリサイクル可能な材料を用いることで、材料の再利用率を高める取り組みがあり、ＲｏＨＳ指令・ＥＬＶ指令により、このような取り組みが推進されている。
従来の鉛はんだの代替として、鉛を含有しない無鉛はんだが開発され、鉛はんだの代わりに、無鉛はんだを用いることが進められている。
また、半導体分野では、ＧａＮ及びＳｉＣ等の新しい材料系の半導体部品が、従来に比べて高効率又は高温度で動作することができるため、ＧａＮ及びＳｉＣ等の材料系の半導体部品に関する技術の開発が、省エネルギー化につながる技術として期待されている。
米国特許出願公開第2009/0001535明細書（US 2009/0001535 A1）
以下に、従来の電子部品について、電子部品として、パッケージ仕様がＴＯ２２０の高出力用トランジスタを用いた場合を具体例に挙げて、図１３及び図１４を参照しながら説明する。図１３は、従来の電子部品の構成を示す平面図である。図１４は、従来の電子部品の構成を示す断面図である。具体的には、図１４は、図１３に示すXIV-XIV線における断面図である。なお、図１３において、簡略的に図示する為に、封止樹脂の図示を省略する。図１３に示す「CS」とは、Common Sourceの略であり、「GND」とは、Groundであり、「VCC」とは、電源であり、「FB」とは、Feedbackの略であり、「Soft S」とは、softstartの略である。
リードフレーム１００は、固定部（チップマウント部）１００ａと、固定部１００ａと接続するリード部１００ｂと、固定部１００ａと接続する放熱部（ヒートシンク部）１００ｃとを有している。
無鉛はんだからなる第１の接合体１０１により、リードフレーム１００における固定部１００ａ上に、半導体チップ１０２が固定されている。
金属製のワイヤ１０３により、リード部１００ｂと半導体チップ１０２とが電気的に接続されている。封止樹脂１０４により、固定部１００ａ、半導体チップ１０２、ワイヤ１０３、リード部１００ｂの末端部分及び放熱部１００ｃが封止されている。
リード部１００ｂにおける末端部分以外の部分は、封止樹脂１０４で覆われずに露出されている。
放熱部１００ｃは、動作時に、第１の接合体１０１を介して自身に伝播した半導体チップ１０２の熱を、外部に放熱する。
窪み１０５は、従来の電子部品の製造時に用いる固定ピンの痕跡であり、窪み１０５には、充填材料１０６が充填されている。
無鉛はんだからなる第２の接合体（図示省略）により、リード部１００ｂにおける先端部分は、実装基板（図示省略）の上に固定される。このように、第２の接合体により、従来の電子部品は、実装基板に実装される。
以下に、従来の電子部品を、実装基板に実装する実装方法について、説明する。
ここで、一般に、はんだにより、実装基板に部品を実装する実装方法としては、ポイント加熱法、フロー法及びリフロー法が挙げられる。「ポイント加熱法」とは、部品におけるはんだ付け部分を加熱する方法である。「フロー法」とは、溶融したはんだが入れられた槽に、実装基板と共に、部品におけるはんだ付け部分を浸漬する方法である。「リフロー法」とは、実装基板の上にペースト状のはんだを介して載置された部品を、リフロー炉（高温炉）に通す方法である。
第２の接合体により、従来の電子部品を実装基板に実装する実装方法として、ポイント加熱法又はフロー法を用いた場合、主に、電子部品におけるはんだ付け部分（言い換えれば、リード部１００ｂの先端部分）が、第２の接合体の融点以上の温度で加熱される。このとき、電子部品におけるはんだ付け部分以外の部分（例えば、第１の接合体１０１）は直接加熱されないので、リード部１００ｂからの熱の伝播によって第１の接合体１０１の温度が、その融点以上の温度に到達することを防止することが可能である。このため、第１の接合体１０１の融点が、第２の接合体の融点と同じ、又は第２の接合体の融点よりも低い場合であっても、第１の接合体１０１が溶融することを防止することが可能である。
具体的には、第１に、第１の接合体１０１の融点が、第２の接合体の融点と同じ場合の例として、例えば、第１，第２の接合体の材料としてＳｎＣｕはんだを用いた場合、第１の接合体の温度が、その融点（２２９℃）以上の温度に到達することを防止することが可能である。第２に、第１の接合体１０１の融点が、第２の接合体の融点よりも低い場合の例として、例えば、第１の接合体の材料としてＳｎＡｇＣｕはんだを用い、第２の接合体の材料としてＳｎＣｕはんだを用いた場合、第１の接合体の温度が、その融点（２１９℃）以上の温度に到達することを防止することが可能である。
一方、第２の接合体により、従来の電子部品を実装基板に実装する実装方法として、リフロー法を用いた場合、実装基板及び電子部品の全体が、第２の接合体の融点以上の温度で加熱されるため、第１の接合体１０１が、第２の接合体の融点以上の温度で加熱される。このため、第１の接合体１０１の融点が、第２の接合体の融点と同じ、又は第２の接合体の融点よりも低い場合、第１の接合体１０１が、その融点以上の温度で加熱されるため、第１の接合体１０１が溶融することを防止することができない。
第１の接合体１０１が、その融点以上の温度で加熱されると、第１の接合体１０１は、固定部１００ａと半導体チップ１０２との間に挟まれ且つ周囲が封止樹脂１０４で覆われた密封状態で、溶融して膨張するため、固定部１００ａと封止樹脂１０４との隙間Ｓ100a、及び／又は半導体チップ１０２と封止樹脂１０４との隙間Ｓ102に、第１の接合体が無秩序に流れ出す。なお、第１の接合体１０１は、図１４に示すように、下面が、固定部１００ａと接し、上面が、半導体チップ１０２と接し、側面が、封止樹脂１０４と接しており、第１の接合体１０１は、固定部１００ａ、半導体チップ１０２及び封止樹脂１０４により、密封されている。
従って、第１の接合体１０１の材料として、融点が第２の接合体の融点と同じ材料、又は融点が第２の接合体の融点よりも低い材料を用いた場合、リフロー法を用いることができないという問題がある。
ここで、パッケージ仕様がＴＯ２２０の高出力用トランジスタの場合、次のような特長がある。特に、従来の電子部品のように放熱部１００ｃを封止樹脂１０４で覆うのではなく、例えば本発明に係る電子部品（後述の図８参照）のように放熱部（図８：６０ｃ参照）を封止樹脂（図８：６５参照）で覆わずに露出させた場合、放熱部を実装基板に固定することで、放熱部により、動作時に発生する半導体チップの熱を放熱することができる。この特長を活かすには、リフロー法を用いることが好ましい。
しかしながら、上述の通り、第１の接合体１０１の材料として、融点が第２の接合体の融点と同じ材料、又は融点が第２の接合体の融点よりも低い材料を用いた場合、リフロー法を用いることができない。このため、上記の特長を活かすために、例えば、ネジで放熱部を実装基板に固定する方法等を用いる。
ところで、このような問題に対して、第１の接合体１０１の材料として、融点が第２の接合体の融点よりも高い材料を用いれば、リフロー法を用いることが可能になる。このような材料として、金錫（ＡｕＳｎ）系はんだ及び亜鉛アルミニウム（ＺｎＡｌ）系はんだが考えられる。しかしながら、ＡｕＳｎ系はんだは、ＳｎＣｕ系はんだに比べて高価であるという短所がある。また、ＺｎＡｌ系はんだは、その融点が３００℃を超えるので、既存のリフロー炉（３００℃以下の温度に設定されるリフロー炉）を使用することができないという短所がある。
このように、２４０〜３００℃の融点を持つ実用的な無鉛はんだが未だ見つかっていないため、ＳｎＡｇＣｕ及びＳｎＣｕ等の２１０〜２４０℃の融点を持つ無鉛はんだ以外は、殆ど使用されていない。
なお、以上の説明では、電子部品として、高出力用トランジスタを用いた場合を具体例に挙げて説明したが、高出力用トランジスタの代わりに、例えば高周波増幅器を用いた場合も、高出力用トランジスタと同様の不具合がある。即ち、第２の接合体により電子部品（即ち、高周波増幅器）を実装基板に実装する実装時に、半導体チップを基板の上に固定する第１の接合体が、溶融して膨張した場合、基板と封止樹脂との隙間、及び／又は半導体チップと封止樹脂との隙間に、第１の接合体が無秩序に流れ出すという不具合がある。
前記に鑑み、本発明の目的は、リフロー法を用いて、第２の接合体により電子部品を実装基板に実装する実装時に、第１の接合体が、無秩序に流れ出すことを防止することである。
前記の目的を達成するため、本発明に係る第１の電子部品は、実装基板に実装される電子部品であって、基板と、第１の接合体により、基板の上に固定された半導体チップと、基板及び半導体チップを封止する封止樹脂とを備え、基板には、基板の主面における第１の接合体が存在する部分から基板の側面に向かって、基板を貫通する貫通孔が設けられており、第１の接合体の一部が、貫通孔における基板の主面側の部分に充填されていることを特徴とする。
本発明に係る第１の電子部品によると、基板には、基板の主面における第１の接合体が存在する部分から基板の側面に向かって、基板を貫通する貫通孔が設けられている。これにより、第２の接合体により電子部品を実装基板に実装する実装時に、第１の接合体が、溶融して膨張することがあっても、第１の接合体は、貫通孔内で膨張するため、従来のように密封状態で第１の接合体が膨張することはない。このため、第１の接合体が無秩序に流れ出すことを防止することができる。
このため、第１の接合体の材料として、融点が第２の接合体の融点と同じ材料、又は融点が第２の接合体の融点よりも低い材料を用いた場合であっても、第１の接合体が無秩序に流れ出すことを防止することができるため、リフロー法を用いることができる。
前記の目的を達成するため、本発明に係る第２の電子部品は、実装基板に実装される電子部品であって、基板と、第１の接合体により、基板の上に固定された半導体チップと、基板及び半導体チップを封止する封止樹脂とを備え、基板には、基板の主面における第１の接合体が存在する部分から基板の側面に向かって、基板を貫通する貫通孔が設けられており、基板は、下層基板と、下層基板の上に形成された少なくとも一つの中間層基板と、少なくとも一つの中間層基板のうち最上層に位置する中間層基板の上に形成された上層基板とを有し、貫通孔は、第１の孔部と、一端が第１の孔部と連通する第２の孔部とを有し、第１の孔部は、上層基板を貫通し、第２の孔部は、少なくとも一つの中間層基板のうちいずれか一つの中間層基板に設けられ、開口他端が、いずれか一つの中間層基板の側面に設けられていることを特徴とする。
本発明に係る第２の電子部品によると、基板には、基板の主面における第１の接合体が存在する部分から基板の側面に向かって、基板を貫通する貫通孔が設けられている。これにより、第２の接合体により電子部品を実装基板に実装する実装時に、第１の接合体が、溶融して膨張することがあっても、第１の接合体は、貫通孔内で膨張するため、従来のように密封状態で第１の接合体が膨張することはない。このため、第１の接合体が無秩序に流れ出すことを防止することができる。
このため、第１の接合体の材料として、融点が第２の接合体の融点と同じ材料、又は融点が第２の接合体の融点よりも低い材料を用いた場合であっても、第１の接合体が無秩序に流れ出すことを防止することができるため、リフロー法を用いることができる。
本発明に係る第２の電子部品において、基板の上に、金属細線により半導体チップと電気的に接続される電極パッドをさらに備え、第２の孔部は、基板における電極パッドの下に位置する部分以外の部分に設けられていることが好ましい。
本発明に係る第２の電子部品において、第１の接合体の一部は、第１の孔部、又は第１の孔部及び第２の孔部の一部に充填されていることが好ましい。
前記の目的を達成するため、本発明に係る第３の電子部品は、実装基板に実装される電子部品であって、固定部、固定部と接続するリード部、及び固定部と接続する放熱部を有するリードフレームと、第１の接合体により、固定部の上に固定された半導体チップと、固定部、半導体チップ、及びリード部の末端部分を封止する封止樹脂とを備え、リードフレームにおける固定部及び放熱部には、溝が設けられ、溝は、固定部における第１の接合体が存在する部分から、放熱部に向かって延びていることを特徴とする。
本発明に係る第３の電子部品によると、リードフレームにおける固定部及び放熱部には、溝が設けられ、溝は、固定部における第１の接合体が存在する部分から、放熱部に向かって延びている。これにより、第２の接合体により電子部品を実装基板に実装する実装時に、第１の接合体が、溶融して膨張することがあっても、第１の接合体は、溝内で膨張するため、従来のように密封状態で第１の接合体が膨張することはない。このため、第１の接合体が無秩序に流れ出すことを防止することができる。
このため、第１の接合体の材料として、融点が第２の接合体の融点と同じ材料、又は融点が第２の接合体の融点よりも低い材料を用いた場合であっても、第１の接合体が無秩序に流れ出すことを防止することができるため、リフロー法を用いることができる。
本発明に係る第３の電子部品において、溝には、第１の接合体の一部が埋め込まれていることが好ましい。
本発明に係る第３の電子部品において、リードフレームにおける放熱部には、溝と連通する窪みが設けられていることが好ましい。
このようにすると、実装時に、第１の接合体が、溶融して膨張することがあっても、第１の接合体は、溝及び窪み内で膨張するため、第１の接合体が無秩序に流れ出すことを防止することができる。特に、溝内で第１の接合体の膨張が収まり切らないことがあっても、第１の接合体を溝外に溢れ出させずに、窪み内で第１の接合体の膨張を収まらせることができる。
本発明に係る第３の電子部品において、窪みの深さは、溝の深さよりも深いことが好ましい。
本発明に係る第３の電子部品において、窪みの幅は、溝の幅よりも広いことが好ましい。
本発明に係る第１、第２又は第３の電子部品において、第１の接合体の材料は、無鉛はんだであることが好ましい。
本発明に係る第１、第２又は第３の電子部品において、電子部品は、第２の接合体により、実装基板に実装され、第１の接合体の融点は、第２の接合体の融点と同じ、又は第２の接合体の融点よりも低いことが好ましい。
本発明に係る第１、第２又は第３の電子部品において、第２の接合体の材料は、無鉛はんだであることが好ましい。
本発明に係る電子部品によると、第２の接合体により電子部品を実装基板に実装する実装時に、第１の接合体が、溶融して膨張することがあっても、第１の接合体は、貫通孔（第１の実施形態）又は溝（第２の実施形態）内で膨張するため、従来のように密封状態で第１の接合体が膨張することはない。このため、第１の接合体が無秩序に流れ出すことを防止することができる。
このため、第１の接合体の材料として、融点が第２の接合体の融点と同じ材料、又は融点が第２の接合体の融点よりも低い材料を用いた場合であっても、第１の接合体が無秩序に流れ出すことを防止することができるため、リフロー法を用いることができる。
本発明の第１の実施形態に係る電子部品の構成を示す斜視図である。 本発明の第１の実施形態に係る電子部品の構成を示す断面図であり、図１に示すII-II線における断面図である。 (a) 及び(b) は、本発明の第１の実施形態のその他の例に係る電子部品の構成を示す断面図である。 (a) 及び(b) は、本発明の第１の実施形態の変形例１に係る電子部品の構成を示す断面図である。 本発明の第１の実施形態の変形例２に係る電子部品の構成を示す断面図である。 本発明の第１の実施形態の変形例３に係る電子部品の構成を示す断面図である。 本発明の第２の実施形態に係る電子部品の構成を示す平面図である。 本発明の第２の実施形態に係る電子部品の構成を示す断面図であり、図７に示すVIII-VIII線における断面図である。 本発明の第２の実施形態の変形例に係る電子部品の構成を示す平面図である。 本発明の第２の実施形態の変形例に係る電子部品の構成を示す断面図であり、図９に示すX-X線における断面図である。 本発明の第２の実施形態のその他の例に係る電子部品の構成を示す平面図である。 本発明の第２の実施形態のその他の例に係る電子部品の構成を示す断面図であり、図１１に示すXII-XII線における断面図である。 従来の電子部品の構成を示す平面図である。 従来の電子部品の構成を示す断面図であり、図１３に示すXIV-XIV線における断面図である。
（第１の実施形態）
以下に、本発明の第１の実施形態に係る電子部品について、電子部品として、高周波増幅器を用いた場合を具体例に挙げて、図１及び図２を参照しながら説明する。図１は、本発明の第１の実施形態に係る電子部品の構成を示す斜視図である。図２は、本発明の第１の実施形態に係る電子部品の構成を示す断面図である。具体的には、図２は、図１に示すII-II線における断面図である。
図１及び図２に示すように、第１の接合体１３により、例えばセラミック製の基板１０の上に、例えばＧａＮ系の半導体チップ１４が固定されている。基板１０は、例えば第１の基板（下層基板）１０ａ、第２の基板（中間層基板）１０ｂ及び第３の基板（上層基板）１０ｃが順次積層された積層基板である。第１の接合体１３の材料として、例えばＳｎＣｕはんだ又はＳｎＡｇＣｕはんだ等の無鉛はんだを用いることが好ましい。
図１及び図２に示すように、例えばアルミニウム（Ａｌ）製のワイヤ（金属細線）１５により、基板１０の上に形成された例えば金属製の電極パッド１２と、半導体チップ１４とが電気的に接続されている。例えば樹脂製の封止樹脂１６により、基板１０、半導体チップ１４及びワイヤ１５が封止されている。
図１及び図２に示すように、基板１０には、基板１０の主面における第１の接合体１３が存在する部分から基板１０の側面に向かって、基板を貫通する貫通孔１１が設けられている。貫通孔１１の開口端は、基板１０の側面に設けられている。貫通孔１１は、電子部品の外部と連通している。
第１の接合体１３の一部は、図２に示すように、貫通孔１１における基板１０の主面側の部分に充填されている。貫通孔１１は、上記の通り、電子部品の外部と連通しているため、第１の接合体１３は、貫通孔１１を通じて、外気に晒されている。一方、貫通孔１１における基板１０の側面側の部分には、第１の接合体１３が充填されていない。
図２に示すように、貫通孔１１の断面形状は、例えばＬ字形状である。
貫通孔１１は、第１の孔部１１ａ及び第２の孔部１１ｂを有している。
第１の孔部１１ａは、第３の基板１０ｃ及び第２の基板１０ｂを貫通し、基板１０の主面と垂直な方向に延びている。
一端が第１の孔部１１ａと連通する第２の孔部１１ｂは、第２の基板１０ｂに設けられ、基板１０の主面と平行な方向に延びている。第２の孔部１１ｂは、開口他端が、基板１０の側面、具体的には、第２の基板１０ｂの側面に設けられている。
第２の孔部１１ｂは、図１に示すように、基板１０における電極パッド１２の下に位置する部分以外の部分に設けられている。
第１の接合体１３の一部は、図２に示すように、第１の孔部１１ａに充填されている。一方、第２の孔部１１ｂには、第１の接合体１３が充填されていない。
第２の接合体（図示省略）により、本実施形態に係る電子部品は、実装基板（図示省略）に実装されている。第２の接合体の材料として、例えばＳｎＣｕはんだ又はＳｎＡｇＣｕはんだ等の無鉛はんだを用いることが好ましい。実装基板としては、例えば携帯電話基地局用機器のプリント基板が挙げられる。
以下に、本実施形態に係る電子部品を、実装基板に実装する方法について、説明する。
リフロー法を用いて、第２の接合体により、実装基板に、本実施形態に係る電子部品を実装する。
具体的には、本実施形態に係る電子部品を、実装基板に塗布されたペースト状のはんだの上に載置し、ピーク温度が例えば２６５℃、ピーク温度時間が例えば５秒間、加熱を行う。その後、冷却を行う。
加熱時に、第１の接合体１３が、溶融して膨張することがあっても、第１の接合体は、貫通孔１１内で膨張する。その後、冷却時に、第１の接合体は、凝固して収縮する。
本実施形態によると、基板１０には、基板１０の主面における第１の接合体１３が存在する部分から基板１０の側面に向かって、基板を貫通する貫通孔１１が設けられている。これにより、実装時に、第１の接合体１３が、溶融して膨張することがあっても、第１の接合体は、貫通孔１１内で膨張するため、従来のように密封状態で第１の接合体が膨張することはない。このため、基板１０と封止樹脂１６との隙間、及び／又は半導体チップ１４と封止樹脂１６との隙間に、第１の接合体が無秩序に流れ出すことを防止することができる。
このため、第１の接合体１３の材料として、融点が第２の接合体の融点と同じ材料、又は融点が第２の接合体の融点よりも低い材料を用いた場合であっても、第１の接合体が無秩序に流れ出すことを防止することができるため、リフロー法を用いることができる。
なお、本実施形態では、第１の接合体１３の一部が、第１の孔部１１ａに充填されている一方、第２の孔部１１ｂに充填されていない場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
例えば、図３(a) 及び(b) に示すように、第１の接合体１３ｘ，１３ｙの一部が、第１の孔部１１ａにだけでなく、第２の孔部１１ｂの一部にも充填されていてもよい。第１に例えば、図３(a) の場合、充填長さＬｘは、第２の孔部１１ｂの長さＬの２分の１である（Ｌｘ＝Ｌ×１／２）。第２に例えば、図３(b) の場合、充填長さＬｙは、第２の孔部１１ｂの長さＬの４分の３である（Ｌｙ＝Ｌ×３／４）。「充填長さＬｘ，Ｌｙ」とは、第２の孔部１１ｂにおける第１の接合体１３ｘ，１３ｙが充填された部分の長さをいう。なお、充填長さは、図３(a) に示す充填長さＬｘ及び図３(b) に示す充填長さＬｙに限定されるものではない。
なお、本実施形態では、基板１０が、積層基板である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、基板は、単層基板であってもよい。
＜第１の実施形態の変形例１＞
以下に、本発明の第１の実施形態の変形例１に係る電子部品について、電子部品として、高周波増幅器を用いた場合を具体例に挙げて、図４(a) 及び(b) を参照しながら説明する。図４(a) 及び(b) は、本発明の第１の実施形態の変形例１に係る電子部品の構成について示す断面図である。図４(a) 及び(b) において、第１の実施形態における構成要素と同様の構成要素には、図１及び図２における符号と同一の符号を付す。従って、本変形例１では、第１の実施形態と同様の説明を適宜省略する。
図４(a) 及び(b) に示すように、基板２０は、例えば第１の基板（下層基板）２０ａ、第２の基板（中間層基板）２０ｂ、第３の基板（中間層基板）２０ｃ及び第４の基板（上層基板）２０ｄが順次積層された積層基板である。言い換えれば、基板２０は、下層基板２０ａと上層基板２０ｄとの間に、例えば２層の中間層基板２０ｂ，２０ｃが介在する積層基板である。
第１に例えば、図４(a) の場合、貫通孔２１は、第１の孔部２１ａ及び第２の孔部２１ｂを有している。第１の孔部２１ａは、第４の基板２０ｄ及び第３の基板２０ｃを貫通している。一端が第１の孔部２１ａと連通する第２の孔部２１ｂは、第３の基板２０ｃに設けられている。第２の孔部２１ｂは、開口他端が、第３の基板２０ｃの側面に設けられている。
第２に例えば、図４(b) の場合、貫通孔３１は、第１の孔部３１ａ及び第２の孔部３１ｂを有している。第１の孔部３１ａは、第４の基板２０ｄ、第３の基板２０ｃ及び第２の基板２０ｂを貫通している。一端が第１の孔部３１ａと連通する第２の孔部３１ｂは、第２の基板２０ｂに設けられている。第２の孔部３１ｂは、開口他端が、第２の基板２０ｂの側面に設けられている。
図４(a) 及び(b) から判るように、第１の孔部は、少なくとも上層基板を貫通し、下層基板を貫通していない。
一端が第１の孔部と連通する第２の孔部は、複数の中間層基板のうちいずれか一つの中間層基板に設けられ、第２の孔部の開口他端は、該いずれか一つの中間層基板の側面に設けられている。
本変形例１によると、第１の実施形態と同様の効果を得ることができる。
＜第１の実施形態の変形例２＞
以下に、本発明の第１の実施形態の変形例２に係る電子部品について、電子部品として、高周波増幅器を用いた場合を具体例に挙げて、図５を参照しながら説明する。図５は、本発明の第１の実施形態の変形例２に係る電子部品の構成について示す断面図である。図５において、第１の実施形態における構成要素と同様の構成要素には、図１及び図２における符号と同一の符号を付す。従って、本変形例２では、第１の実施形態と同様の説明を適宜省略する。
図５に示すように、貫通孔４１の断面形状は、例えば逆Ｔ字形状である。このように、第１の実施形態では、貫通孔１１の断面形状が、Ｌ字形状である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、逆Ｔ字形状であってもよい。
貫通孔４１は、第１の孔部４１ａ、第２の孔部４１ｂｘ及び第２の孔部４１ｂｙを有している。第１の孔部４１ａは、第３の基板１０ｃ及び第２の基板１０ｂを貫通している。一端が第１の孔部４１ａと連通する第２の孔部４１ｂｘは、第２の基板１０ｂに設けられている。第２の孔部４１ｂｘは、開口他端が、第２の基板１０ｂの側面に設けられている。同様に、一端が第１の孔部４１ａと連通する第２の孔部４１ｂｙは、第２の基板１０ｂに設けられている。第２の孔部４１ｂｙは、開口他端が、第２の基板１０ｂの側面に設けられている。
このように、第１の実施形態では、図１に示すように、第２の孔部１１ｂの個数が、１個である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、図５に示すように、第２の孔部４１ｂｘ，４１ｂｙの個数が、２個であってもよい。即ち、一端が第１の孔部１１ａと連通し開口他端が基板１０の側面に設けられた第２の孔部の個数は、少なくとも１個以上であればよい。
本変形例２によると、第１の実施形態と同様の効果を得ることができる。
＜第１の実施形態の変形例３＞
以下に、本発明の第１の実施形態の変形例３に係る電子部品について、電子部品として、高周波増幅器を用いた場合を具体例に挙げて、図６を参照しながら説明する。図６は、本発明の第１の実施形態の変形例３に係る電子部品の構成について示す断面図である。図６において、第１の実施形態における構成要素と同様の構成要素には、図１及び図２における符号と同一の符号を付す。従って、本変形例３では、第１の実施形態と同様の説明を適宜省略する。
図６に示すように、基板５０は、例えば第１の基板（下層基板）５０ａ、第２の基板（中間層基板）５０ｂ、第３の基板（中間層基板）５０ｃ及び第４の基板（上層基板）５０ｄが順次積層された積層基板である。
図６に示すように、貫通孔５１の断面形状は、例えば十字形状である。このように、第１の実施形態では、貫通孔１１の断面形状が、Ｌ字形状である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、十字形状であってもよい。
貫通孔５１は、第１の孔部５１ａ、第２の孔部５１ｂｘ及び第２の孔部５１ｂｙを有している。第１の孔部５１ａは、第４の基板５０ｄ、第３の基板５０ｃ及び第２の基板５０ｂを貫通している。一端が第１の孔部５１ａと連通する第２の孔部５１ｂｘは、第３の基板５０ｃに設けられている。第２の孔部５１ｂｘは、開口他端が、第３の基板５０ｃの側面に設けられている。同様に、一端が第１の孔部５１ａと連通する第２の孔部５１ｂｙは、第３の基板５０ｃに設けられている。第２の孔部５１ｂｙは、開口他端が、第３の基板５０ｃの側面に設けられている。
このように、第１の実施形態では、第２の孔部１１ｂの一端が、第１の孔部１１ａの下端部と連通する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、図６に示すように、第２の孔部５１ｂｘ，５１ｂｙの一端が、第１の孔部５１ａの中央部と連通してもよい。
本変形例３によると、第１の実施形態と同様の効果を得ることができる。
なお、本変形例３では、第２の孔部５１ｂｘと、第２の孔部５１ｂｙとを、同一の中間層基板（即ち、第３の基板５０ｃ）に設ける場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、第２の孔部５１ｂｘを第３の基板（中間層基板）５０ｃに設ける一方、第２の孔部５１ｂｙを第２の基板（中間層基板）５０ｂに設けてもよい。即ち、第２の孔部５１ｂｘと、第２の孔部５１ｂｙとを、異なる中間層基板に設けてもよい。
（第２の実施形態）
以下に、本発明の第２の実施形態に係る電子部品について、電子部品として、パッケージ仕様が例えばＴＯ２２０の高出力用トランジスタを用いた場合を具体例に挙げて、図７及び図８を参照しながら説明する。図７は、本発明の第２の実施形態に係る電子部品の構成を示す平面図である。図８は、本発明の第２の実施形態に係る電子部品の構成を示す断面図である。具体的には、図８は、図７に示すVIII-VIII線における断面図である。
図７及び図８に示すように、例えば金属製のリードフレーム６０は、固定部６０ａと、固定部６０ａと接続するリード部６０ｂと、固定部６０ａと接続する放熱部６０ｃとを有している。
図７及び図８に示すように、第１の接合体６２により、リードフレーム６０における固定部６０ａ上に、裏面に金属膜（図示省略）が形成された半導体チップ６３が固定されている。第１の接合体６２の材料として、例えばＳｎＣｕはんだ又はＳｎＡｇＣｕはんだ等の無鉛はんだを用いることが好ましい。
図７及び図８に示すように、例えば金属製のワイヤ６４により、リード部６０ｂと半導体チップ６３とが電気的に接続されている。例えば樹脂製の封止樹脂６５により、固定部６０ａ、半導体チップ６３、ワイヤ６４、及びリード部６０ｂの末端部分が封止されている。ここで、「リード部６０ｂの末端部分」とは、リード部６０ｂにおけるワイヤ６４が存在している部分をいう。
図７及び図８に示すように、リードフレーム６０における固定部６０ａ及び放熱部６０ｃには、溝６１が設けられている。溝６１は、固定部６０ａにおける第１の接合体６２が存在する部分から、放熱部６０ｃに向かって延びている。溝６１は、固定部６０ａに設けられた第１の溝部６１ａと、放熱部６０ｃに設けられ且つ第１の溝部６１ａと連通する第２の溝部６１ｂとを有している。
第１の接合体６２の一部は、図８に示すように、溝６１に埋め込まれている。第１の接合体６２における第２の溝部６１ｂに埋め込まれた部分は、封止樹脂６５で覆われずに露出されている。
リード部６０ｂにおける末端部分以外の部分は、封止樹脂６５で覆われずに露出されている。放熱部６０ｃは、封止樹脂６５で覆われずに露出されている。
放熱部６０ｃは、動作時に、第１の接合体６２を介して自身に伝播した半導体チップ６３の熱を、外部に放熱する。
第２の接合体（図示省略）により、リード部６０ｂにおける先端部分、及び放熱部６０ｃは、実装基板（図示省略）の上に固定される。このように、第２の接合体により、本実施形態に係る電子部品は、実装基板に実装される。第２の接合体の材料として、例えばＳｎＣｕはんだ又はＳｎＡｇＣｕはんだ等の無鉛はんだを用いることが好ましい。
以下に、本実施形態に係る電子部品を、実装基板に実装する方法について、説明する。
リフロー法を用いて、第２の接合体により、実装基板に、本実施形態に係る電子部品を実装する。
具体的には、本実施形態に係る電子部品を、実装基板に塗布されたはんだペーストの上に載置し、加熱を行う。その後、冷却を行う。
加熱時に、第１の接合体６２が、溶融して膨張することがあっても、第１の接合体は、主に、溝６１（特に、第２の溝部６１ｂ）内で膨張する。その後、冷却時に、第１の接合体は、凝固して収縮する。
本実施形態によると、リードフレーム６０における固定部６０ａ及び放熱部６０ｃには、溝６１が設けられ、溝６１は、固定部６０ａにおける第１の接合体６２が存在する部分から、放熱部６０ｃに向かって延びている。これにより、実装時に、第１の接合体６２が、溶融して膨張することがあっても、第１の接合体は、溝６１（特に、第２の溝部６１ｂ）内で膨張するため、従来のように密封状態で第１の接合体が膨張することはない。このため、固定部６０ａと封止樹脂６５との隙間、及び／又は半導体チップ６３と封止樹脂６５との隙間に、第１の接合体が無秩序に流れ出すことを防止することができる。
このため、第１の接合体６２の材料として、融点が第２の接合体の融点と同じ材料、又は融点が第２の接合体の融点よりも低い材料を用いた場合であっても、第１の接合体が無秩序に流れ出すことを防止することができるため、リフロー法を用いることができる。
＜第２の実施形態の変形例＞
以下に、本発明の第２の実施形態の変形例に係る電子部品について、電子部品として、パッケージ仕様が例えばＴＯ２２０の高出力用トランジスタを用いた場合を具体例に挙げて、図９及び図１０を参照しながら説明する。図９は、本発明の第２の実施形態の変形例に係る電子部品の構成を示す平面図である。図１０は、本発明の第２の実施形態の変形例に係る電子部品の構成を示す断面図である。具体的には、図１０は、図９に示すX-X線における断面図である。図９〜図１０において、第２の実施形態における構成要素と同様の構成要素には、図７〜図８における符号と同一の符号を付す。従って、本変形例では、第２の実施形態と同様の説明を適宜省略する。
本変形例と第２の実施形態との構成上の相違点は、以下に示す点である。
第２の実施形態では、図８に示すように、リードフレーム６０における固定部６０ａ及び放熱部６０ｃには、溝６１が設けられている。
これに対し、本変形例では、図１０に示すように、溝６１に加えて、窪み７０が設けられている。窪み７０は、リードフレーム６０における放熱部６０ｃに設けられ、溝６１と連通している。
窪み７０の深さＤ70は、溝６１の深さＤ61よりも深い。窪み７０の幅Ｗ70は、溝６１の幅Ｗ61よりも広い。「窪み７０の深さＤ70」とは、放熱部６０ｃの表面から、断面形状が三角形状の窪み７０の最下点（即ち、頂点）までの深さをいう。「窪み７０の幅Ｗ70」とは、平面形状が長方形状の窪み７０における溝６１と接する側の辺（即ち、左辺）の幅をいう。
以下に、本変形例に係る電子部品を、実装基板に実装する方法について、説明する。
リフロー法を用いて、第２の接合体により、実装基板に、本変形例に係る電子部品を実装する。
具体的には、本変形例に係る電子部品を、実装基板に塗布されたはんだペーストの上に載置し、加熱を行う。その後、冷却を行う。
加熱時に、第１の接合体６２が、溶融して膨張することがあっても、第１の接合体は、溝６１（特に、第２の溝部６１ｂ）内、及び窪み７０内で膨張する。その後、冷却時に、第１の接合体は、凝固して収縮する。
本変形例によると、実装時に、第１の接合体６２が、溶融して膨張することがあっても、第１の接合体は、溝６１（特に、第２の溝部６１ｂ）、及び窪み７０内で膨張するため、第１の接合体が無秩序に流れ出すことを防止することができる。
特に、第２の実施形態では、半導体チップ６３のサイズが大きい等の理由により、第１の接合体６２の量が多いと、溝６１内で第１の接合体の膨張が収まり切らずに、第１の接合体が溝６１外に溢れ出すおそれがある。しかしながら、本変形例では、溝６１内で第１の接合体の膨張が収まり切らないことがあっても、第１の接合体を溝６１外に溢れ出させずに、窪み７０内で第１の接合体の膨張を収まらせることができる。
なお、本変形例では、図９に示すように、窪み７０の平面形状が、長方形状であり、図１０に示すように、窪み７０の断面形状が、三角形状である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
例えば、図１１に示すように、窪み８０の平面形状が、台形状であり、図１２に示すように、窪み８０の断面形状が、長方形状であってもよい。窪み８０の深さＤ80は、溝６１の深さＤ61よりも深い。窪み８０の幅Ｗ80は、溝６１の幅Ｗ61よりも広い。「窪み８０の深さＤ80」とは、放熱部６０ｃの表面から、断面形状が長方形状の窪み８０の下面までの深さをいう。「窪み８０の幅Ｗ80」とは、平面形状が台形状の窪み８０における溝６１と接する側の辺（即ち、上底）の幅をいう。なお、窪みの断面形状は、図１０に示す三角形状及び図１２に示す長方形状に限定されるものではなく、例えば半円形状又は半楕円形状等であってもよい。なお、窪みの平面形状は、図９に示す長方形状及び図１１に示す台形状に限定されるものではなく、例えば円形状又は楕円形状等であってもよい。
なお、電子部品として、第１の実施形態及びその変形例１，２，３では、高周波増幅器を用い、第２の実施形態及びその変形例では、高出力用トランジスタを用いる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。電子部品として、例えば、ダイオード、集積回路、発光素子、フィルター又はインダクタ等を用いてもよい。
つまり、電子部品を実装基板の上に固定する第２の接合体の融点が、電子部品を構成する第１の接合体の融点と同じ、又は第１の接合体の融点よりも高く、実装時に、第１の接合体が、一旦、溶融するような場合であれば、本発明を適用することで、従来の課題を解決する（言い換えれば、本発明の目的を達成する）ことができる。
また、第１の実施形態及びその変形例１，２，３では、第１の接合体１３における、貫通孔１１，２１，３１，４１，５１内に充填された部分の材料と、基板１０の表面（主面）に形成された部分の材料とが、互いに同じ場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、互いに異なっていてもよい。同様に、第２の実施形態及びその変形例では、第１の接合体６２における、溝６１内に埋め込まれた部分の材料と、固定部６０ａの表面に形成された部分の材料とが、互いに同じ場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、互いに異なっていてもよい。
ＧａＮ及びＳｉＣ等の新しい材料系の電子部品が、環境に優しい電子部品として期待されている。これらの電子部品は、従来のＳｉ及びＧａＡｓ等の材料系の半導体部品に比べて、高効率又は高温度で動作することが可能である。
ＧａＮ及びＳｉＣ等の材料系の電子部品を、例えば２００〜２５０℃で動作させるには、電子部品を構成する第１の接合体の材料として、２５０℃以上の融点を持つ材料を用いることが望まれる。また、電子部品を実装基板の上に固定する第２の接合体の材料として、第１の接合体の融点（２５０℃以上）よりも高い融点を持つ材料を用いることが望まれる。
しかしながら、既述の通り、２４０〜３００℃の融点を持つ実用的な無鉛はんだは未だ見つかっておらず、融点が２５０℃以上で且つ融点が互いに異なる材料を、同時に見付けることは非常に困難である。このため、第１，第２の接合体の材料として、融点が互いに同じ材料を用いることができれば、融点が２５０℃以上の材料を、２つ見付ける必要はなく、１つ見付けるだけでよいため、新たな材料の開発を容易にすることができる。
本発明では、第１，第２の接合体の材料として、融点が互いに同じ材料を用いても、実装時に、第１の接合体が無秩序に流れ出すことを防止することができる。このため、本発明を適用することで、新たな材料の開発を容易にすることができる。
本発明は、リフロー法を用いて、第２の接合体により電子部品を実装基板に実装する実装時に、第１の接合体が、無秩序に流れ出すことを防止することができ、実装基板に実装される電子部品に有用である。
１０，２０，５０ 基板
１０ａ，２０ａ，５０ａ 第１の基板
１０ｂ，２０ｂ，５０ｂ 第２の基板
１０ｃ，２０ｃ，５０ｃ 第３の基板
２０ｄ，５０ｄ 第４の基板
１１，２１，３１，４１，５１ 貫通孔
１１ａ，２１ａ，３１ａ，４１ａ，５１ａ 第１の孔部
１１ｂ，２１ｂ，３１ｂ，４１ｂｘ，４１ｂｙ，５１ｂｘ，５１ｂｙ 第２の孔部
１２ 電極パッド
１３，１３ｘ，１３ｙ 第１の接合体
１４ 半導体チップ
１５ ワイヤ（金属細線）
１６ 封止樹脂
６０ リードフレーム
６０ａ 固定部
６０ｂ リード部
６０ｃ 放熱部
６１ 溝
６１ａ 第１の溝部
６１ｂ 第２の溝部
６２ 第１の接合体
６３ 半導体チップ
６４ ワイヤ
６５ 封止樹脂
７０，８０ 窪み
Ｌ 第２の孔部の長さ
Ｌｘ，Ｌｙ 充填長さ
Ｄ61，Ｄ70，Ｄ80 深さ
Ｗ61，Ｗ70，Ｗ80 幅

Claims (12)

  1. 実装基板に実装される電子部品であって、
    基板と、
    第１の接合体により、前記基板の上に固定された半導体チップと、
    前記基板及び前記半導体チップを封止する封止樹脂とを備え、
    前記基板には、前記基板の主面における前記第１の接合体が存在する部分から前記基板の側面に向かって、前記基板を貫通する貫通孔が設けられており、
    前記第１の接合体の一部が、前記貫通孔における前記基板の主面側の部分に充填されていることを特徴とする電子部品。
  2. 実装基板に実装される電子部品であって、
    基板と、
    第１の接合体により、前記基板の上に固定された半導体チップと、
    前記基板及び前記半導体チップを封止する封止樹脂とを備え、
    前記基板には、前記基板の主面における前記第１の接合体が存在する部分から前記基板の側面に向かって、前記基板を貫通する貫通孔が設けられており、
    前記基板は、下層基板と、前記下層基板の上に形成された少なくとも一つの中間層基板と、前記少なくとも一つの中間層基板のうち最上層に位置する中間層基板の上に形成された上層基板とを有し、
    前記貫通孔は、第１の孔部と、一端が前記第１の孔部と連通する第２の孔部とを有し、
    前記第１の孔部は、前記上層基板を貫通し、
    前記第２の孔部は、前記少なくとも一つの中間層基板のうちいずれか一つの中間層基板に設けられ、開口他端が、前記いずれか一つの中間層基板の側面に設けられていることを特徴とする電子部品。
  3. 請求項２に記載の電子部品において、
    前記基板の上に、金属細線により前記半導体チップと電気的に接続される電極パッドをさらに備え、
    前記第２の孔部は、前記基板における前記電極パッドの下に位置する部分以外の部分に設けられていることを特徴とする電子部品。
  4. 請求項２又は３に記載の電子部品において、
    前記第１の接合体の一部は、前記第１の孔部、又は前記第１の孔部及び前記第２の孔部の一部に充填されていることを特徴とする電子部品。
  5. 実装基板に実装される電子部品であって、
    固定部、前記固定部と接続するリード部、及び前記固定部と接続する放熱部を有するリードフレームと、
    第１の接合体により、前記固定部の上に固定された半導体チップと、
    前記固定部、前記半導体チップ、及び前記リード部の末端部分を封止する封止樹脂とを備え、
    前記リードフレームにおける前記固定部及び前記放熱部には、溝が設けられ、
    前記溝は、前記固定部における前記第１の接合体が存在する部分から、前記放熱部に向かって延びていることを特徴とする電子部品。
  6. 請求項５に記載の電子部品において、
    前記溝には、前記第１の接合体の一部が埋め込まれていることを特徴とする電子部品。
  7. 請求項５又は６に記載の電子部品において、
    前記リードフレームにおける前記放熱部には、前記溝と連通する窪みが設けられていることを特徴とする電子部品。
  8. 請求項７に記載の電子部品において、
    前記窪みの深さは、前記溝の深さよりも深いことを特徴とする電子部品。
  9. 請求項７に記載の電子部品において、
    前記窪みの幅は、前記溝の幅よりも広いことを特徴とする電子部品。
  10. 請求項１〜９のうちいずれか１項に記載の電子部品において、
    前記第１の接合体の材料は、無鉛はんだであることを特徴とする電子部品。
  11. 請求項１〜１０のうちいずれか１項に記載の電子部品において、
    前記電子部品は、第２の接合体により、前記実装基板に実装され、
    前記第１の接合体の融点は、前記第２の接合体の融点と同じ、又は前記第２の接合体の融点よりも低いことを特徴とする電子部品。
  12. 請求項１１に記載の電子部品において、
    前記第２の接合体の材料は、無鉛はんだであることを特徴とする電子部品。
JP2010281320A 2010-02-24 2010-12-17 電子部品 Withdrawn JP2011199261A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010281320A JP2011199261A (ja) 2010-02-24 2010-12-17 電子部品
CN2011100430970A CN102194787A (zh) 2010-02-24 2011-02-21 电子部件
US13/033,218 US8867227B2 (en) 2010-02-24 2011-02-23 Electronic component

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010039014 2010-02-24
JP2010039014 2010-02-24
JP2010281320A JP2011199261A (ja) 2010-02-24 2010-12-17 電子部品

Publications (1)

Publication Number Publication Date
JP2011199261A true JP2011199261A (ja) 2011-10-06

Family

ID=44476326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010281320A Withdrawn JP2011199261A (ja) 2010-02-24 2010-12-17 電子部品

Country Status (3)

Country Link
US (1) US8867227B2 (ja)
JP (1) JP2011199261A (ja)
CN (1) CN102194787A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017195290A (ja) * 2016-04-21 2017-10-26 スタンレー電気株式会社 基板構造

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM442668U (en) * 2012-07-25 2012-12-01 Nisho Image Tech Inc Reduction of excessive glue circuit board and circuit structure
US9613886B2 (en) * 2013-08-29 2017-04-04 Industrial Technology Research Institute Optical coupling module
US9054092B2 (en) * 2013-10-28 2015-06-09 Texas Instruments Incorporated Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
CN110998881A (zh) * 2019-11-21 2020-04-10 重庆康佳光电技术研究院有限公司 一种Micro-LED电路板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165754A (ja) 1984-09-05 1986-04-04 Hitachi Seiko Ltd 内面切削装置
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
JPH08236661A (ja) * 1995-02-28 1996-09-13 Nec Corp モールド型半導体装置
US5769989A (en) * 1995-09-19 1998-06-23 International Business Machines Corporation Method and system for reworkable direct chip attach (DCA) structure with thermal enhancement
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
DE10126655A1 (de) 2001-06-01 2002-12-05 Endress & Hauser Gmbh & Co Kg Leiterplatte mit mindestens einem elektronischen Bauteil
JP2003046034A (ja) 2001-07-31 2003-02-14 Nec Kagobutsu Device Kk 樹脂封止型半導体装置
US7923827B2 (en) 2005-07-28 2011-04-12 Infineon Technologies Ag Semiconductor module for a switched-mode power supply and method for its assembly
KR100711966B1 (ko) 2005-10-07 2007-05-02 삼성전기주식회사 패키지 기판, 반도체 패키지 및 반도체 패키지 제작방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017195290A (ja) * 2016-04-21 2017-10-26 スタンレー電気株式会社 基板構造

Also Published As

Publication number Publication date
CN102194787A (zh) 2011-09-21
US20110205719A1 (en) 2011-08-25
US8867227B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
US7834442B2 (en) Electronic package method and structure with cure-melt hierarchy
CN103035601A (zh) 在烧结银层上包括扩散焊接层的半导体器件
KR101574135B1 (ko) 칩 실장 방법 및 칩 패키지
JP2011199261A (ja) 電子部品
WO2013108706A1 (ja) 半導体装置および半導体装置の製造方法
US10305008B2 (en) Semiconductor module and method for manufacturing the same
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
US10847702B2 (en) Semiconductor module
JP2008199057A (ja) 電子機器および電子機器の製造方法
JP7490974B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP6147990B2 (ja) 表面実装構造体および表面実装方法
TWI455264B (zh) 晶片接合結構及晶片接合的方法
JP2007142105A (ja) 半導体装置および半導体装置の製造方法
JP2020096085A (ja) 半導体装置
CN114556534A (zh) 半导体装置及半导体装置的制造方法
TW201003864A (en) Chip package structure
JP7221647B2 (ja) 半導体発光装置及び半導体発光装置の製造方法
KR101562706B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
JP2019121679A (ja) 電子装置及び電子装置の製造方法
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
JP2014187180A (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP2014022577A (ja) 半導体装置及び半導体装置の製造方法
JP2017162994A (ja) 発熱部品の実装構造体及びその製造方法
WO2021240944A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130205

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130306

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130905