JPH08236661A - モールド型半導体装置 - Google Patents
モールド型半導体装置Info
- Publication number
- JPH08236661A JPH08236661A JP7040192A JP4019295A JPH08236661A JP H08236661 A JPH08236661 A JP H08236661A JP 7040192 A JP7040192 A JP 7040192A JP 4019295 A JP4019295 A JP 4019295A JP H08236661 A JPH08236661 A JP H08236661A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- groove
- lead frame
- solder
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】リードフレームのアイランド部にペレッとを取
付ける際のソルダが、ペレット表面に付着するのを防止
できるモールド型半導体装置を提供する。 【構成】本発明は、金属板を所定の形状に加工したリー
ドフレーム（アイランド部）１と、リードフレーム（電
極部）２と、ペレット３と、金細線４ａおよび４ｂと、
ペレット本体５と、ガラス保護膜６と、溝８a および８
b と、固定板９とを備えて構成されており、リードフレ
ーム（アイランド部）１のペレットマウント部の溝８a
およ８b には、ソルダ７が載せられている。リードフレ
ーム（アイランド部）１のペレットマウント部には、深
さ１００μｍ程度の溝８a が形成されるとともに、ペレ
ット３にソルダ７が這い上らないように、そして金細線
４aおよび４b による電気配線に支障が生じないよう
に、ペレットマウント部の溝８a に隣接して、深さ２０
〜５０μｍ程度の溝８b が設けられている。
付ける際のソルダが、ペレット表面に付着するのを防止
できるモールド型半導体装置を提供する。 【構成】本発明は、金属板を所定の形状に加工したリー
ドフレーム（アイランド部）１と、リードフレーム（電
極部）２と、ペレット３と、金細線４ａおよび４ｂと、
ペレット本体５と、ガラス保護膜６と、溝８a および８
b と、固定板９とを備えて構成されており、リードフレ
ーム（アイランド部）１のペレットマウント部の溝８a
およ８b には、ソルダ７が載せられている。リードフレ
ーム（アイランド部）１のペレットマウント部には、深
さ１００μｍ程度の溝８a が形成されるとともに、ペレ
ット３にソルダ７が這い上らないように、そして金細線
４aおよび４b による電気配線に支障が生じないよう
に、ペレットマウント部の溝８a に隣接して、深さ２０
〜５０μｍ程度の溝８b が設けられている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
モールド型の半導体装置に関する。
モールド型の半導体装置に関する。
【０００２】
【従来の技術】従来のモールド型の半導体装置の１例と
して、特開昭６０−１７８６３６号公報に提案されてい
る半導体装置の１部の構造が図３（ａ）および（ｂ）に
示される。図３（ａ）は当該半導体装置の上面図、図３
（ｂ）は、そのリードフレームおよびペレット等を含む
部分断面図である。このモールド型の半導体装置は、図
３（ａ）および（ｂ）に示されるように、金属板を所定
の形状に加工したリードフレーム（アイランド部）１
と、リードフレーム（電極部）２と、ペレット３と、金
細線４ａおよび４ｂと、ペレット本体５と、ガラス保護
膜６と、溝８と、固定板９とを備えて構成されており、
リードフレーム（アイランド部）１のペレットマウント
部には溝８が形成され、図３（ｂ）に示されるように、
そこに半田またはロー材などのソルダ７が載置されて、
その上から表裏両面がメサカットされたペレット３が載
せられている。そして、更にそのペレット３の上から適
当な荷重を与えることにより、ペレット３が前記ペレッ
トマウント部に取付けられている。そして、その後にお
いて、ペレット３上の電極部と、リードフレーム（アイ
ランド部）１およびリードフレーム（電極部）２との間
に、それぞれ金細線４ａおよび４ｂにより必要な電気配
線が行われる。
して、特開昭６０−１７８６３６号公報に提案されてい
る半導体装置の１部の構造が図３（ａ）および（ｂ）に
示される。図３（ａ）は当該半導体装置の上面図、図３
（ｂ）は、そのリードフレームおよびペレット等を含む
部分断面図である。このモールド型の半導体装置は、図
３（ａ）および（ｂ）に示されるように、金属板を所定
の形状に加工したリードフレーム（アイランド部）１
と、リードフレーム（電極部）２と、ペレット３と、金
細線４ａおよび４ｂと、ペレット本体５と、ガラス保護
膜６と、溝８と、固定板９とを備えて構成されており、
リードフレーム（アイランド部）１のペレットマウント
部には溝８が形成され、図３（ｂ）に示されるように、
そこに半田またはロー材などのソルダ７が載置されて、
その上から表裏両面がメサカットされたペレット３が載
せられている。そして、更にそのペレット３の上から適
当な荷重を与えることにより、ペレット３が前記ペレッ
トマウント部に取付けられている。そして、その後にお
いて、ペレット３上の電極部と、リードフレーム（アイ
ランド部）１およびリードフレーム（電極部）２との間
に、それぞれ金細線４ａおよび４ｂにより必要な電気配
線が行われる。
【０００３】この従来例においては、ペレット３を、自
動的にリードフレーム（アイランド部）１のペレットマ
ウント部に載せる自動機の位置決め精度は±５０〜１０
０μｍであり、前記ペレットマウント部の大きさとして
は、ペレット３の大きさに対して、±２００〜３００μ
ｍ程度大きめに構成することが必要となる。このため
に、ペレット３をペレットマウント部に取付ける際に
は、半田またはロー材がペレット３の側面から表面に上
ってきて、ペレット３の電極部に付着する事態が生じる
惧れがある。
動的にリードフレーム（アイランド部）１のペレットマ
ウント部に載せる自動機の位置決め精度は±５０〜１０
０μｍであり、前記ペレットマウント部の大きさとして
は、ペレット３の大きさに対して、±２００〜３００μ
ｍ程度大きめに構成することが必要となる。このため
に、ペレット３をペレットマウント部に取付ける際に
は、半田またはロー材がペレット３の側面から表面に上
ってきて、ペレット３の電極部に付着する事態が生じる
惧れがある。
【０００４】
【発明が解決しようとする課題】上述した従来のモール
ド型の半導体装置においては、ペレットをリードフレー
ム（アイランド部）のペレットマウント部に自動的に載
せる自動機の位置決め精度が±５０〜１００μｍである
ために、前記ペレットマウント部の大きさをペレット自
体の大きさと同一の寸法に設定することができず、ペレ
ットマウント部の大きさとしては、ペレットの大きさよ
りも、±２００〜３００μｍ程度大きめに構成すること
が必要となる。これにより、ペレットマウント部の溝の
大きさとペレットの大きさに差異を生じ、当該ペレット
マウント部にペレットを取付けた場合に、半田またはロ
ー材などのソルダーがペレットの側面から這い上ってき
てペレット表面に付着し、ペレットとリードフレームと
の間の金細線による電気配線を行うことができなくなる
という欠点がある。
ド型の半導体装置においては、ペレットをリードフレー
ム（アイランド部）のペレットマウント部に自動的に載
せる自動機の位置決め精度が±５０〜１００μｍである
ために、前記ペレットマウント部の大きさをペレット自
体の大きさと同一の寸法に設定することができず、ペレ
ットマウント部の大きさとしては、ペレットの大きさよ
りも、±２００〜３００μｍ程度大きめに構成すること
が必要となる。これにより、ペレットマウント部の溝の
大きさとペレットの大きさに差異を生じ、当該ペレット
マウント部にペレットを取付けた場合に、半田またはロ
ー材などのソルダーがペレットの側面から這い上ってき
てペレット表面に付着し、ペレットとリードフレームと
の間の金細線による電気配線を行うことができなくなる
という欠点がある。
【０００５】
【課題を解決するための手段】本発明のモールド型半導
体装置は、リードフレームのアイランド部にソルダを用
いてペレットを取付ける際に、前記ソルダがペレットの
表面に付着しないように、当該ソルダを逃がすために設
けられる第１の溝と、前記第１の溝に隣接して、前記ソ
ルダを逃がすために補助的に設けられる第２の溝と、を
前記リードフレームのアイランド部に備えることを特徴
としている。
体装置は、リードフレームのアイランド部にソルダを用
いてペレットを取付ける際に、前記ソルダがペレットの
表面に付着しないように、当該ソルダを逃がすために設
けられる第１の溝と、前記第１の溝に隣接して、前記ソ
ルダを逃がすために補助的に設けられる第２の溝と、を
前記リードフレームのアイランド部に備えることを特徴
としている。
【０００６】なお、前記第１の溝は、前記ペレットの取
付け場所に設けられる深さが１００μｍ程度の方形の溝
として形成し、前記第２の溝は、前記第１の溝の相対向
する辺に直交する形で隣接して設けられる深さが２０〜
５０μｍ程度の線状の溝として形成してもよく、或はま
た、前記第１の溝は、前記ペレットの取付け場所に設け
られる深さが１００μｍ程度の方形の溝として形成し、
前記第２の溝は、前記第１の溝の方形の４隅より放射状
に隣接して設けられる深さが２０〜５０μｍ程度の溝と
して形成してもよい。
付け場所に設けられる深さが１００μｍ程度の方形の溝
として形成し、前記第２の溝は、前記第１の溝の相対向
する辺に直交する形で隣接して設けられる深さが２０〜
５０μｍ程度の線状の溝として形成してもよく、或はま
た、前記第１の溝は、前記ペレットの取付け場所に設け
られる深さが１００μｍ程度の方形の溝として形成し、
前記第２の溝は、前記第１の溝の方形の４隅より放射状
に隣接して設けられる深さが２０〜５０μｍ程度の溝と
して形成してもよい。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の第１の実施例の１部の構
造を示す図であり、図１（ａ）は本実施例の上面図、図
１（ｂ）は、本実施例のリードフレームおよびペレット
等を含む部分断面図、図１（ｃ）は、本実施例のリード
フレームおよび溝等を含む部分斜視図である。本実施例
は、図１（ａ）、（ｂ）および（ｃ）に示されるよう
に、金属板を所定の形状に加工したリードフレーム（ア
イランド部）１と、リードフレーム（電極部）２と、ペ
レット３と、金細線４ａおよび４ｂと、ペレット本体５
と、ガラス保護膜６と、溝８a および８b と、固定板９
とを備えて構成されており、リードフレーム（アイラン
ド部）１のペレットマウント部の溝８a およ８b には、
ソルダ７が載せられている。リードフレーム（アイラン
ド部）１のペレットマウント部には、深さ１００μｍ程
度の溝８a が形成されるとともに、ペレット３にソルダ
７が這い上らないように、また、金細線４a および４b
による電気配線に支障が生じないように、ペレットマウ
ント部の溝８a に隣接して、深さ２０〜５０μｍ程度の
溝８b が設けられている。
造を示す図であり、図１（ａ）は本実施例の上面図、図
１（ｂ）は、本実施例のリードフレームおよびペレット
等を含む部分断面図、図１（ｃ）は、本実施例のリード
フレームおよび溝等を含む部分斜視図である。本実施例
は、図１（ａ）、（ｂ）および（ｃ）に示されるよう
に、金属板を所定の形状に加工したリードフレーム（ア
イランド部）１と、リードフレーム（電極部）２と、ペ
レット３と、金細線４ａおよび４ｂと、ペレット本体５
と、ガラス保護膜６と、溝８a および８b と、固定板９
とを備えて構成されており、リードフレーム（アイラン
ド部）１のペレットマウント部の溝８a およ８b には、
ソルダ７が載せられている。リードフレーム（アイラン
ド部）１のペレットマウント部には、深さ１００μｍ程
度の溝８a が形成されるとともに、ペレット３にソルダ
７が這い上らないように、また、金細線４a および４b
による電気配線に支障が生じないように、ペレットマウ
ント部の溝８a に隣接して、深さ２０〜５０μｍ程度の
溝８b が設けられている。
【０００９】また、本実施例においては、図１（ｂ）の
リードフレーム（アイランド部）１、ペレット３および
溝８b を含む部分断面図に示されるように、ペレット３
がペレットマウント部に取付けられる際に、ソルダ７
は、ペレット３の下部から外側に逃げ、更にペレット３
の側面から深さの浅い溝８b の方に逃げる。このよう
に、深さの浅い溝８b を設けたことにより、ペレット３
の側面を伝わってペレット３の表面にソルダが這い上が
って付着することが回避される。従って、リードフレー
ム（アイランド部）１およびリードフレーム（電極部）
と、ペレット３との間の金細線４ａおよび４ｂによる電
気配線を円滑に行うことができる。金細線４ａおよび４
ｂによる電気配線の終了後においてはモールド封止さ
れ、固定板９が切断除去されて、個々のモールド型半導
体装置として形成される。
リードフレーム（アイランド部）１、ペレット３および
溝８b を含む部分断面図に示されるように、ペレット３
がペレットマウント部に取付けられる際に、ソルダ７
は、ペレット３の下部から外側に逃げ、更にペレット３
の側面から深さの浅い溝８b の方に逃げる。このよう
に、深さの浅い溝８b を設けたことにより、ペレット３
の側面を伝わってペレット３の表面にソルダが這い上が
って付着することが回避される。従って、リードフレー
ム（アイランド部）１およびリードフレーム（電極部）
と、ペレット３との間の金細線４ａおよび４ｂによる電
気配線を円滑に行うことができる。金細線４ａおよび４
ｂによる電気配線の終了後においてはモールド封止さ
れ、固定板９が切断除去されて、個々のモールド型半導
体装置として形成される。
【００１０】このように、本実施例によれば、ペレット
マウント部に深さが１００μｍ程度の溝を形成し、更に
当該溝に隣接して連繋する形で深さが２０〜５０μｍ程
度の溝を形成することにより、ペレットを前記ペレット
マウント部に取付ける際に、ソルダがペレット側面に伝
わってペレットに付着することが防止され、金細線によ
る電気配線を円滑に行うことができるという効果があ
る。
マウント部に深さが１００μｍ程度の溝を形成し、更に
当該溝に隣接して連繋する形で深さが２０〜５０μｍ程
度の溝を形成することにより、ペレットを前記ペレット
マウント部に取付ける際に、ソルダがペレット側面に伝
わってペレットに付着することが防止され、金細線によ
る電気配線を円滑に行うことができるという効果があ
る。
【００１１】次に、本発明の第２の実施例について説明
する。図２は、本実施例の１部の構造の上面図である。
本実施例は、図２に示されるように、金属板を所定の形
状に加工したリードフレーム（アイランド部）１と、リ
ードフレーム（電極部）２と、ペレット３と、金細線４
ａおよび４ｂと、溝８a および８b と、固定板９とを備
えて構成される。本実施例においては、深さ１００μｍ
程度の溝８a に隣接して、深さ２０〜５０μｍ程度の溝
８b が、ペレット３の４つの角に対応して４個設けられ
ている。この溝８b の役割りは前述の第１の実施例にお
ける溝８b と全く同様であり、本実施例においても、ペ
レットを前記ペレットマウント部に取付ける際に、ソル
ダがペレット３の側面に伝わってペレット３に付着する
ことが防止され、金細線４a および４b による電気配線
を円滑に行うことができる。
する。図２は、本実施例の１部の構造の上面図である。
本実施例は、図２に示されるように、金属板を所定の形
状に加工したリードフレーム（アイランド部）１と、リ
ードフレーム（電極部）２と、ペレット３と、金細線４
ａおよび４ｂと、溝８a および８b と、固定板９とを備
えて構成される。本実施例においては、深さ１００μｍ
程度の溝８a に隣接して、深さ２０〜５０μｍ程度の溝
８b が、ペレット３の４つの角に対応して４個設けられ
ている。この溝８b の役割りは前述の第１の実施例にお
ける溝８b と全く同様であり、本実施例においても、ペ
レットを前記ペレットマウント部に取付ける際に、ソル
ダがペレット３の側面に伝わってペレット３に付着する
ことが防止され、金細線４a および４b による電気配線
を円滑に行うことができる。
【００１２】
【発明の効果】以上説明したように、本発明は、リード
フレームのアイランド部にペレットを取付ける際に用い
るソルダを逃がすための溝に隣接して、当該溝の深さよ
りも浅い溝を設けることにより、ペレット取付時に、ペ
レット側面より這い上がってペレット表面にソルダが付
着するのを防止することが可能となり、金細線によるペ
レットとリードフレームとの電気配線を円滑に行うこと
ができるという効果がある。
フレームのアイランド部にペレットを取付ける際に用い
るソルダを逃がすための溝に隣接して、当該溝の深さよ
りも浅い溝を設けることにより、ペレット取付時に、ペ
レット側面より這い上がってペレット表面にソルダが付
着するのを防止することが可能となり、金細線によるペ
レットとリードフレームとの電気配線を円滑に行うこと
ができるという効果がある。
【図１】本発明の第１の実施例の部分構造の上面図、部
分断面図および斜視図である。
分断面図および斜視図である。
【図２】本発明の第２の実施例の部分構造の上面図であ
る。
る。
【図３】従来例の部分構造の上面図および部分断面図で
ある。
ある。
１ リードフレーム（アイランド部） ２ リードフレ−ム（電極部） ３ ペレット ４a 、４b 金細線 ５ ペレット本体 ６ ガラス保護膜 ７ ソルダ ８a 、８b 溝 ９ 固定板
Claims (3)
- 【請求項１】 リードフレームのアイランド部にソルダ
を用いてペレットを取付ける際に、前記ソルダがペレッ
トの表面に付着しないように、当該ソルダを逃がすため
に設けられる第１の溝と、 前記第１の溝に隣接して、前記ソルダを逃がすために補
助的に設けられる第２の溝と、 を前記リードフレームのアイランド部に備えることを特
徴とするモールド型半導体装置。 - 【請求項２】 前記第１の溝が、前記ペレットの取付け
場所に設けられる深さが１００μｍ程度の方形の溝とし
て形成され、前記第２の溝が、前記第１の溝の相対向す
る辺に直交する形で隣接して設けられる深さが２０〜５
０μｍ程度の線状の溝として形成されることを特徴とす
る請求項１記載のモールド型半導体装置。 - 【請求項３】 前記第１の溝が、前記ペレットの取付け
場所に設けられる深さが１００μｍ程度の方形の溝とし
て形成され、前記第２の溝が、前記第１の溝の方形の４
隅より放射状に隣接して設けられる深さが２０〜５０μ
ｍ程度の溝として形成されることを特徴とする請求項１
記載のモールド型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040192A JPH08236661A (ja) | 1995-02-28 | 1995-02-28 | モールド型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040192A JPH08236661A (ja) | 1995-02-28 | 1995-02-28 | モールド型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236661A true JPH08236661A (ja) | 1996-09-13 |
Family
ID=12573922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7040192A Pending JPH08236661A (ja) | 1995-02-28 | 1995-02-28 | モールド型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236661A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194787A (zh) * | 2010-02-24 | 2011-09-21 | 松下电器产业株式会社 | 电子部件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922334A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Works Ltd | 半導体チツプ用ダイ |
-
1995
- 1995-02-28 JP JP7040192A patent/JPH08236661A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922334A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Works Ltd | 半導体チツプ用ダイ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194787A (zh) * | 2010-02-24 | 2011-09-21 | 松下电器产业株式会社 | 电子部件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1528595B1 (en) | Lead frame, wire-bonding stage and method for fabricating a semiconductor apparatus | |
| US5950074A (en) | Method of making an integrated circuit package | |
| US6114189A (en) | Molded array integrated circuit package | |
| US10957632B2 (en) | Lead frame assembly for a semiconductor device | |
| US5278447A (en) | Semiconductor device assembly carrier | |
| JP2001015668A (ja) | 樹脂封止型半導体パッケージ | |
| JPH03177060A (ja) | 半導体装置用リードフレーム | |
| JPH08236661A (ja) | モールド型半導体装置 | |
| US6396708B1 (en) | Circuit board frame and method of use thereof for manufacturing semiconductor device | |
| JPS60186044A (ja) | 集積回路装置 | |
| US11390519B2 (en) | Method for manufacturing a MEMS sensor | |
| JP2539432B2 (ja) | 樹脂封止型半導体装置 | |
| EP0671763A2 (en) | Ultrasonically welded plastic support ring for handling and testing semiconductor devices | |
| JPS6038844A (ja) | 半導体装置 | |
| JPS6050346B2 (ja) | 半導体装置の製造方法 | |
| JPS5866346A (ja) | 半導体装置 | |
| JPH01255260A (ja) | リードフレームの構造 | |
| JPS6184841A (ja) | 半導体装置の外囲器 | |
| JPS62235763A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS63208255A (ja) | 電子装置 | |
| JPS61152046A (ja) | 半導体装置 | |
| JPH11111737A (ja) | 半導体装置 | |
| KR200152651Y1 (ko) | 리드프레임 | |
| JPH01208851A (ja) | 電子部品の実装構造 | |
| KR200155169Y1 (ko) | 반도체 패키지 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980120 |