JPH01208851A - 電子部品の実装構造 - Google Patents
電子部品の実装構造Info
- Publication number
- JPH01208851A JPH01208851A JP63034460A JP3446088A JPH01208851A JP H01208851 A JPH01208851 A JP H01208851A JP 63034460 A JP63034460 A JP 63034460A JP 3446088 A JP3446088 A JP 3446088A JP H01208851 A JPH01208851 A JP H01208851A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- tab
- holes
- connecting terminals
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000007789 sealing Methods 0.000 claims abstract description 8
- 239000011347 resin Substances 0.000 claims abstract description 6
- 229920005989 resin Polymers 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004071 soot Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子部品の実装構造に関し、特にテープキャリ
ア方式で組立てたＩＣ（以下ＴＡＢ−ＩＣという。）の
セラミックパッケージにおける実装構造に関する。
ア方式で組立てたＩＣ（以下ＴＡＢ−ＩＣという。）の
セラミックパッケージにおける実装構造に関する。
従来、この種の電子部品の実装構造は第３図に示す様に
セラミック基板５４上に配線パターン５３を設け、ＴＡ
Ｂ−ＩＣのリード５９を成形して半導体素子５８をセラ
ミック基板５４に接続し、成形したリード５９と配線パ
ターン５３を接続し、セラミック基板５４の反対側に良
熱伝導材料で形成した放熱用ヒートシンク５５を取付け
、封止用キャップ５６にて、ＴＡＢ・ＩＣを封止する構
造となっていた。そして外部との接続は接続用端子５２
を介して行なわれていた。
セラミック基板５４上に配線パターン５３を設け、ＴＡ
Ｂ−ＩＣのリード５９を成形して半導体素子５８をセラ
ミック基板５４に接続し、成形したリード５９と配線パ
ターン５３を接続し、セラミック基板５４の反対側に良
熱伝導材料で形成した放熱用ヒートシンク５５を取付け
、封止用キャップ５６にて、ＴＡＢ・ＩＣを封止する構
造となっていた。そして外部との接続は接続用端子５２
を介して行なわれていた。
上述した従来の電子部品の実装構造は、ＴＡＢ・ＩＣの
切断・成形を行なう設備が必要であり、ＴＡＢ−ＩＣの
成形後の取扱い・保管が難かしいこと、絶縁フィルム上
に成形されたリードを一旦切断して成形するのでリード
のバラツキやセラミック基板と接続する際に配線パター
ンとの位置合せが確実に出来ないこと、ＴＡＢ−ＩＣを
成形してリードを所定の形にするので実装する高さが高
くなり、電子部品の実装厚を薄く出来ないことなどの欠
点があった。
切断・成形を行なう設備が必要であり、ＴＡＢ−ＩＣの
成形後の取扱い・保管が難かしいこと、絶縁フィルム上
に成形されたリードを一旦切断して成形するのでリード
のバラツキやセラミック基板と接続する際に配線パター
ンとの位置合せが確実に出来ないこと、ＴＡＢ−ＩＣを
成形してリードを所定の形にするので実装する高さが高
くなり、電子部品の実装厚を薄く出来ないことなどの欠
点があった。
また、セラミック基板に関しては、セラミック基板上に
接続用端子と配線パターンを設けねばならないので、コ
ストがかかるという欠点があった。
接続用端子と配線パターンを設けねばならないので、コ
ストがかかるという欠点があった。
さらにＴＡＢ−ＩＣとセラミック基板との接続について
も１つの工程が必要であり、リードタイムが長くコスト
がかかるという欠点があった。
も１つの工程が必要であり、リードタイムが長くコスト
がかかるという欠点があった。
本発明の目的はＴＡＢ−ＩＣの選別用パッドを利用して
接続用端子に接続するようにして上記の欠点を改善した
電子部品の実装構造を提供することにある。
接続用端子に接続するようにして上記の欠点を改善した
電子部品の実装構造を提供することにある。
本発明の電子部品の実装構造は、穴のあいた選別用パッ
ドとリードを有するＩＣと、前記穴の位置と対応する位
置に接続用端子を設けたセラミック基板とを有し、前記
穴に前記接続用端子を挿入した後で前記ＩＣを封止用樹
脂にて封止して構成される。
ドとリードを有するＩＣと、前記穴の位置と対応する位
置に接続用端子を設けたセラミック基板とを有し、前記
穴に前記接続用端子を挿入した後で前記ＩＣを封止用樹
脂にて封止して構成される。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図であり、第２図は
実装状態を示す斜視図である０図において選別用パッド
７に穴のあいたＴＡＢ−ＩＣＩは、セラミック基板４上
に選別用パッド７の穴の位置と同じ位置に設けられた接
続用端子２に、選別用パッド７の穴によって位置決めさ
れ実装される。
実装状態を示す斜視図である０図において選別用パッド
７に穴のあいたＴＡＢ−ＩＣＩは、セラミック基板４上
に選別用パッド７の穴の位置と同じ位置に設けられた接
続用端子２に、選別用パッド７の穴によって位置決めさ
れ実装される。
ＴＡＢ−ＩＣＩの半導体素子８はセラミック基板４に導
伝性接着剤によって接続される。ＴＡＢ・ＩＣＩのリー
ド９とセラミック基板４の接続用端子２の接続は、選別
用パッド７の穴によって位置決めされて穴に接続用端子
２が挿入された後で選別用パッド７の材質であるはんだ
等を熱をかけて溶かし、はんだによる接続を行う。その
後、ＴＡＢ−ＩＣＩ全体をおおう様に絶縁体の封止樹脂
３によりＴＡＢ−ＩＣＩを封止し、セラミック基板４の
反対側に良熱伝導材料によって作られたヒートシンク５
を接続して半導体素子８に発生する熱を放熱する。
伝性接着剤によって接続される。ＴＡＢ・ＩＣＩのリー
ド９とセラミック基板４の接続用端子２の接続は、選別
用パッド７の穴によって位置決めされて穴に接続用端子
２が挿入された後で選別用パッド７の材質であるはんだ
等を熱をかけて溶かし、はんだによる接続を行う。その
後、ＴＡＢ−ＩＣＩ全体をおおう様に絶縁体の封止樹脂
３によりＴＡＢ−ＩＣＩを封止し、セラミック基板４の
反対側に良熱伝導材料によって作られたヒートシンク５
を接続して半導体素子８に発生する熱を放熱する。
以上説明したように本発明はＴＡＢ−ＩＣを切断成形せ
ずにセラミック基板に実装するので、切断・成形の工程
が必要ない、また選別パッドの穴にセラミック基板の接
続用端子を位置決めするので、確実に位置が合う０選別
用パッドはすす等の材質であるので、加熱してすす等を
溶かし接続用端子と接続することができる。したがって
接続する為の特別の工程が必要ない。
ずにセラミック基板に実装するので、切断・成形の工程
が必要ない、また選別パッドの穴にセラミック基板の接
続用端子を位置決めするので、確実に位置が合う０選別
用パッドはすす等の材質であるので、加熱してすす等を
溶かし接続用端子と接続することができる。したがって
接続する為の特別の工程が必要ない。
また、ＴＡＢ・ＩＣをそのまま使用するのでリードを成
形する必要がなくパッケージを薄くすることが出来る。
形する必要がなくパッケージを薄くすることが出来る。
さらにリード成形の工程がないので成形不良もなくなる
。そして成形せずにＴＡＢ・ＩＣでの保管・取扱いがで
きるので特別な注意は不要である。
。そして成形せずにＴＡＢ・ＩＣでの保管・取扱いがで
きるので特別な注意は不要である。
またさらにセラミック基板上に配線パターンを設ける必
要がなく接続用端子のみを設ければよいので、コストが
安くなるという効果がある。
要がなく接続用端子のみを設ければよいので、コストが
安くなるという効果がある。
第１図は本発明による電子部品の実装構造を示す縦断面
図、第２図は本発明の実装状態を示す斜視図、第３図は
従来の電子部品の実装構造を示す断面図である。 １・・・ＴＡＢ−ＩＣ１２・・・接続用端子、３・・・
封止用樹脂、４・・・セラミック基板、７・・・選別用
パッド、９・・・リード。
図、第２図は本発明の実装状態を示す斜視図、第３図は
従来の電子部品の実装構造を示す断面図である。 １・・・ＴＡＢ−ＩＣ１２・・・接続用端子、３・・・
封止用樹脂、４・・・セラミック基板、７・・・選別用
パッド、９・・・リード。
Claims (1)
- 穴のあいた選別用パッドとリードを有するＩＣと、前記
穴の位置と対応する位置に接続用端子を設けたセラミッ
ク基板とを有し、前記穴に前記接続用端子を挿入した後
で前記ＩＣを封止用樹脂にて封止したことを特徴とする
電子部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63034460A JPH01208851A (ja) | 1988-02-16 | 1988-02-16 | 電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63034460A JPH01208851A (ja) | 1988-02-16 | 1988-02-16 | 電子部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01208851A true JPH01208851A (ja) | 1989-08-22 |
Family
ID=12414859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63034460A Pending JPH01208851A (ja) | 1988-02-16 | 1988-02-16 | 電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01208851A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2651373A1 (fr) * | 1989-08-28 | 1991-03-01 | Mitsubishi Electric Corp | Dispositif a semi-conducteurs a boitier en resine. |
| JPH03293739A (ja) * | 1990-04-12 | 1991-12-25 | Toshiba Corp | 半導体装置 |
| JPH0955399A (ja) * | 1995-08-10 | 1997-02-25 | Nec Corp | 半導体パッケージ及びその実装方法 |
-
1988
- 1988-02-16 JP JP63034460A patent/JPH01208851A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2651373A1 (fr) * | 1989-08-28 | 1991-03-01 | Mitsubishi Electric Corp | Dispositif a semi-conducteurs a boitier en resine. |
| JPH03293739A (ja) * | 1990-04-12 | 1991-12-25 | Toshiba Corp | 半導体装置 |
| JPH0955399A (ja) * | 1995-08-10 | 1997-02-25 | Nec Corp | 半導体パッケージ及びその実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190981B1 (ko) | 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임 | |
| US5275975A (en) | Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material | |
| JP3672280B2 (ja) | スルーホール電極付き電子部品の製造方法 | |
| EP0155044A2 (en) | Plastic pin grid array chip carrier | |
| JPH03165545A (ja) | 高性能オーバーモールド型電子デバイス及びその製造方法 | |
| US20050201062A1 (en) | Apparatus and method for attaching a heat sink to an integrated circuit module | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPH01208851A (ja) | 電子部品の実装構造 | |
| JP2895504B2 (ja) | 半導体装置 | |
| JPH0473297B2 (ja) | ||
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JP2553665B2 (ja) | 半導体装置 | |
| JPS62142338A (ja) | 半導体装置用パツケ−ジ | |
| GB2202675A (en) | Semiconductor chip carriers | |
| KR200276091Y1 (ko) | 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형 | |
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JPH04124860A (ja) | 半導体パッケージ | |
| JPH01220801A (ja) | チップ状電気素子 | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPH06163760A (ja) | 放熱スラグを有した電子部品搭載用基板 | |
| JPS6387794A (ja) | 回路基板のリフロ−半田付用当て具及び半田付方法 | |
| JPS6236385B2 (ja) | ||
| JPS6151852A (ja) | プリント基板およびその製造方法 | |
| JPH01198040A (ja) | 半導体素子の実装法 |