JPH01198040A - 半導体素子の実装法 - Google Patents
半導体素子の実装法Info
- Publication number
- JPH01198040A JPH01198040A JP2441988A JP2441988A JPH01198040A JP H01198040 A JPH01198040 A JP H01198040A JP 2441988 A JP2441988 A JP 2441988A JP 2441988 A JP2441988 A JP 2441988A JP H01198040 A JPH01198040 A JP H01198040A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- mounting
- metal
- mounting surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000007789 sealing Methods 0.000 claims abstract description 10
- 239000011347 resin Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 16
- 238000005476 soldering Methods 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 230000005855 radiation Effects 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 241000234282 Allium Species 0.000 description 1
- 235000002732 Allium cepa var. cepa Nutrition 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000005536 corrosion prevention Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、例えば制御機器のプリント基板上に実装さ
れる半導体素子の実装法に関し、さらに詳しくは放熱性
能に富む半導体素子の実装法に関する。。
れる半導体素子の実装法に関し、さらに詳しくは放熱性
能に富む半導体素子の実装法に関する。。
（ロ）従来の技術
一般に、半導体素子を基板上に実装する手段としては、
フリップチップ実装法等が採用されている。
フリップチップ実装法等が採用されている。
この実装法は例えば第４図に示すように、半導体素子４
１の素子装着面に周囲を保護７１１４２で囲んだ半導体
素子型＠４３を設け、この電極４３対応上に、接着層薄
膜４４、拡散防止膜４５を介して、小さな導電性金属粒
の金属突起４６を付着し、この金属突起４６を介して基
板４７表面の基板導体４８上に、第５図に示すように、
上述の半導体素子４１の金属突起４５を対向させ、この
相互の対向部分をハンダ４９付けして実装している。
１の素子装着面に周囲を保護７１１４２で囲んだ半導体
素子型＠４３を設け、この電極４３対応上に、接着層薄
膜４４、拡散防止膜４５を介して、小さな導電性金属粒
の金属突起４６を付着し、この金属突起４６を介して基
板４７表面の基板導体４８上に、第５図に示すように、
上述の半導体素子４１の金属突起４５を対向させ、この
相互の対向部分をハンダ４９付けして実装している。
しかし、このようにして実装された半導体素子を使用し
たとき、この半導体素子自体が発熱する通電時の放熱作
用は、主に基板側に対して放熱されるが、この場合、小
さな金属突起を介してしか放熱できないため、この半導
体素子の性能を維持するには半導体素子に通電する電流
容量に自ずと限界が生じ、小電流に制約されていた。こ
とに、高温環境下や温度サイクルの激しい環境下では適
用できなかった。
たとき、この半導体素子自体が発熱する通電時の放熱作
用は、主に基板側に対して放熱されるが、この場合、小
さな金属突起を介してしか放熱できないため、この半導
体素子の性能を維持するには半導体素子に通電する電流
容量に自ずと限界が生じ、小電流に制約されていた。こ
とに、高温環境下や温度サイクルの激しい環境下では適
用できなかった。
さらに、半導体素子を実装するとき、金属突起の大きさ
が異なると、これに伴って実装高さに変動が生じて不安
定な実装となるため、金属突起の製作に高精度を要して
いた。このため、実装に際して種々の制約を受け、歩留
りの低下やコスト高となる問題を有していた。
が異なると、これに伴って実装高さに変動が生じて不安
定な実装となるため、金属突起の製作に高精度を要して
いた。このため、実装に際して種々の制約を受け、歩留
りの低下やコスト高となる問題を有していた。
（ハ）発明が解決しようとする問題点
この発明は、十分に大きな放熱作用を得ることができ、
しかも金属突起を容易に製作することができる半導体素
子の実装法であることを目的としている。
しかも金属突起を容易に製作することができる半導体素
子の実装法であることを目的としている。
（ニ）問題点を解決するための手段
この発明は、基板上に導通用の金属突起を介して半導体
素子を実装する半導体素子の実装法であって、前記金属
突起を半導体素子の素子装着面に突設し、この素子装着
面との平面対接を許容して前記金属突起を挿入許容する
スルーホールを前記基板の実装面に形成し、この基板上
に半導体素子を実装して、前記金属突起とスルーホール
との導通対応部をハンダ付けすると共に、基板上の半導
体素子を封止用樹脂で封止固定する半導体素子の実装法
で構成している。
素子を実装する半導体素子の実装法であって、前記金属
突起を半導体素子の素子装着面に突設し、この素子装着
面との平面対接を許容して前記金属突起を挿入許容する
スルーホールを前記基板の実装面に形成し、この基板上
に半導体素子を実装して、前記金属突起とスルーホール
との導通対応部をハンダ付けすると共に、基板上の半導
体素子を封止用樹脂で封止固定する半導体素子の実装法
で構成している。
（ホ）発明の作用
この発明によれば、基板上に設けたスルーホールに、半
導体素子の金属突起を挿入対応させて、基板の実装面と
半導体素子の素子装着面とを平面対接させた状態で、挿
入対応させた導通対応部を −ハンダ付けすると共に
、半導体素子を封止用樹脂で基板上に封止固定して実装
する。
導体素子の金属突起を挿入対応させて、基板の実装面と
半導体素子の素子装着面とを平面対接させた状態で、挿
入対応させた導通対応部を −ハンダ付けすると共に
、半導体素子を封止用樹脂で基板上に封止固定して実装
する。
（へ）発明の効果
この結果、基板上に半導体素子が平面対接した状態で実
装され、この平面対接による実装により、半導体素子は
放熱面積を十分に広くとった高放熱作用が得られ、電流
容量を増大することができる。
装され、この平面対接による実装により、半導体素子は
放熱面積を十分に広くとった高放熱作用が得られ、電流
容量を増大することができる。
また、半導体素子の金属突起は基板のスルーホールに挿
入されて実装部間が平面対接されるため、金属突起の大
きさに拘らず、実装方向の寸法精度は常に一定となり、
金属突起の製作精度に制約を受けなくなる０例えば、金
属突起の製作が容易なワイヤボンディング法の使用が可
能となり、それゆえ歩留りの向上と低コスト化とが確実
に図れる。
入されて実装部間が平面対接されるため、金属突起の大
きさに拘らず、実装方向の寸法精度は常に一定となり、
金属突起の製作精度に制約を受けなくなる０例えば、金
属突起の製作が容易なワイヤボンディング法の使用が可
能となり、それゆえ歩留りの向上と低コスト化とが確実
に図れる。
さらに、基板上の半導体素子を封止用樹脂で封止固定す
るため、導電対応部の腐蝕防止効果が同時に得られる。
るため、導電対応部の腐蝕防止効果が同時に得られる。
（ト）実施例
この発明の一実施例を以下図面に基づいて詳述する。
図面はＩＣチップに用いられる半導体素子の実装法を示
し、第１図および第２図において、この半導体素子１１
の実装予備処理として、先ず、半導体素子１１の素子装
着面１２に相当する下面に防食用の保護［１３を形成し
、この保護１１ｉ１３を切欠いた両側一部に各型＠１４
．１４を設け、これら電極１４．１４対応上に小さな導
電性金属粒の金属突起１５．１５をワイヤボンディング
法によって付着形成する。
し、第１図および第２図において、この半導体素子１１
の実装予備処理として、先ず、半導体素子１１の素子装
着面１２に相当する下面に防食用の保護［１３を形成し
、この保護１１ｉ１３を切欠いた両側一部に各型＠１４
．１４を設け、これら電極１４．１４対応上に小さな導
電性金属粒の金属突起１５．１５をワイヤボンディング
法によって付着形成する。
一方、上述の半導体素子１１を実装するためのプリント
基板１６の予備処理としては、上述の金属突起１５．１
５と対応する各位置に小さなスルーホール１７．１７を
レーザ形成等によって開口し、このスルーホール１７．
１７の内表面には、該基板１６上のプリント配線と接続
した基板導体１８をパターン形成する。
基板１６の予備処理としては、上述の金属突起１５．１
５と対応する各位置に小さなスルーホール１７．１７を
レーザ形成等によって開口し、このスルーホール１７．
１７の内表面には、該基板１６上のプリント配線と接続
した基板導体１８をパターン形成する。
上述のスルーホール１７．１７を設けることにより、該
スルーホール１７．１７に金属突起１５゜１５を挿入許
容して、半導体素子１１の素子装着面１２の全体を、基
板１６の実装面１９に平面対接させて、半導体素子１１
の放熱面積を広く設定して放熱性能を高め、これにより
半導体素子１１に対する通電容量の増大を可能にしてい
る。
スルーホール１７．１７に金属突起１５゜１５を挿入許
容して、半導体素子１１の素子装着面１２の全体を、基
板１６の実装面１９に平面対接させて、半導体素子１１
の放熱面積を広く設定して放熱性能を高め、これにより
半導体素子１１に対する通電容量の増大を可能にしてい
る。
そして、実装された半導体素子１１の外周囲を、防食用
の封止用樹脂２０で封止固定し、かつ金属突起１５．１
５とスルーホール１７．１７との各導通対応部２１．２
１をハンダ２２付けすることにより、半導体素子１１は
プリント基板１６上に実装される。
の封止用樹脂２０で封止固定し、かつ金属突起１５．１
５とスルーホール１７．１７との各導通対応部２１．２
１をハンダ２２付けすることにより、半導体素子１１は
プリント基板１６上に実装される。
またこの場合、残留空気による腐蝕の発生を防ぐため、
実装初期からハンダ２２付は終了時まで、ヘリウムガス
２３等を用いた不活性ガス雰囲気中でハンダ付けして、
導通対応部２１．２１の導通信頼性を高めるようにして
いる。
実装初期からハンダ２２付は終了時まで、ヘリウムガス
２３等を用いた不活性ガス雰囲気中でハンダ付けして、
導通対応部２１．２１の導通信頼性を高めるようにして
いる。
また、金属突起１５がスルーホール１７に挿入された状
態で、半導体素子１１が基板１６に実装されるため、金
属突起１５の大きさに影響されず、この結果、金属突起
１５に対する高寸法精度を要しなくなり、金属突起の製
作が容易なワイヤボンディング法による金属突起の製作
が可能となる。
態で、半導体素子１１が基板１６に実装されるため、金
属突起１５の大きさに影響されず、この結果、金属突起
１５に対する高寸法精度を要しなくなり、金属突起の製
作が容易なワイヤボンディング法による金属突起の製作
が可能となる。
このワイヤボンディング法は、第３図Ａ〜Ｄに示す通り
、先ず、 第３図Ａでワイヤ３１を支持するキャピラリ３２の下面
よりワイヤ３１の下端を一定量突出させた状態で、該キ
ャピラリ３２を下動させて、その下部側方に対応するト
ーチ３３の火炎３４にワイヤ３１の下端を近接させて、
該ワイヤ３１の下端を加熱し、加熱されたワイヤ３１の
下端は次第に溶融されて溶融球状化部３５を形成する。
、先ず、 第３図Ａでワイヤ３１を支持するキャピラリ３２の下面
よりワイヤ３１の下端を一定量突出させた状態で、該キ
ャピラリ３２を下動させて、その下部側方に対応するト
ーチ３３の火炎３４にワイヤ３１の下端を近接させて、
該ワイヤ３１の下端を加熱し、加熱されたワイヤ３１の
下端は次第に溶融されて溶融球状化部３５を形成する。
この溶融球状化部３５を形成すると、
第３図Ｂでキャピラリ３２を下動させて、半導体素子１
１上の電極１４上に押付けることにより、電極１４上に
金属突起１５が溶融固着される。この金属突起１５を固
着した後は、 第３図Ｃでキャピラリ３２を水平郡動させることにより
、金属突起１５とワイヤ３１との接続部間を水平方向に
切断する。切断後は、 第３図りに示すように、キャピラリ３２を元の上動位置
に復帰させて、半導体素子１１上に所定の金属突起１５
が形成される。
１上の電極１４上に押付けることにより、電極１４上に
金属突起１５が溶融固着される。この金属突起１５を固
着した後は、 第３図Ｃでキャピラリ３２を水平郡動させることにより
、金属突起１５とワイヤ３１との接続部間を水平方向に
切断する。切断後は、 第３図りに示すように、キャピラリ３２を元の上動位置
に復帰させて、半導体素子１１上に所定の金属突起１５
が形成される。
上述のように、プリント基板上に設けたスルーホールに
、半導体素子の金属突起を対応させて、プリント基板の
実装面と半導体素子の素子装着面とを平面対接させた状
態で、その導通対応部をハンダ付けすると共に、半導体
素子を封止用樹脂でプリント基板上に封止固定して実装
するため、プリント基板上に半導体素子が平面対接した
状態で実装されて、半導体素子の放熱面積を十分に広く
とった高放熱性能を有して、電流容量を増大することが
できる。
、半導体素子の金属突起を対応させて、プリント基板の
実装面と半導体素子の素子装着面とを平面対接させた状
態で、その導通対応部をハンダ付けすると共に、半導体
素子を封止用樹脂でプリント基板上に封止固定して実装
するため、プリント基板上に半導体素子が平面対接した
状態で実装されて、半導体素子の放熱面積を十分に広く
とった高放熱性能を有して、電流容量を増大することが
できる。
また、半導体素子の金属突起はプリント基板のスルーホ
ールに挿入した状態で実装されるため、金属突起の大き
さに拘らず、実装方向の寸法精度は常に一定となって安
定した実装が可能になり、現状のように金属突起の製作
精度に制約を受けることがなくなり、金属突起の製作が
容易なワイヤボンディング法の使用が可能となって、歩
留りの向上と低コスト化とが確実に図れる。さらに、プ
リント基板上の半導体素子を封止用樹脂で封止固定して
、導電対応部の腐蝕防止性能を高めることができる。
ールに挿入した状態で実装されるため、金属突起の大き
さに拘らず、実装方向の寸法精度は常に一定となって安
定した実装が可能になり、現状のように金属突起の製作
精度に制約を受けることがなくなり、金属突起の製作が
容易なワイヤボンディング法の使用が可能となって、歩
留りの向上と低コスト化とが確実に図れる。さらに、プ
リント基板上の半導体素子を封止用樹脂で封止固定して
、導電対応部の腐蝕防止性能を高めることができる。
【図面の簡単な説明】
図面はこの発明の一実施例を示し、
第１図は半導体素子の実装状態を示す縦断面図、第２図
は半導体素子実装前のプリント基板との対応状態を示す
ｍ断面図、 第３図Ａ〜Ｄはワイヤボンディング法による金属突起の
形成状態を示す説明図、 第４図は従来の半導体素子実装前の基板との対応状態を
示す縦断面図、 第５図は従来の半導体素子の実装状態を示す縦断面図で
ある。 １１・・・半導体素子 １２・・・素子装着面１５
・・・金属突起 １６・・・プリント基板１７・
・・スルーホール １８・・・基板導体１９・・・実
装面 ２０・・・封止用樹脂２１・・・導通対
応部 ２２・・・ハンダ第１図 千尋へ素子の実襞朕Ｐｌ方示す縦訴面図ノ 第４図 ｄヌみ千鮪菓子互の駄との戊應と尽す縦断面図従来のヂ
禅株寒子の突変Ａ力駈ま示Ｉｔ面図ムに にＪシ （Ａ） （Ｃ） ５企凰突起の形成状葱と示す証明図 ＣＤ）
は半導体素子実装前のプリント基板との対応状態を示す
ｍ断面図、 第３図Ａ〜Ｄはワイヤボンディング法による金属突起の
形成状態を示す説明図、 第４図は従来の半導体素子実装前の基板との対応状態を
示す縦断面図、 第５図は従来の半導体素子の実装状態を示す縦断面図で
ある。 １１・・・半導体素子 １２・・・素子装着面１５
・・・金属突起 １６・・・プリント基板１７・
・・スルーホール １８・・・基板導体１９・・・実
装面 ２０・・・封止用樹脂２１・・・導通対
応部 ２２・・・ハンダ第１図 千尋へ素子の実襞朕Ｐｌ方示す縦訴面図ノ 第４図 ｄヌみ千鮪菓子互の駄との戊應と尽す縦断面図従来のヂ
禅株寒子の突変Ａ力駈ま示Ｉｔ面図ムに にＪシ （Ａ） （Ｃ） ５企凰突起の形成状葱と示す証明図 ＣＤ）
Claims (1)
- （１）基板上に導通用の金属突起を介して半導体素子を
実装する半導体素子の実装法であつて、前記金属突起を
半導体素子の素子装着面に突設し、この素子装着面との
平面対接を許容して前記金属突起を挿入許容するスルー
ホールを前記基板の実装面に形成し、この基板上に半導
体素子を実装して、前記金属突起とスルーホールとの導
通対応部をハンダ付けすると共に、基板上の半導体素子
を封止用樹脂で封止固定する半導体素子の実装法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2441988A JPH01198040A (ja) | 1988-02-03 | 1988-02-03 | 半導体素子の実装法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2441988A JPH01198040A (ja) | 1988-02-03 | 1988-02-03 | 半導体素子の実装法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01198040A true JPH01198040A (ja) | 1989-08-09 |
Family
ID=12137634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2441988A Pending JPH01198040A (ja) | 1988-02-03 | 1988-02-03 | 半導体素子の実装法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01198040A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047031A1 (en) * | 1996-06-07 | 1997-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for mounting semiconductor chip |
| JP2019021919A (ja) * | 2017-07-11 | 2019-02-07 | エルジー イノテック カンパニー リミテッド | 発光素子パッケージ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59143353A (ja) * | 1983-02-04 | 1984-08-16 | Sharp Corp | 電子部品の構造 |
| JPS60262434A (ja) * | 1984-06-08 | 1985-12-25 | Toshiba Corp | 半導体装置 |
-
1988
- 1988-02-03 JP JP2441988A patent/JPH01198040A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59143353A (ja) * | 1983-02-04 | 1984-08-16 | Sharp Corp | 電子部品の構造 |
| JPS60262434A (ja) * | 1984-06-08 | 1985-12-25 | Toshiba Corp | 半導体装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047031A1 (en) * | 1996-06-07 | 1997-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for mounting semiconductor chip |
| EP0844657A1 (en) * | 1996-06-07 | 1998-05-27 | Matsushita Electric Industrial Co., Ltd. | Method for mounting semiconductor chip |
| EP0844657A4 (en) * | 1996-06-07 | 1999-04-14 | Matsushita Electric Ind Co Ltd | METHOD FOR MOUNTING A SEMICONDUCTOR CHIP |
| US6051093A (en) * | 1996-06-07 | 2000-04-18 | Matsushita Electric Industrial Co., Ltd. | Mounting method of semiconductor element |
| US6531022B1 (en) | 1996-06-07 | 2003-03-11 | Matsushita Electric Industrial Co., Ltd. | Mounting method of semiconductor element |
| KR100457609B1 (ko) * | 1996-06-07 | 2005-01-15 | 마쯔시다덴기산교 가부시키가이샤 | 반도체소자의실장방법 |
| JP2019021919A (ja) * | 2017-07-11 | 2019-02-07 | エルジー イノテック カンパニー リミテッド | 発光素子パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1095201C (zh) | 带有导热支持元件的电子封装件及其制造方法 | |
| JP3272587B2 (ja) | 電気部品パッケージ | |
| JPH08213780A (ja) | 電気部品用パッケージ | |
| KR960019670A (ko) | 반도체칩 패키지 및 그의 제조 방법 | |
| CN109755197A (zh) | 封装结构及其形成方法 | |
| JP2002026195A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH01198040A (ja) | 半導体素子の実装法 | |
| JPH01315167A (ja) | 半導体装置 | |
| JPH10163267A (ja) | バンプ付きワークの実装方法および実装基板 | |
| JPH1051034A (ja) | 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板 | |
| JP2001223452A (ja) | 回路基板 | |
| JPH06268086A (ja) | 半導体集積回路装置およびそれが装着されるプリント基板 | |
| JPS62134945A (ja) | モ−ルドトランジスタ | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JP2005072098A (ja) | 半導体装置 | |
| KR20190037573A (ko) | 반도체칩 실장방법 및 반도체칩 패키지 | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| JPS6112095A (ja) | 混成集積回路装置 | |
| JPH04269841A (ja) | 半導体装置 | |
| JPH01208851A (ja) | 電子部品の実装構造 | |
| JPS623984B2 (ja) | ||
| JPH02234457A (ja) | 放熱体を有する半導体装置用パッケージ | |
| TW594948B (en) | Package for an electrical device | |
| JPS6217382B2 (ja) | ||
| JPH0260191A (ja) | 電気部品を無半田実装可能な配線基板 |