JPS6184841A - 半導体装置の外囲器 - Google Patents
半導体装置の外囲器Info
- Publication number
- JPS6184841A JPS6184841A JP20668384A JP20668384A JPS6184841A JP S6184841 A JPS6184841 A JP S6184841A JP 20668384 A JP20668384 A JP 20668384A JP 20668384 A JP20668384 A JP 20668384A JP S6184841 A JPS6184841 A JP S6184841A
- Authority
- JP
- Japan
- Prior art keywords
- frame bed
- holes
- frame
- semiconductor pellet
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の外囲器、特にプラスチック等のモ
ールド樹脂によって封止する半導体装置の外囲器に関す
る。
ールド樹脂によって封止する半導体装置の外囲器に関す
る。
一般に半導体ペレットをモールド樹脂封止する場合、フ
レームベッド上にマウントし、ワイヤボンディングを行
い、樹脂封止を行うことになる。
レームベッド上にマウントし、ワイヤボンディングを行
い、樹脂封止を行うことになる。
この場合、フレームベッドは通常金属であり、モールド
樹脂と金属とは熱膨張率が異なるため、封止時に応力歪
みが加わりモールド樹脂にクラックが生じることがある
。この応力を緩和Ｊるためのいくつかの方法が従来提案
されている。１つの方法は第２図に示すようにフレーム
ベッド１の１？１辺部に切欠部４を設ける方法である。
樹脂と金属とは熱膨張率が異なるため、封止時に応力歪
みが加わりモールド樹脂にクラックが生じることがある
。この応力を緩和Ｊるためのいくつかの方法が従来提案
されている。１つの方法は第２図に示すようにフレーム
ベッド１の１？１辺部に切欠部４を設ける方法である。
このような切欠部によって応力を吸収緩和することがで
きる。
きる。
別な方法として第３図（ａ＞に示すようにフレームベッ
ド１の裏側にエツチングにより溝５を設ける方法がある
。第３図（ｂ）はこのフレームベツドを切Ｉｌｉ￥ＡＹ
Ｙ′に沿って切断した断面図である。
ド１の裏側にエツチングにより溝５を設ける方法がある
。第３図（ｂ）はこのフレームベツドを切Ｉｌｉ￥ＡＹ
Ｙ′に沿って切断した断面図である。
この溝５は、半導体ペレットをマウントするためのマウ
ント剤が流れ出ないようにフレームベッド１を貫通しな
い程度の深さにエツチングされる。
ント剤が流れ出ないようにフレームベッド１を貫通しな
い程度の深さにエツチングされる。
前述の第２図に示ず方法では、半導体ペレットの大ぎさ
に比べてフレームベッドの大きさをかなり大さくしなけ
ればならない。これは切欠部４の上に半導体ペレットが
載った場合、ワイヤボンディング時に半導体ペレットが
たわみ、クラックが生ずるおそれがあるので、切欠部４
を避けて半導体ペレットをマウントする必要があるため
である。
に比べてフレームベッドの大きさをかなり大さくしなけ
ればならない。これは切欠部４の上に半導体ペレットが
載った場合、ワイヤボンディング時に半導体ペレットが
たわみ、クラックが生ずるおそれがあるので、切欠部４
を避けて半導体ペレットをマウントする必要があるため
である。
従って半導体ペレットをマウントした状態では、フレー
ムベッドはその周囲にがなり余分な領域をもつことにな
る。これはモールド樹脂封止後の半導体装置の外囲器を
大きくしてしまうだけでなく次のような欠点をもつ。ま
ず第１に、ボンディングワイヤが長くなる点である。フ
レームベッドの周囲に余分な領域ができるため、その分
ワイヤボンディングする距離が増えるのである。これは
ワイヤ損傷の原因ともなり、またコストの面からも好ま
しくない。第２に、アセンブリ上の問題がある。一般に
１つのフレームベッドは何種類かの半導体ペレットに共
通して用いられるが、切欠部があるために適用できる半
導体ペレットの大きさが制限され、アセンブリ上の自由
庇が減少してしまうのである。以上のような点で、第２
図に示す切欠部を設ける方法には、フレームベッド面積
を有効利用できないという欠点があるといえる。
ムベッドはその周囲にがなり余分な領域をもつことにな
る。これはモールド樹脂封止後の半導体装置の外囲器を
大きくしてしまうだけでなく次のような欠点をもつ。ま
ず第１に、ボンディングワイヤが長くなる点である。フ
レームベッドの周囲に余分な領域ができるため、その分
ワイヤボンディングする距離が増えるのである。これは
ワイヤ損傷の原因ともなり、またコストの面からも好ま
しくない。第２に、アセンブリ上の問題がある。一般に
１つのフレームベッドは何種類かの半導体ペレットに共
通して用いられるが、切欠部があるために適用できる半
導体ペレットの大きさが制限され、アセンブリ上の自由
庇が減少してしまうのである。以上のような点で、第２
図に示す切欠部を設ける方法には、フレームベッド面積
を有効利用できないという欠点があるといえる。
一方、前述の第３図に示す方法にも欠点がある。
まず第１に余分なエツチング工程が必要になるため余分
な時間とコストがかかる点である。第２にエツチング処
理による溝形成を行った場合、８満ごとに深さが一様で
なく、かたよりを生じやすい点である。このようなかた
よりは製造ロフトによる効果のバラツキを生じ好ましく
ない。
な時間とコストがかかる点である。第２にエツチング処
理による溝形成を行った場合、８満ごとに深さが一様で
なく、かたよりを生じやすい点である。このようなかた
よりは製造ロフトによる効果のバラツキを生じ好ましく
ない。
そこで本発明はフレームベッド面積を有効に利用でき、
製造工程に必要な時間とコストを最小限におさえること
ができ、しかもモールド樹脂封止時にかかる応力を一様
に分散して、かつ、製造ロット毎のバラツキがなくクラ
ンクの発生を防止することのできる半導体装置の外囲器
を提供することを目的とする。
製造工程に必要な時間とコストを最小限におさえること
ができ、しかもモールド樹脂封止時にかかる応力を一様
に分散して、かつ、製造ロット毎のバラツキがなくクラ
ンクの発生を防止することのできる半導体装置の外囲器
を提供することを目的とする。
（発明の概要〕
本発明の特徴は半導体装置の外囲器において、半導体゛
ペレットを載せるフレームベッドに、その厚み方向に貫
通した孔をあけ、この孔をおおうようにこのフレームベ
ッドの上に層状部材をのせ、この層状部材の上に半導体
ペレットを固定するようにし、フレームベッド面積を有
効に利用するとともに製造工程に必要な時間とコストを
最小限におさえ、しかもモールド樹脂封止時にかかる応
力を一様に分散してクラックの発生を防止できるように
した点にある。
ペレットを載せるフレームベッドに、その厚み方向に貫
通した孔をあけ、この孔をおおうようにこのフレームベ
ッドの上に層状部材をのせ、この層状部材の上に半導体
ペレットを固定するようにし、フレームベッド面積を有
効に利用するとともに製造工程に必要な時間とコストを
最小限におさえ、しかもモールド樹脂封止時にかかる応
力を一様に分散してクラックの発生を防止できるように
した点にある。
以下本発明を第１図に示す実施例に基づいて説明する。
第１図（ａ）は本実施例の上面図、第２図（ｂ）はこれ
を切断線×Ｘ′に沿って切断した断面図である。フレー
ムベッド１はリードフレームと一体となって打扱かれる
金属性の仮であり、この打抜き工程の際に貫通孔３が同
時に形成される。このフレームベッド１の上に、ｄ通孔
３をふさぐようにポリイミド層２が設けられる。通常フ
レームベッドの厚みは１５０〜２５０μｍ程度、ポリイ
ミド層２の厚みは１００μｍ程度にする。
を切断線×Ｘ′に沿って切断した断面図である。フレー
ムベッド１はリードフレームと一体となって打扱かれる
金属性の仮であり、この打抜き工程の際に貫通孔３が同
時に形成される。このフレームベッド１の上に、ｄ通孔
３をふさぐようにポリイミド層２が設けられる。通常フ
レームベッドの厚みは１５０〜２５０μｍ程度、ポリイ
ミド層２の厚みは１００μｍ程度にする。
半導体ペレットはこのポリイミド層２の上に固定される
。このようにフレームベッド１に貫通孔３を設けたため
に、モールド樹脂封止時の応力が効果的に分散され、ク
ラックの発生を防ぐことができる。また、ポリイミド層
２が貫通孔３をふさいでいるため、半導体ペレットを固
定するためのマウント剤が貫通孔３に流れ込む弊害もな
い。なお、貫通孔３をふさぐための層状部材として、こ
こではポリイミド層２を用いたが、マウント剤が貫通孔
３に流れ込むのを防ぐ機能を果すものであれば、他のど
のような材質のものを用いてもよい。また貫通孔３は第
１図（ａ）には円形の例を示したが、第１図（ｃ）、（
ｃｌ）に示すように十字形、矩形にしてもよい。ただ、
応力を一様分散させるためには対称形とするのが好まし
く、特に四隅および中央部に設けると効宋的である。
。このようにフレームベッド１に貫通孔３を設けたため
に、モールド樹脂封止時の応力が効果的に分散され、ク
ラックの発生を防ぐことができる。また、ポリイミド層
２が貫通孔３をふさいでいるため、半導体ペレットを固
定するためのマウント剤が貫通孔３に流れ込む弊害もな
い。なお、貫通孔３をふさぐための層状部材として、こ
こではポリイミド層２を用いたが、マウント剤が貫通孔
３に流れ込むのを防ぐ機能を果すものであれば、他のど
のような材質のものを用いてもよい。また貫通孔３は第
１図（ａ）には円形の例を示したが、第１図（ｃ）、（
ｃｌ）に示すように十字形、矩形にしてもよい。ただ、
応力を一様分散させるためには対称形とするのが好まし
く、特に四隅および中央部に設けると効宋的である。
本発明に係るフレームベッド１の加工は、前述したよう
にリードフレームと一体となって貫通孔３ごと打抜くこ
とによって行われるため、特別なエツチング工程を行う
必要はなく、製造工程で余分な時間とコストが不要とな
る。また、貫通孔３（よエツチングではなく、打１友き
によって形成されるため、６孔ごとにかたよりが生ずる
こともなく、−ｔｉな応力分散を行うことができる。
にリードフレームと一体となって貫通孔３ごと打抜くこ
とによって行われるため、特別なエツチング工程を行う
必要はなく、製造工程で余分な時間とコストが不要とな
る。また、貫通孔３（よエツチングではなく、打１友き
によって形成されるため、６孔ごとにかたよりが生ずる
こともなく、−ｔｉな応力分散を行うことができる。
以上のとおり本発明によれば、半導体装置の外囲器にお
いて、フレームベッドの厚み方向に貫通した孔をあけ、
この孔をおおうように層状部材をのせるようにしたため
、フレームベッド面積を有効に利用し、製造工程に必要
な時間とコストを最小限にＪ５さえつつ、モールド樹脂
封止時にかかる応力を一様に分散してクラックの発生を
防止することができる。
いて、フレームベッドの厚み方向に貫通した孔をあけ、
この孔をおおうように層状部材をのせるようにしたため
、フレームベッド面積を有効に利用し、製造工程に必要
な時間とコストを最小限にＪ５さえつつ、モールド樹脂
封止時にかかる応力を一様に分散してクラックの発生を
防止することができる。
第１図は本発明の実施例を示す説明図、第２図および第
３図は従来の半導体装置のフレームベッドを示す説明図
である。 １・・・フレームベッド、２・・・ポリイミド層、３・
・・貫通孔、４・・・切欠部、５・・・溝。 出願人代理人 猪 股 情 死１図 （Ｃ） Ｃｄ＞第２図
３図は従来の半導体装置のフレームベッドを示す説明図
である。 １・・・フレームベッド、２・・・ポリイミド層、３・
・・貫通孔、４・・・切欠部、５・・・溝。 出願人代理人 猪 股 情 死１図 （Ｃ） Ｃｄ＞第２図
Claims (1)
- 【特許請求の範囲】 １、半導体ペレットを支持固定する半導体装置の外囲器
であつて、 厚み方向に貫通した孔を有し、前記半導体ペレットを載
せて支持するフレームベッドと、 前記フレームベッドの孔をおおうように前記フレームベ
ッドの上に設けられた層状部材と、を有することを特徴
とする半導体装置の外囲器。 ２、フレームベッドの材質が金属で、層状部材の材質が
ポリイミドであることを特徴とする特許請求の範囲第１
項記載の半導体装置の外囲器。 ３、孔がフレームベッドの四隅および中央部に設けられ
ていることを特徴とする特許請求の範囲第１項または第
２項記載の半導体装置の外囲器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20668384A JPS6184841A (ja) | 1984-10-02 | 1984-10-02 | 半導体装置の外囲器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20668384A JPS6184841A (ja) | 1984-10-02 | 1984-10-02 | 半導体装置の外囲器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184841A true JPS6184841A (ja) | 1986-04-30 |
Family
ID=16527379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20668384A Pending JPS6184841A (ja) | 1984-10-02 | 1984-10-02 | 半導体装置の外囲器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184841A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108244A (ja) * | 1986-10-24 | 1988-05-13 | Mitsubishi Cable Ind Ltd | 単一モ−ド光フアイバの遮断波長測定方法 |
| JPS63249341A (ja) * | 1987-04-06 | 1988-10-17 | Tomoegawa Paper Co Ltd | 半導体装置 |
| US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
| US5305179A (en) * | 1991-06-17 | 1994-04-19 | Fujitsu Limited | Surface-mounting type semiconductor package having an improved efficiency for heat dissipation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5295173A (en) * | 1976-02-06 | 1977-08-10 | Hitachi Ltd | Lead frame |
| JPS57133655A (en) * | 1981-02-10 | 1982-08-18 | Pioneer Electronic Corp | Lead frame |
| JPS5834932A (ja) * | 1981-08-26 | 1983-03-01 | Toshiba Corp | 半導体装置 |
-
1984
- 1984-10-02 JP JP20668384A patent/JPS6184841A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5295173A (en) * | 1976-02-06 | 1977-08-10 | Hitachi Ltd | Lead frame |
| JPS57133655A (en) * | 1981-02-10 | 1982-08-18 | Pioneer Electronic Corp | Lead frame |
| JPS5834932A (ja) * | 1981-08-26 | 1983-03-01 | Toshiba Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108244A (ja) * | 1986-10-24 | 1988-05-13 | Mitsubishi Cable Ind Ltd | 単一モ−ド光フアイバの遮断波長測定方法 |
| JPS63249341A (ja) * | 1987-04-06 | 1988-10-17 | Tomoegawa Paper Co Ltd | 半導体装置 |
| US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
| US5305179A (en) * | 1991-06-17 | 1994-04-19 | Fujitsu Limited | Surface-mounting type semiconductor package having an improved efficiency for heat dissipation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322429B2 (ja) | 半導体装置 | |
| EP0063811B1 (en) | A method for manufacturing a plastic encapsulated semiconductor device | |
| JPH06140548A (ja) | 樹脂封止型半導体装置 | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| JPS63273341A (ja) | 半導体装置 | |
| JPH0621317A (ja) | 半導体パッケージの製造方法 | |
| JPS6184841A (ja) | 半導体装置の外囲器 | |
| JPS6249742B2 (ja) | ||
| JPS60137042A (ja) | 樹脂封止形半導体装置 | |
| JPH043450A (ja) | 樹脂封止型半導体装置 | |
| JPS60186044A (ja) | 集積回路装置 | |
| JP2819282B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3229816B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3321357B2 (ja) | 半導体装置とその組み立て方法 | |
| JPH0423329Y2 (ja) | ||
| JPH0870087A (ja) | リードフレーム | |
| JP2870366B2 (ja) | リードフレームへのフィルム貼付け装置 | |
| JPS5812455Y2 (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH04168753A (ja) | 半導体装置 | |
| JP2964403B1 (ja) | リードフレームに半導体チップをマウントしたパッケージの製造方法 | |
| KR950013052B1 (ko) | 반도체 패키지 | |
| JP2582682B2 (ja) | リードフレームおよびその製造方法 | |
| JPH0234456B2 (ja) | ||
| JPH03209837A (ja) | 樹脂封止型半導体装置 | |
| JPH01307253A (ja) | ヒートシンク付半導体装置 |