JPS60186044A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS60186044A
JPS60186044A JP26166684A JP26166684A JPS60186044A JP S60186044 A JPS60186044 A JP S60186044A JP 26166684 A JP26166684 A JP 26166684A JP 26166684 A JP26166684 A JP 26166684A JP S60186044 A JPS60186044 A JP S60186044A
Authority
JP
Japan
Prior art keywords
integrated circuit
bar pad
circuit device
roughened
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26166684A
Other languages
English (en)
Inventor
ジヨン　ダブリユ．オーカツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS60186044A publication Critical patent/JPS60186044A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、一般に半導体集積回路（１’Ｃ）装置に関し
、特に粗面（又は織り地）仕上げが行われた而を持つバ
ーパッドを含むＩＣ装置に関する。
〈従来技術〉 半導体集積回路チップのサイズが大きくなると、完成し
た装置の集積度及び信頼度を決定する上で半導体集積回
路チップのパッケージング（実装）技術が重要な地位を
占めるようになった。大きなサイズのチップで、特にこ
のようなチップをプラスチックでカプセル封止する場合
におきる問題の１つにプラスチックパッケージによって
チップに熱膨張応力が加わるという現象がある。これは
、プラスチックと、半導体集積回路チップ及びバーパッ
ドとは、異なる膨張率で膨張及び収縮するので、これに
よってチップ周囲にせん断応力が加わる為におこる。即
ちこの応力がパッケージを変形させ、プラスチックとバ
ーパッドとを剥離させてしまうために、プラスチックは
、クラックをＪ３こしたり、その他のダメージを受ける
おそれがある。
この現象は、完成した装置の熱をさまず間にｔＩＲ著に
あられれる。
く問題点を解決する為の手段及び作用〉従って、本発明
は、チップのとりつ（プられない面を粗面化したバーパ
ッドを持つ半導体装置を提供することによって前述の多
数の従来技術の問題点を解決するものである。
本発明の実施例では、バーパッドの下部表面、即ち半導
体装置チップがとりつけられる面と反対側の面は化学的
あるいは機械的方法、その他の方法で粗面化されており
、凹凸が形成される。この凹凸によってバーパッドは、
封止材料にしっかり固着するので熱膨張応力のよる悪影
響を最小にすることができる。
〈実施例〉 図面を参照すると、完成した集積回路装置１゜が第１図
に示されている。集積回路装置１０は、図において上側
の表面（以下上部表面とよぶ）に、既に能動素子が形成
された半導体チップ１２を有している。チップ１２は、
バーパッド１４の上部表面に固定されている。バーパッ
ド１４は、通常、製造工程中は、複数の他のバーパッド
と連結されて構成されるマトリクス（図示せず）の一部
として製造される。バーパッド１４は、す（型内に銅又
はその他の導電材料で作られており、バーパッド１４と
半導体デツプ１２は共に例えばエポキシプラスチックの
ようなカプセル封止体又はパッケージ１６の中に包合さ
れ完成した装＠１０を構成している。本発明の第１実施
例に従うと、半導体チツ″″１２が固定される面と反対
側の表面であるバーパッド１４の下部表面１８は、粗面
加工が行われており、溝模様２０や、くぼみが形成され
、凹凸のある面として形成されている。このような模様
例の１つが第２図に図示され、この例では、２組の互い
に離隔する溝の組であって、一方の組の溝が他方の組の
溝に対し直角にのび、ワツフル状の模様に溝が形成され
る。これによってプラスチック又は、その他のカプセル
封止材料がバーパッドを機械的に拘束し、バーパッド１
４全体にわたり熱せん断応力が分散することになる。故
に、プラスチックとパッドとが剥離したり分離したりづ
る可能性を著しく低減することができる。第２図に示す
模様は、例えば、従来のレジストパターンを用いてのケ
ミカルエツチング又は、打印工程又は目引き工程によっ
て形成することができる。半導体チップが固定されない
方の面１８を第２図以外の模様のあらゆる形式で粗面又
は、凹凸面として形成することによって上述の従来存在
したバーパッドと封止体との分離という問題の発生を最
小におさえられることがわかった。例えばバーバツドの
下部表面１８をパターンを使わずにケミカル１ツチング
したりυントブラスト（砂吹き）することによっても、
第２図のパターンを用いて得られるのと同様の効果を得
ることができる。
バーパッド１４の下部表面１８を粗面化するパターンの
第２実施例を第３図に示す。第３図に示す通り、互いに
離隔する複数の円形穴２２は、バーパッド１４のチップ
が固定される面に対し反対側の粗面１８に形成される。
この穴は直径約１〜３ミルである。この実施例も第２図
の実施例と同様に穴２２を配置するパターンは非対称形
であってもよいので穴２２は、パッド１４の外周端近く
に、０いに近接して形成される。この様にして、チップ
の他より大きな応力が加わる部分がよりしっかりとパッ
ケージ１６と固着するようにする。
〈効果〉 従って本発明は、熱膨張率が異なることによって発生づ
る応力やその他の原因に応力によってバーパッドと封止
体とが剥離するという問題を解決する改良されたｌＣパ
ッケージング構造を提供することかできる。
本発明の他の実施例及び変更例は、前述の記載及び添附
図面を用いれば当業者にとって自明のことと考える。従
ってこのような実施例及び変更例は、特許請求の範囲に
よって明確になる技術思想によって包含されることを意
図することはｉ解されよう。
さらに本発明の構成では、大きなサイズのチップを封止
する場合でも、特に追加の部品を必要とせず経済的でか
つ容易な工程を加えることによって温度変化による封止
材料にクラックを起こすおそれを著しく低減させること
ができる。
【図面の簡単な説明】
第１図は、本発明の織り目状の面を持つバーパッドを有
する半導体集積回路装置の断面図である。 第２図は、第１図のバーパッドのチップがとりつけられ
る面と反対側の面を示す図である。 第３図は、バーパッドの織り目状の面を形成づるパター
ンの第２実施例を示す第１図の半導体装置のバーパッド
のチップがとりつけられる面と反対側の面を示す図であ
る。 １０・・・完成した集積回路装置、 １２・・・半導体チップ、１４・・・バーパッド、１６
・・・カプセル封止体又はパッケージ、１８・・・下部
表面、２０・・・湾、２２・・・穴。 代理人　浅　村　皓 図面の７Ｉｌｕ（内容に変更う・− Ｆｔ’ｇ、／ Ｆｉｇ、２ Ｆ／ν、３ 手続補正書（方式） 昭和６０年ｑ月９日 特許庁長官殿 １、事件の表示 昭和５７　年特許願第＞４／６１．６　号３、補正をす
る者 事件との関（系　特ｆ’ｆ出願人 住　所 へ諺　テキサス　インスソルメンツ　インコーホレイテ
ッド４、代理人 昭和４θ年　Ｇ月ユ乙日 ６、補正により増加する発明の数 ７、補正の対象 図面の浄書　（内容に変Ｗなし）

Claims (1)

  1. 【特許請求の範囲】 １１）（イ）　半導体チップと、 （０）　第１及び第２の面を持つバーパッドであって、 上記第１の面には、半導体チップが固定され、上記第２
    の面は、粗面化されている 」１記バーパッドと、 （ハ）　上記半導体チップと上記パーパッドの少くとも
    一部とを包含し、上記粗面化された第２の面に機械的に
    固着し、パーパッド全体に熱せん断応力を分散させるカ
    プセル封止体とを有する集積回路装置。 （２）　上記装置において、上記バーパッドの上記粗面
    化された第２の面には、互いに離隔する複数の溝が形成
    される特許請求の範囲第１項の集積回路装置。 （３）　上記装置において、上記バーパッドの上記粗面
    化された第２の面に石目模様が設（プられる特許請求の
    範囲第１項の集積回路装置。 （４）　上記装置において、上記バーパッドの上記粗面
    化された第２の面には、複数の互いに離隔する　□穴が
    形成される特許請求の範囲第１項の集積回路装置。 （５）　半導体集積回路チップと、 上部表面と下部表面とを持つ支持体であって、上記上部
    表面には、上記半導体集積回路チップがとりつけられ、
    上記下部表面は粗面化されている上記支持体と、 上記半導体集積回路チップと上記支持体とをカプセル封
    止し、上記粗面化された下部表面に機械的に固着し、上
    記支持体全体に熱せん断応力を分散する封止体と、 を有する集積回路装置。 （６）　上記封止体はプラスチックを含む特許請求の範
    囲第５項の集積回路装置。 （７）　上記装置において上記バーパッドの上記粗面化
    された下部表面には、互いに離隔する複数の溝が形成さ
    れる特許請求の範囲第６項の集積回路装置。 （８）　上記装置において、上記バーパッドの上記粗面
    化された下部表面には石目模様が設けられる特許請求の
    範囲第６項の集積回路装置。 （９）　上記装置において、上記バーパッドの上記梨地
    仕上げが行われる下部表面には、互いに離隔する複数の
    穴が形成される特許請求の範囲第６項の集積回路装置。
JP26166684A 1983-12-12 1984-12-11 集積回路装置 Pending JPS60186044A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56076683A 1983-12-12 1983-12-12
US560766 1983-12-12

Publications (1)

Publication Number Publication Date
JPS60186044A true JPS60186044A (ja) 1985-09-21

Family

ID=24239278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26166684A Pending JPS60186044A (ja) 1983-12-12 1984-12-11 集積回路装置

Country Status (2)

Country Link
EP (1) EP0146330A3 (ja)
JP (1) JPS60186044A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366953A (ja) * 1986-09-08 1988-03-25 Toshiba Corp 樹脂絶縁型半導体装置
JPS63122158A (ja) * 1986-11-11 1988-05-26 Sumitomo Bakelite Co Ltd 絶縁型半導体装置
JP2014107519A (ja) * 2012-11-30 2014-06-09 Mitsubishi Electric Corp 半導体装置およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1215538B (it) * 1987-06-03 1990-02-14 Sgs Microelettronica Spa Componente elettrico a circuito piazzola di supporto per chip per integrato.
JP2569717B2 (ja) * 1987-06-05 1997-01-08 日本電装株式会社 樹脂封止型半導体装置およびその製造方法
JPH06302751A (ja) * 1993-04-12 1994-10-28 Fujitsu Ltd 電子部品およびその接続方法
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US5986650A (en) 1996-07-03 1999-11-16 News America Publications, Inc. Electronic television program guide schedule system and method with scan feature
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55160449A (en) * 1979-05-31 1980-12-13 Toshiba Corp Semiconductor device
JPS58199548A (ja) * 1982-05-17 1983-11-19 Hitachi Ltd リ−ドフレ−ム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104459A (en) * 1980-01-25 1981-08-20 Hitachi Ltd Semiconductor device
US4451973A (en) * 1981-04-28 1984-06-05 Matsushita Electronics Corporation Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55160449A (en) * 1979-05-31 1980-12-13 Toshiba Corp Semiconductor device
JPS58199548A (ja) * 1982-05-17 1983-11-19 Hitachi Ltd リ−ドフレ−ム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366953A (ja) * 1986-09-08 1988-03-25 Toshiba Corp 樹脂絶縁型半導体装置
JPS63122158A (ja) * 1986-11-11 1988-05-26 Sumitomo Bakelite Co Ltd 絶縁型半導体装置
JP2014107519A (ja) * 2012-11-30 2014-06-09 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP0146330A2 (en) 1985-06-26
EP0146330A3 (en) 1986-08-13

Similar Documents

Publication Publication Date Title
US4712129A (en) Integrated circuit device with textured bar cover
JP3423245B2 (ja) 半導体装置及びその実装方法
US6426875B1 (en) Heat sink chip package
TWI237878B (en) Multi-row leadframe
US20040188831A1 (en) Semiconductor package with heat spreader
JP2000223608A (ja) 半導体パッケージ及びその製造方法
US6246124B1 (en) Encapsulated chip module and method of making same
US6500764B1 (en) Method for thinning a semiconductor substrate
JPS60186044A (ja) 集積回路装置
US20090042339A1 (en) Packaged integrated circuits and methods to form a packaged integrated circuit
JPH07161911A (ja) 樹脂封止型半導体装置
JP2771104B2 (ja) 半導体装置用リードフレーム
JP2000232186A (ja) 半導体装置およびその製造方法
US20050017354A1 (en) Arrangement for reducing stress in substrate-based chip packages
JPS61214444A (ja) 半導体装置
JP2539432B2 (ja) 樹脂封止型半導体装置
JPH01258458A (ja) ウェーハ集積型集積回路
JPH0432254A (ja) 半導体パッケージ
JPH1093013A (ja) 半導体装置
JP2005183868A (ja) 半導体装置およびその実装構造
JP3163913B2 (ja) Ｂｇａパッケージ
JPH0484452A (ja) 樹脂封止型半導体装置
US20070018336A1 (en) Stress and force management techniques for a semiconductor die
JPH0870087A (ja) リードフレーム
JP2001196396A (ja) 半導体装置およびその製造方法並びに基板