JPS58199548A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS58199548A
JPS58199548A JP57081441A JP8144182A JPS58199548A JP S58199548 A JPS58199548 A JP S58199548A JP 57081441 A JP57081441 A JP 57081441A JP 8144182 A JP8144182 A JP 8144182A JP S58199548 A JPS58199548 A JP S58199548A
Authority
JP
Japan
Prior art keywords
tab
resin
lead frame
package
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57081441A
Other languages
English (en)
Inventor
Toshio Kanno
利夫 管野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57081441A priority Critical patent/JPS58199548A/ja
Publication of JPS58199548A publication Critical patent/JPS58199548A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はレジンモールド型パッケージを有する半導体装
置に使用するリードフレームに関するものである。
一般に、この種の半導体装置の製造に用いられるリード
フレームは、第１図に示すように、そりリードフレーム
１のほぼ中央部に半導体ペレット３を取り付けるための
タブ２を有し、ペレット取付後に該半導体ペレット３の
ポンディングパッドをリードフレーム１のインナーリー
ド部４とワイヤ５でボンディング接続し、アウターリー
ド部（外部リード端子）６に導通させている。その後、
リードフレーム１のタブ２、インナーリード部４および
半導体ペビット３等はレジンモールド型パッケージ７で
封止される。
このようなレジンモールド型パッケージ７を有する半導
体装置、特に大容量ＭＯＳメモリの如き半導体装置では
、タブ２０寸法、とりわけ長手方向すなわちタブ吊り用
リード８の方向への寸法Ｊ（第２図）がかなり長いもの
となる。したがって、。
このリードフレームを用いた半導体装置の場合において
は、レジンモールド型パッケージ７に対シて温度ストレ
スが繰返し加わった場合、リードフレーム１のタブ２の
材料たとえば４２アロイとパッケージ７のレジンとの間
の熱膨張差圧起因して、該タブ２の端部で歪応力が最大
となり、第１図に示すようにレジンクラック９が発生す
るおそれがある。このようなレジンクラック９の発生原
因は、タブ２とパッケージ７との界面の接着強度が弱い
ため、タブ２とパッケージ７との熱膨張差による歪応力
に耐えられず、特にタブ２の端部でその傾向が顕著にな
ることにあると考えら５れる。
本発明の目的は、前記従来技術の問題点を解決し、耐温
度ストレス性を向上させ、レジンクラックの発生を防止
することのできるリードフレームを提供することにある
。
この目的を達成するため、本発明は、リードフレームの
タブの裏面を凹凸形状に形成し、タブとレジンとの接着
強度を増大させることを特徴とするものである。
以下、本発明を図面に示す実施例にしたがって詳細に説
明する。
第３図（Ａｌと（均はそれぞれ本発明によるリードフレ
ームの一実施例を示すタブの部分裏面図と正面図である
。
この実施例においては、リードフレームのタブ２の裏面
には、該タブ２の長手方向に対して横断方向に溝１０Ａ
が形成され、タブ２の裏面は第３図（Ｂｌから明らかな
ように凹凸面状になっている。
これらの溝１０Ａは、このリードフレームを第１図に示
す如くレジンモールドしたときにレジンモールド型パッ
ケージ７のレジンとタブ２との界面の接着強度を大きく
し、耐温度ストレス性を向上させるために形成されたも
のである。
すなわち、本実施例によれば、リードフレーム１のタブ
２がレジンモールド型パッケージ７内に封入された時、
パッケージ７のレジンがタブ２の溝１０Ａの中に入り込
むので、レジンとタブ２との接着面積が大きくなり、レ
ジンの硬化後にはパッケージ７のレジンとタブ２の溝１
０Ａとが互いに強固に結合し合い、レジンとタブ２との
接着強度は大巾に増大する。
その結果、半導体装置がレジン刺止後に繰返し温度スト
レスを受けても、タブ２の端部におけるパッケージ７の
レジンクラックの発生は防止されるので、品質向上によ
り信頼性が向上する。
第４図（Ａｌと（Ｂ）はそれぞれ本発明によるリードフ
レームの他の１つの実施例を示すタブの部分裏面図とそ
の正面図である。
本実施例の場合、リードフレー間のタブ２の農、１１１
″１１ 面には、第３図におけるタブ２の横断方向への溝１０Ａ
の他に、該タブ２の長手方向への溝１０Ｂが互いＫｉｌ
交するよう形成されている。
したがって、本実施例では、溝１０ＡとＩＯＢとの存在
により、タブ２とレジンとの接着面積はさらに増大し、
タブ２とパッケージ７のレジンとの接着強度は非常に大
きくなる。
その結果、タブ２とパッケージ７のレジンとの熱膨張差
による歪応力が加わっても、タブ２め端部におけるパッ
ケージ７にレジンクラックが発生することは防止される
。
なお、溝１０Ａ、ＩＯＢの如き角形断面の溝以外に、ギ
ザギザ状（鋸歯状）の溝による凹凸面をタブ２の裏面に
形成してもよく、また溝ではなくて穴や突起で凹凸面を
形成すること等も可能である。
以上説明したように、本発明によれば、リードフレーム
のタブとパッケージのレジンとの接着強度を増大させ、
耐温度ストレス性を向上させることができ、パッケージ
のレジンクランクの発生を防止することが可能となる。
【図面の簡単な説明】
第１図は本発明を適用できるレジンモールド型半導体装
置の断面図、 第２図は従来のリードフレームのタブの部分平面図、 第３１！９（Ａｌと（Ｂｌはそれぞれ本発明によるリー
ドフレームの一実施例のタブの部分真面図とその正面図
、 第４図（Ａ）と（Ｂｌはそれぞれ本発明の他の１つの実
施例におけるタブの部分裏面図とその正面図である。 １・・・リードフレーム、２・・・タブ、３・・・半導
体ペレット、４・・・インナーリード都、５・・・ワイ
ヤ、６・・・アウターリード部、７・・・Ｃジンモール
ド型パッケージ、８・・・タブ吊り用リード、９・・・
レジンクラック、ＩＯＡ、ＩＯＢ・・・溝。

Claims (1)

    【特許請求の範囲】
  1. レジンモールド酒パッケージを有する半導体装置に用り
    るリードフレームにおいて、タブの裏面を凹凸形状に形
    成したことを特徴とするリードフレーム。
JP57081441A 1982-05-17 1982-05-17 リ−ドフレ−ム Pending JPS58199548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57081441A JPS58199548A (ja) 1982-05-17 1982-05-17 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57081441A JPS58199548A (ja) 1982-05-17 1982-05-17 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS58199548A true JPS58199548A (ja) 1983-11-19

Family

ID=13746477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57081441A Pending JPS58199548A (ja) 1982-05-17 1982-05-17 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS58199548A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0146330A2 (en) * 1983-12-12 1985-06-26 Texas Instruments Incorporated Integrated circuit device with textured bar pad
JPS60133736A (ja) * 1983-12-21 1985-07-16 Fujitsu Ltd 半導体装置
JPS6280342U (ja) * 1985-11-08 1987-05-22
JPH01251748A (ja) * 1988-03-31 1989-10-06 Toppan Printing Co Ltd 半導体装置用リードフレーム
EP0771029A3 (en) * 1995-10-24 1997-07-30 Oki Electric Ind Co Ltd Semiconductor device with improved structure to avoid cracks and manufacturing process

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0146330A2 (en) * 1983-12-12 1985-06-26 Texas Instruments Incorporated Integrated circuit device with textured bar pad
JPS60186044A (ja) * 1983-12-12 1985-09-21 テキサス　インスツルメンツ　インコ−ポレイテツド 集積回路装置
JPS60133736A (ja) * 1983-12-21 1985-07-16 Fujitsu Ltd 半導体装置
JPS6280342U (ja) * 1985-11-08 1987-05-22
JPH01251748A (ja) * 1988-03-31 1989-10-06 Toppan Printing Co Ltd 半導体装置用リードフレーム
EP0771029A3 (en) * 1995-10-24 1997-07-30 Oki Electric Ind Co Ltd Semiconductor device with improved structure to avoid cracks and manufacturing process
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin
US6177725B1 (en) 1995-10-24 2001-01-23 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US6459145B1 (en) 1995-10-24 2002-10-01 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor
US6569755B2 (en) 1995-10-24 2003-05-27 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5468993A (en) Semiconductor device with polygonal shaped die pad
TWI250632B (en) Ground-enhancing semiconductor package and lead frame
JPH08236685A (ja) 半導体パッケージのリードフレーム構造
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JPS58199548A (ja) リ−ドフレ−ム
KR100382966B1 (ko) 얇은 플레이트를 갖는 리드-온-칩형의 반도체 장치 및 그 제조 방법
JPS58199547A (ja) リ−ドフレ−ム
JP2011077092A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP2003243598A (ja) 半導体装置及びその半導体装置の製造方法
JPS63213362A (ja) 樹脂封止型半導体装置
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JPS634354B2 (ja)
JPH06196609A (ja) リードフレームおよびそれを用いた半導体装置
JPS6227548B2 (ja)
JP3545584B2 (ja) 半導体装置の製造方法
JP2795069B2 (ja) 半導体装置
KR100321149B1 (ko) 칩사이즈 패키지
JPH02130864A (ja) リードフレームのダイパッド構造
JPS59191363A (ja) 半導体装置
JPH01181450A (ja) 樹脂封止型半導体装置
JP2595908B2 (ja) 半導体装置
JPH05251496A (ja) 半導体素子
JPH09162220A (ja) ボンディング用ワイヤおよびワイヤボンディング方法
KR940008336B1 (ko) 반도체 패키지
JPS59134862A (ja) リ−ドフレ−ム及びそれを用いた半導体装置の製造方法