KR940008336B1 - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR940008336B1 KR940008336B1 KR1019910010112A KR910010112A KR940008336B1 KR 940008336 B1 KR940008336 B1 KR 940008336B1 KR 1019910010112 A KR1019910010112 A KR 1019910010112A KR 910010112 A KR910010112 A KR 910010112A KR 940008336 B1 KR940008336 B1 KR 940008336B1
- Authority
- KR
- South Korea
- Prior art keywords
- die pad
- semiconductor package
- thermal stress
- chip
- center
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1도 및 제2도의 (a)는 종래의 반도체 패키지의 단면도.
제1도 및 제2도의 (b)는 열응력을 나타낸 그래프.
제3도는 종래의 반도체 패키지 내에 발생되는 열응력 분포도.
제4도는 종래의 반도체 패키지에 사용된 리이드 프레임의 평면도.
제5도는 종래의 다이패드 구조도.
제6도는 이 발명에 따른 반도체 패키지에 사용된 리이드 프레임의 평면도.
제7도는 이 발명에 따른 반도체 패키지의 단면도이다.
이 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 패키지 제조시 패키지 내부에 발생하는 열응력을 최소화 할 수 있는 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지(1)는, 제1도의 (a)에 나타낸 바와같이, 다이패드(2)상에 칩(3)이 탑재되고, 양측의 인너리이드(4)와 칩(3)이 와이어(5)로 본딩되어 연결되며, 봉지수지(6)로 몰딩되어 제조되는 것이다.
이때 상기 봉지수지(6)로 몰딩하는 공정은, 약 175℃ 정도의 고온에서 이루어지는 것으로, 몰딩공정이 끝난후 반도체 패키지(1)가 상온상태로 되면, 봉지수지(6), 다이패드(2), 인너리이드(4), 칩(3)의 열팽창계수가 각각 다르게 되므로 수축하면서 열응력이 발생하게 된다.
이를 CAE(Computer Aided Engineering)로 실험하여 결과를 제1도의 (b)에 나타내었다. 즉, 열응력은 열팽창계수가 서로 상이한 봉지수지(6)와 다이패드(2) 또는 봉지수지(6)와 칩(3)의 계면(界面) 부위에서 발생하고, 특히 칩(3) 및 다이패드(2)의 모서리부에 집중되어 열응력이 발생하는 것을 알 수 있다.
상기와 같은 열응력은 반도체 패키지의 실장시, 열응력이 집중되는 부위에서부터 크랙을 발생시키게 되고, 반도체 패키지 내에 존재하는 습기가 중기압으로 변하여 이를 더욱 가증시키게 된다.
따라서 최근에 제2도의 (a)에서와 같이, 다이패드(12) 저면에 딤플(12a)을 형성함으로서, 봉지수지(16)의 몰딩시 봉지수지(16)와 다이패드(12)의 접착력을 증대시켜 열응력 발생을 보다 감소시킨 반도체 패키지(11)가 개발되었다.
제2도의 (b)는 CAE로 실험한 결과를 나타낸 것으로서, 즉, 종전의 반도체 패키지(1)보다 칩(13) 및 다이패드(12)의 모서리에서 발생되는 열응력은, 대폭 감소되었으나, 제3도의 열응력 분포도에서와 같이 여전히 칩(13) 및 다이패드(12)의 모서리부에서 열응력이 집중되고, 다이패드(12)의 윗쪽 모서리에서 인너리이드(14)의 아래쪽 모서리로 응력경로가 연결되므로 이 부위에서 크랙이 발생할 염려는 지속되었던 것이다.
또한, 다이패드(12)와 인너리이드(14) 사이를 차지하고 있는 공간이 적어 봉지수지(16)의 강도보다 이 부위에서 발생하는 열응력이 더욱 클 경우, 크랙이 상기의 응력 경로로 발생하게 되는 것이며, 상기와 같은 열응력은 제4도에서와 같이, 다이패드(12)의 모서리중에서도 중심부(A-A)에서 가장 크게 발생된다.
상기와 같은 응력 집중을 완화시키기 위해서는, 제5도에서와 같이, 다이패드(22) 저면 모서리부를 라운딩 가공하면, 다이패드(22)의 모서리부에 집중되는 열응력을 다소 감소시킬 수는 있으나, 에칭(Etching)으로 리이드 프레임을 제조하는 방법은 상기의 라운딩 가공이 어렵고, 스탬핑(Stamping)으로 리이드 프레임을 제조할 경우는, 새로운 공정을 추가해야 하므로 작업의 번거로움과 경제적인 손실을 초래하는 문제점이 있었다.
이 발명은 상기의 문제점을 감안하여 이루어진 것으로서, 이 발명의 목적은 다이패드의 모서리부 특히 다이패드의 중심부측 모서리에서 집중적으로 발생하는 열응력을 최소화할 수 있도록 이 부위의 공간을 넓게 확보함으로써 상기 열응력으로 인해 반도체 패키지의 실장시 크랙이 발생하는 것을 방지할 수 있는 반도체 패키지를 제공하는데 있다.
상기의 목적을 달성하기 위한 이 발명의 특징은, 다이패드 상에 칩이 탑재되고, 상기 다이패드의 사방으로 배열 형성된 인너리이드와 칩의 전극패드가 와이어 본딩된 후, 봉지수지로 몰딩되어 형성되는 반도체 패키지에 있어서 ; 상기 다이패드의 중심부 근방에 위치한 인너리이드들의 팁부분을 다이패드의 양끝단쪽으로 배열되도록 형성함으로써 상기 다이패드의 중앙부에 위치하는 다이패드 측면 주변의 공간을 다이패드 모서리 주변의 공간보다 넓게 형성한 공간부를 확보하여 다이패드 중앙부의 열응력을 최소화시켜 크랙 발생을 방지하도록 한 반도체 패키지에 있다.
이하, 이 발명에 따른 반도체 패키지의 바람직한 일실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제6도는 이 발명의 반도체 패키지(41)에 사용되는 리이드 프레임(40)을 나타낸 것으로, 중앙에 반도체 칩(43)이 탑재되는 다이패드(42)가 형성되고, 상기 다이패드(42)의 사방으로 다수의 인너리이드(44)들이 배열 형성된다. 이때 다이패드(44)의 중앙부(B-B선) 부위에 있는 인너리이드(44)들은 중앙부(B-B선)의 다이패드(42) 모서리 부근에 넓은 공간부(a)를 확보하기 위해 팁(44a) 부분이 다이패드(42)의 양끝쪽으로 향하도록 형성된 것이다.
따라서, 제7도에 도시된 바와 같이 상기 제6도에 도시된 의 리이드 프레임(40)의 다이패드(42)에 칩(43)을 부착하고, 인너리이드(44)와 칩(43)의 전극패드(도시생략됨)를 와이어 본딩으로 연결한 후, 봉지수지(46)로 몰딩하여 반도체 패키지(41)를 제조한다.
이와같은 이 발명은, 반도체 패키지(41)의 제조공정중 봉지수지(46)로 몰딩하는 공정시 고온상태에서 상온으로 온도가 하강할 때 반도체 패키지(41)의 내부에서 열응력이 발생하게 되고, 특히 다이패드(42)의 모서리 중에서도 중심부(B-B선)에서 가장 큰 열응력이 발생하게 되지만, 이 발명은 다이패드(42)의 중심부(B-B선) 부근의 인너리이드(44)의 팁(44a)부분을 다이패드(42)의 양쪽 끝단측으로 형성시켜 중심부(B-B선)의 다이패드(42) 모서리부의 공간이 넓어졌기 때문에 봉지수지(46)가 차지하는 이 공간부(a)의 면적이 커지게 됨에 따라 이 공간부(a)에서 집중되는 열응력을 완화시켜 열응력을 감소시킬 수 있게 된다.
이상에서와 같이 이 발명에 따른 반도체 패키지에 의하면, 반도체 패키지의 내부중 열응력이 가장 크게 집중되는 다이패드 중앙부의 모서리 부위에 넓은 공간부가 형성됨으로써 이 공간부에서 발생되는 열응력이 약화되어 열응력이 감소되어 발생율이 낮아지는 효과가 있는 것이다.
Claims (1)
- 다이패드 상에 칩이 탑재되고, 상기 다이패드의 사방으로 배열 형성된 인너리이드와 칩의 전극패드가 와이어 본딩된 후, 봉지수지로 몰딩되어 형성되는 반도체 패키지에 있어서 ; 상기 다이패드의 중심부 근방에 위치한 인너리이드들의 팁부분을 다이패드의 양끝단쪽으로 배열되도록 형성함으로써 상기 다이패드의 중앙부에 위치하는 다이패드 측면 주변의 공간을 다이패드 모서리 주변의 공간 보다 넓게 형성한 공간부를 확보하여 다이패드 중앙부의 열응력을 최소화시켜 크랙 발생을 방지하도록 한 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010112A KR940008336B1 (ko) | 1991-06-19 | 1991-06-19 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010112A KR940008336B1 (ko) | 1991-06-19 | 1991-06-19 | 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001388A KR930001388A (ko) | 1993-01-16 |
| KR940008336B1 true KR940008336B1 (ko) | 1994-09-12 |
Family
ID=19315967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910010112A KR940008336B1 (ko) | 1991-06-19 | 1991-06-19 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940008336B1 (ko) |
-
1991
- 1991-06-19 KR KR1019910010112A patent/KR940008336B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001388A (ko) | 1993-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862246A (en) | Semiconductor device lead frame with etched through holes | |
| JPH0273660A (ja) | 半導体装置用リードフレーム | |
| EP0710982B1 (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| JPH07161911A (ja) | 樹脂封止型半導体装置 | |
| KR100379089B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| KR940008336B1 (ko) | 반도체 패키지 | |
| JPH0461152A (ja) | 半導体装置 | |
| JPS60150660A (ja) | 半導体装置 | |
| JPS60154652A (ja) | 半導体装置 | |
| JP3305981B2 (ja) | 半導体装置 | |
| JPH0582706A (ja) | リードフレーム | |
| KR0137068B1 (ko) | 리드 프레임 | |
| KR20010058586A (ko) | 반도체패키지 및 이를 이용한 실장방법 | |
| KR100475340B1 (ko) | 리드온칩패키지 | |
| JPH0287635A (ja) | セラミック・パッケージ型半導体装置 | |
| KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
| JPH01181450A (ja) | 樹脂封止型半導体装置 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| KR100187714B1 (ko) | 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지 | |
| KR100216843B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
| KR0141945B1 (ko) | 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JPH05190750A (ja) | 半導体装置 | |
| KR19980020728A (ko) | 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임 | |
| KR980012341A (ko) | 이중 구조의 다이 패드를 갖는 반도체 칩 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010807 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |