JPS60133736A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60133736A
JPS60133736A JP58241321A JP24132183A JPS60133736A JP S60133736 A JPS60133736 A JP S60133736A JP 58241321 A JP58241321 A JP 58241321A JP 24132183 A JP24132183 A JP 24132183A JP S60133736 A JPS60133736 A JP S60133736A
Authority
JP
Japan
Prior art keywords
stage
stress
goo
shape
resin material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58241321A
Other languages
English (en)
Inventor
Akihiro Kubota
昭弘 窪田
Tsuyoshi Aoki
強 青木
Masao Takehiro
武広　正雄
Junichi Kasai
純一 河西
Michio Ono
小野　道夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58241321A priority Critical patent/JPS60133736A/ja
Publication of JPS60133736A publication Critical patent/JPS60133736A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は半導体装置、詳しくはチップがグイ付けされる
グイステージにスリップ（滑り）現象を抑制する構造を
もたせたプラスチックパッケージに関する。
（２）技術の背景 第１図に断面図で示される集積回路が形成された半導体
チップを樹脂封止したプラスチックパッケージが知られ
ており、同図において、■は半導体チップ（以下にはチ
ップという）、２ａはチップ（１） １がグイ付けされたグイステージ、２ｂは外リード（グ
イステージ２ａ＋外リード２ｂは一体に形成されたリー
ドフレームの部分である）、３はチップ１の電極と外リ
ード２ｂとを接続するワイヤー、４はチップ１を封止す
るエポキシ樹脂の如き樹脂材料を示す。かかるプラスチ
ックパッケージはモールド装置を用いる成形によって１
度に数十制作られる。
（３）従来技術と問題点 上記したプラスチックパッケージの各部分はそれぞれ異
なった材料で作られ、チップ１はシリコン、グイステー
ジ２ａと外リード２ｂは４２アロイ、また封止のための
材料は樹脂であるので、それぞれの膨張係数が異なる。
使用においてプラスチックパッケージは温度変化による
熱応力を受け、温度サイクルが繰り返されると、グイス
テージ２ａの下面においては金属と樹脂間の膨張係数の
差によりスリップ現象が発生し、グイステージ２ａが封
止材４から剥がれてくる。
更に熱応力が加えられるとグイステージと封止（２） 材とが膨張収縮を繰り返し、グイステージ２ａの縁部分
に応力が集中する。引続き熱応力が加えられると前記縁
部分で材料が破壊し図に４８で示す如きクランク（ひび
割れ）が発生する。
外り−１”２ｂについても熱応力の影響はあるが、外リ
ートの表面積はグイステージに比べるとはるかに小で、
クラックが発生するには至らない。
またチップ１の上表面は図では平坦に画いであるが、チ
ップには配線、絶縁膜等が形成されているので実際には
かなりの凹凸があり、熱応力が加わっても上記した現象
は発生しない。
ただグイステージだけが表面平滑で、それは４２アロイ
で作られまたは４２アロイの表面が金（＾Ｕ）または銀
（Ａｇ）でメッキされたものである。そして平らな大面
積部分について上記のスリップ現象が発生し、クラック
はほとんどグイステージ２ａの縁部分にみられる。
かかるクラックができると、それはプラスチックパッケ
ージの機械的強度に影響するだけでなく、そこから湿気
が浸入してパッケージの絶縁性を損（３） なう問題がある。かかる問題は最近のチ・ノブがより大
に、従ってプラスチックパッケージがより大に作られる
傾向にあるので顕著になってきており、その解決が要望
されているものである。
（４）発明の目的 本発明は上記従来の問題に鑑み、リードフレームのグイ
ステージにダイイ」けされたチ・ノブを樹脂封止してな
るプラスチックパッケージにおいて、熱応力によるスリ
ップ現象の発生を抑制し、樹脂材料のひび割れの発生を
防止しうるグイステージを提供することを目的とする。
（５）発明の構成 そしてこの目的は本発明によれば、リードフレームのグ
イステージにグイ付けされた半導体チ・ノブを樹脂材料
にて封止してなるプラスチックパッケージにおいて、前
記グイステージの表面または裏面にストレス分散用の凹
凸を設けたことを特徴とする半導体装置を提供すること
によって達成される。
（６）発明の実施例 （４） 以下本発明実施例を図面によって詳説する。
本発明は前記したスリップを防止しグイステージの縁部
分における応力集中を避けるものであって、グイステー
ジを応力分散可能な形状にする。
本発明の第１実施例は第２図の断面図に示される如くグ
イステージ１２の中央部分１２ａを突出させた形状にす
る。なお第２図以下において、グイステージを除き既に
図示した部分は同一符号を付して表示する。かかる形状
をとることによって、第１図のグイステージはより多く
の縁部分をもつことになり、そこに応力が分散され、ク
ランクの発生が防止される。この実施例においては熱応
力そのものが分散されるものでる。
本発明の第２実施例は第３図の断面図に示され、この実
施例においてはグイステージ２２に小突起２２ａを多数
形成し、グイステージの上面には凸部、下面には凹部を
それぞれ多数形成した構造であり、グイステージと樹脂
材料との間のスリップ現象が防止されてグイステージの
縁部分における応力集中が防止される。小突起２２ａは
規則的に配列して（５） ちまたは不規則に配列してもよい。
第４図の断面図に示される本発明の第３実施例において
は、グイステージ３２のグイ付けされる面の反対面上に
多数の切込みまたは溝３２ａを形成し、それによってグ
イステージと樹脂材料との間のスリップを防止し、グイ
ステージの縁部分における応力集中を回避する。溝３２
ａは規則的にまたは不規則に形成することができる。
上記のいずれの実施例も、リードフレーム形成工程にお
いてグイステージのプレス工程におし）で容易に所望の
形状が得られ、リードフレームの製造工程の工程数また
はコストを増やすことな（形成可能である。
また、本発明の適用範囲は上記の実施例に限定されるも
のでなく、グイステージと樹脂材料との間のスリップを
防止しグイステージの縁部分における応力集中を避ける
ことのできる形状であれＬｆいかなる形状のものにも及
ぶもので、例えば中央部分］２ａの形状を変更し、小突
起２２ａを図示の側とは反対側に設け、また溝３２ａを
図示のＶ溝の代（６） りにＵ溝に形成してもよい。
（７）発明の効果 以上詳細に説明した如く本発明によれば、リードフレー
ムの製造工程においてそのグイステージに突出部、凹凸
部または溝の如き樹脂とグイステージとの間のスリップ
を防止する形状を設けることにより、プラスチックパッ
ケージの使用中の温度変更によるダイステージ縁部にお
けるクランクの発生が防止され、同パッケージの信頼性
向上に効果大である。また本発明は半導体チップとパッ
ケージが大型化するにつれて更に効果的である。
【図面の簡単な説明】
第１図は従来のプラスチックパッケージの断面図、第２
図はないし第４図は本発明実施例の断面図である。 】−半導体チップ、２ａ、　１２．２２．３２−ダイス
テージ、２ｂ−外リード、３− ワイヤー、４−樹脂、４ａ−クランク、１２ａ　−中央
部分、２２ａ・−小突起、３２ａ−溝（７）

Claims (1)

    【特許請求の範囲】
  1. グイステージにグイ付けされた半導体チップを樹脂材料
    にて封止Ｌ７てなるプラスチックパッケージにおいて、
    前記グイステージの表面または裏面にストレス分散用の
    凹凸を設けたことを特徴とする半導体装置。
JP58241321A 1983-12-21 1983-12-21 半導体装置 Pending JPS60133736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58241321A JPS60133736A (ja) 1983-12-21 1983-12-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58241321A JPS60133736A (ja) 1983-12-21 1983-12-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS60133736A true JPS60133736A (ja) 1985-07-16

Family

ID=17072553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58241321A Pending JPS60133736A (ja) 1983-12-21 1983-12-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS60133736A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0771029A3 (en) * 1995-10-24 1997-07-30 Oki Electric Ind Co Ltd Semiconductor device with improved structure to avoid cracks and manufacturing process
EP1032037A3 (en) * 1999-02-24 2001-04-25 Matsushita Electronics Corporation Resin-moulded semiconductor device, method for manufacturing the same, and leadframe

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5447479A (en) * 1977-09-21 1979-04-14 Hitachi Ltd Tab structure of lead frames
JPS5694760A (en) * 1979-12-28 1981-07-31 Nec Corp Semiconductor device
JPS5760860A (en) * 1980-09-29 1982-04-13 Nec Corp Semiconductor
JPS5772336A (en) * 1980-10-24 1982-05-06 Hitachi Ltd Semiconductor device
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
JPS58199548A (ja) * 1982-05-17 1983-11-19 Hitachi Ltd リ−ドフレ−ム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5447479A (en) * 1977-09-21 1979-04-14 Hitachi Ltd Tab structure of lead frames
JPS5694760A (en) * 1979-12-28 1981-07-31 Nec Corp Semiconductor device
JPS5760860A (en) * 1980-09-29 1982-04-13 Nec Corp Semiconductor
JPS5772336A (en) * 1980-10-24 1982-05-06 Hitachi Ltd Semiconductor device
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
JPS58199548A (ja) * 1982-05-17 1983-11-19 Hitachi Ltd リ−ドフレ−ム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0771029A3 (en) * 1995-10-24 1997-07-30 Oki Electric Ind Co Ltd Semiconductor device with improved structure to avoid cracks and manufacturing process
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin
US6177725B1 (en) 1995-10-24 2001-01-23 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US6569755B2 (en) 1995-10-24 2003-05-27 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same
EP1032037A3 (en) * 1999-02-24 2001-04-25 Matsushita Electronics Corporation Resin-moulded semiconductor device, method for manufacturing the same, and leadframe
EP1335427A3 (en) * 1999-02-24 2003-10-08 Matsushita Electric Industrial Co., Ltd. Resin-moulded semiconductor device
EP1335428A3 (en) * 1999-02-24 2003-10-08 Matsushita Electric Industrial Co., Ltd. Resin-moulded semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6841414B1 (en) Saw and etch singulation method for a chip package
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JPH1131776A (ja) 半導体チップパッケージ
US7504735B2 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
JPH07321280A (ja) Ｉｃ装置用のリードフレームの構造
US5708294A (en) Lead frame having oblique slits on a die pad
US20050242417A1 (en) Semiconductor chip package and method for manufacturing the same
JPH10223698A (ja) Ｔａｐｅ−ＢＧＡタイプの半導体装置
US4883773A (en) Method of producing magnetosensitive semiconductor devices
JPH07161911A (ja) 樹脂封止型半導体装置
JPS60133736A (ja) 半導体装置
JPH0384958A (ja) マルチチップパッケージの製造方法
JP2539432B2 (ja) 樹脂封止型半導体装置
JPS63224245A (ja) リ−ドフレ−ム並びに半導体装置
JPH04242966A (ja) 樹脂封止形半導体装置
JP2836219B2 (ja) 樹脂封止型半導体パッケージ
JPH0595077A (ja) 半導体装置
JPS61237458A (ja) 樹脂封止型半導体装置
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH0870087A (ja) リードフレーム
KR0120454Y1 (ko) 단차를 가지는 히터블럭
KR0183768B1 (ko) 반도체 팩키지의 리드 프레임 제조 방법
KR200179421Y1 (ko) 적층형 반도체 패캐이지
JPH0311754A (ja) 半導体装置