JPH07321280A - Ｉｃ装置用のリードフレームの構造 - Google Patents
Ｉｃ装置用のリードフレームの構造Info
- Publication number
- JPH07321280A JPH07321280A JP7124917A JP12491795A JPH07321280A JP H07321280 A JPH07321280 A JP H07321280A JP 7124917 A JP7124917 A JP 7124917A JP 12491795 A JP12491795 A JP 12491795A JP H07321280 A JPH07321280 A JP H07321280A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- chip
- mounting surface
- tie bar
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＩＣ装置のパッケージ中にカプセル化の前にチ
ップＡ又はＢが取り付けられるリードフレームの構造を
得ること。 【構成】ＩＣ装置用のリードフレームの構造（6)は複数
のリード（10) とダイパッドの開口（17) に向かって延
びる４つの第１のタイバー部分（16) を含むリードフレ
ーム基体（1)を有している。ダイパッド（2)はチップ
（30) を受けるための十字形の取付け表面（20) を形成
し、取付け表面（20) はチップ（30) より小さいので、
チップ（30) の周囲表面は、チップ（30) が取付け表面
（20) 上に取り付けられたとき、実質的に露出される。
４つのタイバー部分（21) は取付け表面（20) から延
び、４つの第１のタイバー部分（16) に対応する。ダイ
パッド（2)はリードフレーム基体（1)に取り付けられ、
第１のタイバー部分（16) の各々を第２のタイバー部分
（21) の対応する一つに取り付けることによって、開口
に位置付けされる。
ップＡ又はＢが取り付けられるリードフレームの構造を
得ること。 【構成】ＩＣ装置用のリードフレームの構造（6)は複数
のリード（10) とダイパッドの開口（17) に向かって延
びる４つの第１のタイバー部分（16) を含むリードフレ
ーム基体（1)を有している。ダイパッド（2)はチップ
（30) を受けるための十字形の取付け表面（20) を形成
し、取付け表面（20) はチップ（30) より小さいので、
チップ（30) の周囲表面は、チップ（30) が取付け表面
（20) 上に取り付けられたとき、実質的に露出される。
４つのタイバー部分（21) は取付け表面（20) から延
び、４つの第１のタイバー部分（16) に対応する。ダイ
パッド（2)はリードフレーム基体（1)に取り付けられ、
第１のタイバー部分（16) の各々を第２のタイバー部分
（21) の対応する一つに取り付けることによって、開口
に位置付けされる。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路（ＩＣ）装置
のパッケージに関し、特に、チップがマウントされるリ
ードフレームとこのリードフレームを製造する方法に関
する。
のパッケージに関し、特に、チップがマウントされるリ
ードフレームとこのリードフレームを製造する方法に関
する。
【０００２】
【本発明の背景】殆どのＩＣ装置はリードフレームを用
いて組み立てられる。リードフレームは多くの個々のユ
ニットの長いストリップで製造される。この長いストリ
ップは、１から５程度までのリードフレームを収容する
のに十分広い。一つのストリップが１つのリードフレー
ムの幅より大きいと、そのストリップはマトリックスと
呼ばれる。１つのリードフレームは、製造中にそのリー
ドフレームを位置するキャリヤレールやガイドホール
（案内孔）に備え付けられる。各々のリードフレーム
は、内外のリードを有する複数のリード、タイバー(tie
bar) 及びダイパッドからなっている。ダイパッドは、
リードフレーム上の中央に位置され、チップがマウント
される表面を有している。リードフレームは一般にチッ
プ、例えば半導体チップの大きさやチップになされる接
続の数に依存する種々の大きさを有している。従来のリ
ードフレームをメッキする工程は、きれいで非反応仕上
げのリードフレームを製造する。このリードフレームの
ダイパッドはパッキング中にダウンセット(downset) さ
れ、 チップはダイパットにマウントされる。チップ上
の接続領域、即ちボンドパッドはワイヤボンドによって
リードフレームの内部リードに接続される。ダイパッ
ド、チップ、リード及び関連する接続は、カプセル材
料、即ちプラスチックのモールド化合物にカプセルさ
れ、キャリヤレールのような余分なリードフレーム材料
は取り除かれる。
いて組み立てられる。リードフレームは多くの個々のユ
ニットの長いストリップで製造される。この長いストリ
ップは、１から５程度までのリードフレームを収容する
のに十分広い。一つのストリップが１つのリードフレー
ムの幅より大きいと、そのストリップはマトリックスと
呼ばれる。１つのリードフレームは、製造中にそのリー
ドフレームを位置するキャリヤレールやガイドホール
（案内孔）に備え付けられる。各々のリードフレーム
は、内外のリードを有する複数のリード、タイバー(tie
bar) 及びダイパッドからなっている。ダイパッドは、
リードフレーム上の中央に位置され、チップがマウント
される表面を有している。リードフレームは一般にチッ
プ、例えば半導体チップの大きさやチップになされる接
続の数に依存する種々の大きさを有している。従来のリ
ードフレームをメッキする工程は、きれいで非反応仕上
げのリードフレームを製造する。このリードフレームの
ダイパッドはパッキング中にダウンセット(downset) さ
れ、 チップはダイパットにマウントされる。チップ上
の接続領域、即ちボンドパッドはワイヤボンドによって
リードフレームの内部リードに接続される。ダイパッ
ド、チップ、リード及び関連する接続は、カプセル材
料、即ちプラスチックのモールド化合物にカプセルさ
れ、キャリヤレールのような余分なリードフレーム材料
は取り除かれる。
【０００３】リードはチップの周りに間隔をおいて配置
され、ボンドワイヤによってチップに接続される。更
に、いろいろな大きさのチップがあるために、最近は、
カッド・フラット・パックやデュアル・イン・ライン形
状のような、多くの異なる大きさや形状のリードフレー
ムがある。これらリードフレームの各々はリードフレー
ム供給業者やＩＣ装置の製造業者によって別々に製造さ
れる。複雑なリードフレームの形状は、高価なスタンピ
ング装置（打ち抜き装置）やダイによって、或いは化学
的エッチングによって作られる。更に、リードフレーム
を製造するためのスタンピング装置或いはエッチング処
理の準備が、リードフレームのコストを増大させ、製品
の開発による要求に対してサイクル時間を長くする。こ
れらのコスト増や遅延は新しいリードフレーム設計を困
難にするかもしれない。ＩＣ装置の失敗の原因は、カプ
セル材料がリードフレームから薄い層に剥がれることで
ある。これは、カプセル材料の不適当な固化、リードフ
レームの表面の汚染および“ポップコーンの失敗 (Popc
orn failure)”を含むいろいろな原因による。水のよう
な液体がカプセル材料とダイパッドの間に入ると、ある
いはカプセル材料の下に液体がしみ出たり、蒸気が凝縮
すると、所謂“ポップコーンの失敗”が生じる。更にプ
ラスチックのモールド化合物は、飽和が生じるまでそれ
らの周囲から液体を自然に吸収する可能性がある。この
ような液体はＩＣ装置の動作中に蒸発され、例えばスチ
ームのような広がる蒸気がプラスチックモールド化合物
とダイパッド間に圧力を加えるようになる。この加えら
れた圧力は、割れ目や層剥離の形でモールドされたパッ
ケージの失敗を生じさせる。
され、ボンドワイヤによってチップに接続される。更
に、いろいろな大きさのチップがあるために、最近は、
カッド・フラット・パックやデュアル・イン・ライン形
状のような、多くの異なる大きさや形状のリードフレー
ムがある。これらリードフレームの各々はリードフレー
ム供給業者やＩＣ装置の製造業者によって別々に製造さ
れる。複雑なリードフレームの形状は、高価なスタンピ
ング装置（打ち抜き装置）やダイによって、或いは化学
的エッチングによって作られる。更に、リードフレーム
を製造するためのスタンピング装置或いはエッチング処
理の準備が、リードフレームのコストを増大させ、製品
の開発による要求に対してサイクル時間を長くする。こ
れらのコスト増や遅延は新しいリードフレーム設計を困
難にするかもしれない。ＩＣ装置の失敗の原因は、カプ
セル材料がリードフレームから薄い層に剥がれることで
ある。これは、カプセル材料の不適当な固化、リードフ
レームの表面の汚染および“ポップコーンの失敗 (Popc
orn failure)”を含むいろいろな原因による。水のよう
な液体がカプセル材料とダイパッドの間に入ると、ある
いはカプセル材料の下に液体がしみ出たり、蒸気が凝縮
すると、所謂“ポップコーンの失敗”が生じる。更にプ
ラスチックのモールド化合物は、飽和が生じるまでそれ
らの周囲から液体を自然に吸収する可能性がある。この
ような液体はＩＣ装置の動作中に蒸発され、例えばスチ
ームのような広がる蒸気がプラスチックモールド化合物
とダイパッド間に圧力を加えるようになる。この加えら
れた圧力は、割れ目や層剥離の形でモールドされたパッ
ケージの失敗を生じさせる。
【０００４】カプセル材料の失敗は、リフローはんだ付
け温度、例えば、華氏約４１９から４６４度（摂氏約２
１５から２４０度）の範囲の温度で、リードフレームと
カプセル材料間のような非類似の材料間の温度のミスマ
ッチから生じる。このミスマッチは、プラスチックモー
ルド化合物によって吸収された液体の熱により生じる圧
力で、さらに悪化する。これら応力の複合効果は、特に
リードフレームとカプセル材料間の付着力を低下させ、
層剥離を導き、カプセルの割れ目や失敗を生じる。これ
らの問題を解決する努力が、チップやダイパッド、或い
は双方によく付着するカプセル材料を選択し、開発する
ために払われた。低い応力で、強く、湿気を吸収しな
い、そしてより付着力を有するカプセル材料が提案され
た。それにもかかわらず、これらは問題を解決するには
至っていない。さらに、特別なカプセル材料は一般的に
高価であるために、それらの使用は製造コストを増大す
る傾向にある。さらに、水のような汚染している液体に
曝したり、ダイパッドの構造エッチングしたりすること
減らすために、完成品をドライパッキングするような追
加の工程が、製造工程に加えられた。このため、これら
はまたリードフレームの製造コストを増加させた。
け温度、例えば、華氏約４１９から４６４度（摂氏約２
１５から２４０度）の範囲の温度で、リードフレームと
カプセル材料間のような非類似の材料間の温度のミスマ
ッチから生じる。このミスマッチは、プラスチックモー
ルド化合物によって吸収された液体の熱により生じる圧
力で、さらに悪化する。これら応力の複合効果は、特に
リードフレームとカプセル材料間の付着力を低下させ、
層剥離を導き、カプセルの割れ目や失敗を生じる。これ
らの問題を解決する努力が、チップやダイパッド、或い
は双方によく付着するカプセル材料を選択し、開発する
ために払われた。低い応力で、強く、湿気を吸収しな
い、そしてより付着力を有するカプセル材料が提案され
た。それにもかかわらず、これらは問題を解決するには
至っていない。さらに、特別なカプセル材料は一般的に
高価であるために、それらの使用は製造コストを増大す
る傾向にある。さらに、水のような汚染している液体に
曝したり、ダイパッドの構造エッチングしたりすること
減らすために、完成品をドライパッキングするような追
加の工程が、製造工程に加えられた。このため、これら
はまたリードフレームの製造コストを増加させた。
【０００５】
【本発明の概要】従って、複数の異なるチップを受ける
ために容易に、また安価で変更することができるリード
フレームの必要性が生じている。このような多様性のリ
ードフレーム構造の部品が、商業レートで経済的に作ら
れ、また組み立てられることができる方法の必要性が生
じている。本発明によるリードフレーム構造は外側リー
ドフレームと内側リードフレームを含むリードフレーム
基体とダイパッドを有しており、リードフレーム基体と
ダイパッドが互いに取付けられると、リードフレーム構
造が、リードフレーム設計の機能を達成する。更に、複
数の異なるダイパッドを受けるために容易に、また安価
で変更することができるリードフレームの必要性が生じ
ている。本発明によれるリードフレーム構造は、チッ
プ、特にチップの周囲の表面とカプセル材料間の十分な
直接接続を可能にするダイパッドを有している。本発明
の実施例は、ＩＣ装置を製造するためのリードフレーム
の構造である。このリードフレームの構造は、複数のリ
ードを含み、且つダイパッド開口を持つリードフレーム
基体を有している。さらに、リードフレーム基体は、開
口に向かって延びる少なくとも一つの第１のタイバー部
分を有している。一つのダイパッドは少なくとも一つの
チップを受けるための取付け表面を形成している。この
取付け表面は少なくとも一つのチップより小さいので、
少なくとも一つのチップの周囲表面は、少なくとも一つ
のチップが取付け表面に取り付けられたとき、実質的に
露出されており、またダイパッドは、取付け表面から延
び、少なくとも一つの第１のタイバー部分に対応する少
なくとも一つの第２のタイバー部分を含んでいる。ダイ
パッドは、リードフレーム基体に取付けられ、取付け表
面は、少なくとも第１のタイバー部分に対応する少なく
とも一つの第２のタイバー部分に取り付けることによっ
て、開口に位置される。従って、取付けパッドの形状、
例えば十字形は、少なくとも一つのチップが取付け表面
とリートフレーム基体に取付けられると、ダイパッドと
少なくとも一つのチップはカプセル材料内にカプセルさ
れ、少なくとも一つのチップの周囲表面がカプセル材料
と直接接触するようになる。
ために容易に、また安価で変更することができるリード
フレームの必要性が生じている。このような多様性のリ
ードフレーム構造の部品が、商業レートで経済的に作ら
れ、また組み立てられることができる方法の必要性が生
じている。本発明によるリードフレーム構造は外側リー
ドフレームと内側リードフレームを含むリードフレーム
基体とダイパッドを有しており、リードフレーム基体と
ダイパッドが互いに取付けられると、リードフレーム構
造が、リードフレーム設計の機能を達成する。更に、複
数の異なるダイパッドを受けるために容易に、また安価
で変更することができるリードフレームの必要性が生じ
ている。本発明によれるリードフレーム構造は、チッ
プ、特にチップの周囲の表面とカプセル材料間の十分な
直接接続を可能にするダイパッドを有している。本発明
の実施例は、ＩＣ装置を製造するためのリードフレーム
の構造である。このリードフレームの構造は、複数のリ
ードを含み、且つダイパッド開口を持つリードフレーム
基体を有している。さらに、リードフレーム基体は、開
口に向かって延びる少なくとも一つの第１のタイバー部
分を有している。一つのダイパッドは少なくとも一つの
チップを受けるための取付け表面を形成している。この
取付け表面は少なくとも一つのチップより小さいので、
少なくとも一つのチップの周囲表面は、少なくとも一つ
のチップが取付け表面に取り付けられたとき、実質的に
露出されており、またダイパッドは、取付け表面から延
び、少なくとも一つの第１のタイバー部分に対応する少
なくとも一つの第２のタイバー部分を含んでいる。ダイ
パッドは、リードフレーム基体に取付けられ、取付け表
面は、少なくとも第１のタイバー部分に対応する少なく
とも一つの第２のタイバー部分に取り付けることによっ
て、開口に位置される。従って、取付けパッドの形状、
例えば十字形は、少なくとも一つのチップが取付け表面
とリートフレーム基体に取付けられると、ダイパッドと
少なくとも一つのチップはカプセル材料内にカプセルさ
れ、少なくとも一つのチップの周囲表面がカプセル材料
と直接接触するようになる。
【０００６】本発明における他の実施例は、ＩＣ装置を
製造する方法である。その方法は、複数のリードを含
み、そのリードによって画定されたダイパッド開口を有
するリードフレームを形成するステップを有している。
リードフレーム基体は、また開口に向かって延びる少な
くとも一つの第１のタイバー部分を有している。この方
法は、また少なくとも一つのチップを受けるための取付
け表面を持つダイパッドを形成するステップを有する。
上述のように、取付け表面は少なくとも一つのチップよ
り小さいので、少なくとも一つのチップの周囲表面は、
少なくとも一つのチップが取付け表面上に取付けられた
とき実質的に露出される。ダイパッドは取付け表面から
延び、少なくとも一つの第２のタイバー部分に対応する
少なくとも一つの第１のタイバー部分を含んでいる。さ
らに、この方法は、少なくとも一つの第１の第バー部分
を対応する少なくとも一つのタイバー部分に取付け、且
つ取付け表面を開口に位置するステップを有する。本発
明は、公知のリードフレームとリードフレーム製造方法
に比べて種々の技術的利点を提供する。本発明の技術的
利点は、リードフレーム基体とダイパッドを別々に作る
ことがＩＣ装置の製造業者により設計の柔軟性を与える
ことである。例えば、チップの熱膨張係数とほぼ等しい
か、非常にマッチしている熱膨張係数を有するカプセル
材料やダイパッドを選び、膨張の異なる割合や度合いに
よって生じるＩＣ装置のパッケージの失敗の可能性を減
少することができる。他の技術的利点は、このリードフ
レームの構造の設計が柔軟に行えるために、新しいＩＣ
装置を市場に提供するためのサイクル時間を短くするこ
とができることである。更に他の技術的利点は、リード
フレーム基体とダイパッドを、一般のエッチング処理や
打ち抜きを用いて作ることができ、また種々のチップや
チップボンドパッドの形状に適応するために、顧客の要
望に応じて作ることができることである。また、更に他
の技術的利点は、内部のリードフィンガー（リード線）
を短くすることにより、外部リードフレームを容易に調
整して、種々のチップサイズに適応するためにダイパッ
ドの開口を大きくすることができることである。ダイパ
ッドがチップより小さいので、ダイパッドはまたダイパ
ッド開口より小さくすることができ、それにより、単一
のリードフレームが小さなチップに適応するようにし
て、内部リードをダイパッド開口に集めることができ
る。他の技術的利点は、図面、詳細な説明及び特許請求
の範囲から通常の知識を有するものにとって容易に明ら
かであろう。
製造する方法である。その方法は、複数のリードを含
み、そのリードによって画定されたダイパッド開口を有
するリードフレームを形成するステップを有している。
リードフレーム基体は、また開口に向かって延びる少な
くとも一つの第１のタイバー部分を有している。この方
法は、また少なくとも一つのチップを受けるための取付
け表面を持つダイパッドを形成するステップを有する。
上述のように、取付け表面は少なくとも一つのチップよ
り小さいので、少なくとも一つのチップの周囲表面は、
少なくとも一つのチップが取付け表面上に取付けられた
とき実質的に露出される。ダイパッドは取付け表面から
延び、少なくとも一つの第２のタイバー部分に対応する
少なくとも一つの第１のタイバー部分を含んでいる。さ
らに、この方法は、少なくとも一つの第１の第バー部分
を対応する少なくとも一つのタイバー部分に取付け、且
つ取付け表面を開口に位置するステップを有する。本発
明は、公知のリードフレームとリードフレーム製造方法
に比べて種々の技術的利点を提供する。本発明の技術的
利点は、リードフレーム基体とダイパッドを別々に作る
ことがＩＣ装置の製造業者により設計の柔軟性を与える
ことである。例えば、チップの熱膨張係数とほぼ等しい
か、非常にマッチしている熱膨張係数を有するカプセル
材料やダイパッドを選び、膨張の異なる割合や度合いに
よって生じるＩＣ装置のパッケージの失敗の可能性を減
少することができる。他の技術的利点は、このリードフ
レームの構造の設計が柔軟に行えるために、新しいＩＣ
装置を市場に提供するためのサイクル時間を短くするこ
とができることである。更に他の技術的利点は、リード
フレーム基体とダイパッドを、一般のエッチング処理や
打ち抜きを用いて作ることができ、また種々のチップや
チップボンドパッドの形状に適応するために、顧客の要
望に応じて作ることができることである。また、更に他
の技術的利点は、内部のリードフィンガー（リード線）
を短くすることにより、外部リードフレームを容易に調
整して、種々のチップサイズに適応するためにダイパッ
ドの開口を大きくすることができることである。ダイパ
ッドがチップより小さいので、ダイパッドはまたダイパ
ッド開口より小さくすることができ、それにより、単一
のリードフレームが小さなチップに適応するようにし
て、内部リードをダイパッド開口に集めることができ
る。他の技術的利点は、図面、詳細な説明及び特許請求
の範囲から通常の知識を有するものにとって容易に明ら
かであろう。
【０００７】
【実施例】図１を参照すると、キャリヤレール１３を有
するリードフレーム基体１の上面図が示されている。リ
ードフレーム１は、ダムバー５によって内側リードフレ
ーム４から離された外側リードフレーム３を有してい
る。リードフレーム基体１は、外部のリード１１および
内部のリード１２をそれぞれ有する複数のリード１０、
およびキャリヤレール１３からダイパッド開口１７に向
かって延びる４つのタイバー部分１６を有している。リ
ード１０は、外部のリード１１および内部のリード１２
の形状を得るのに十分しなやかなリードフレーム材料の
シートからの打ち抜き或いはエッチングされる。適当な
リードフレーム材料は、銅、鉄、ニッケル、アルミニュ
ーム或いは、例えばアロイ４２のようなこれらの金属を
有する合金を含んでいる。アロイ４２は約４２％のニッ
ケルと約５８％の鉄を含むニッケル／鉄合金である。
銀、銅、金或いはパラジュームのような高導電性の金属
で、フラッドメッキ技術(flood plating techiques) に
よって、あるいは別々にリード１０をメッキすることも
できる。リード１０は、分離ストリップ１４及びガイド
ホール１５のあるキャリヤレール１３を有する支持構造
によって囲まれている。
するリードフレーム基体１の上面図が示されている。リ
ードフレーム１は、ダムバー５によって内側リードフレ
ーム４から離された外側リードフレーム３を有してい
る。リードフレーム基体１は、外部のリード１１および
内部のリード１２をそれぞれ有する複数のリード１０、
およびキャリヤレール１３からダイパッド開口１７に向
かって延びる４つのタイバー部分１６を有している。リ
ード１０は、外部のリード１１および内部のリード１２
の形状を得るのに十分しなやかなリードフレーム材料の
シートからの打ち抜き或いはエッチングされる。適当な
リードフレーム材料は、銅、鉄、ニッケル、アルミニュ
ーム或いは、例えばアロイ４２のようなこれらの金属を
有する合金を含んでいる。アロイ４２は約４２％のニッ
ケルと約５８％の鉄を含むニッケル／鉄合金である。
銀、銅、金或いはパラジュームのような高導電性の金属
で、フラッドメッキ技術(flood plating techiques) に
よって、あるいは別々にリード１０をメッキすることも
できる。リード１０は、分離ストリップ１４及びガイド
ホール１５のあるキャリヤレール１３を有する支持構造
によって囲まれている。
【０００８】キャリヤレール１３とガイドホール１５
は、打ち抜きやエッチング処理、及びメッキ処理を通じ
てリードフレーム材料を位置決めするために用いられ
る。打ち抜き処理はリードフレーム基体のダイや一般的
な道具を作ること、及びそれを高速度打ち抜き装置に取
り付けることを含む。この打ち抜き装置は、一般的なリ
ードフレーム基体パターンのコピーを作ることができ
る。代わりに、リードフレーム基体１はエッチング処理
によっても作られる。エッチング処理のための初期装備
コストは打ち抜き処理用の初期ツールコストより安いけ
れど、エッチング処理はホトレジストのようなエッチン
グ材料や化学薬品の補給を必要とする。さらに、目下エ
ッチング処理は打ち抜き処理のように速くリードフレー
ムを作れなし、製造量の需要が増すにつれて、打ち抜き
リードフレームはエッチングされたリードフレームより
コスト効率がよい。しかしながら、何れの処理もリール
ツウリール（reel-to-reel) 或いはバッチメッキ処理と
一緒に用いられる。リード１０は、ダイパッド開口１７
の４つの辺上に配列され、またダイパッド開口１７の大
きさ及び形状を画定する。リードフレーム基体１はカッ
ド・フラット・パックＩＣ装置と共に使用するために形
づけられる。しかしながら、リード１０は、デュアル・
イン・ライン及び他のＩＣ装置の構造に使用するために
配列される。開口１７は複数のチップの大きさに適応す
るために大きくされる。ＩＣ装置の製造業者は、チップ
のボンドパッド（図示せず）と内部リード１２間に伸び
るワイヤーボンド（図示せず）の長さを調節することに
よって、チップの小さなサイズ（図示せず）と開口１７
の比較的大きなサイズの間の違いを補償することができ
る。
は、打ち抜きやエッチング処理、及びメッキ処理を通じ
てリードフレーム材料を位置決めするために用いられ
る。打ち抜き処理はリードフレーム基体のダイや一般的
な道具を作ること、及びそれを高速度打ち抜き装置に取
り付けることを含む。この打ち抜き装置は、一般的なリ
ードフレーム基体パターンのコピーを作ることができ
る。代わりに、リードフレーム基体１はエッチング処理
によっても作られる。エッチング処理のための初期装備
コストは打ち抜き処理用の初期ツールコストより安いけ
れど、エッチング処理はホトレジストのようなエッチン
グ材料や化学薬品の補給を必要とする。さらに、目下エ
ッチング処理は打ち抜き処理のように速くリードフレー
ムを作れなし、製造量の需要が増すにつれて、打ち抜き
リードフレームはエッチングされたリードフレームより
コスト効率がよい。しかしながら、何れの処理もリール
ツウリール（reel-to-reel) 或いはバッチメッキ処理と
一緒に用いられる。リード１０は、ダイパッド開口１７
の４つの辺上に配列され、またダイパッド開口１７の大
きさ及び形状を画定する。リードフレーム基体１はカッ
ド・フラット・パックＩＣ装置と共に使用するために形
づけられる。しかしながら、リード１０は、デュアル・
イン・ライン及び他のＩＣ装置の構造に使用するために
配列される。開口１７は複数のチップの大きさに適応す
るために大きくされる。ＩＣ装置の製造業者は、チップ
のボンドパッド（図示せず）と内部リード１２間に伸び
るワイヤーボンド（図示せず）の長さを調節することに
よって、チップの小さなサイズ（図示せず）と開口１７
の比較的大きなサイズの間の違いを補償することができ
る。
【０００９】図２(a) を参照すると、チップＡあるはＢ
用の十字形の取付け表面２０を形成するダイパッド２の
上面図が示されている。この形状において、取付け表面
２０は、中央２６で結合されている４つのアーム２４を
有していて、実質的に十字形に形成され、図１に示され
た開口１７を部分的に満たしている。取付け表面２０に
加えて、ダイパッド２は、取付け表面２０から延びる４
つのタイバー部分２１を有している。ダイパッド２は、
チップＡを受けるために置かれ、且つタイバー部分２１
の各々は曲げ点２２で曲げることができる。曲げ点２２
の位置及び角度は取付け表面２０上に取り付けられるチ
ップＡ或いはＢの大きさ及び高さによって決められる。
図２(b) を参照すると、図２(a) のダイパッド２の断面
がIIＢ−IIＢ線に沿って示されている。ダイパッド２の
十字形の取付け表面２０はチップＡより小さいので、チ
ップＡが取付け表面２０上に取り付けられると、周囲の
表面５０は露出される。図２(b) に示された実施例にお
いては、周囲の表面５０は実質的に三角形の形状であ
り、中央２６で結合している取付け表面のアーム２４と
チップＡのエッジによって規定される。一般に、チップ
の高さが増大すると、曲げの角度は比例して増大する。
図２(c) を参照すると、チップＡを有する図２(a) のダ
イパッド２の断面がIIＣ−IIＣ線に沿って示されてい
る。曲げ点２２はタイバー部分２１を区分２１ａと、取
付け平面２０に実質的に平行な区分２１ｂに分けられて
いる。適当な打ち抜き装置はいろいろな高さのチップに
適応するようにダイパッド２を配置するために調節す
る。さらに、図２(a) に示されたように、ダイパッド２
は十字形の取付け表面２０上に含まれるチップＡに適応
するように配置される。もし、大きなチップＢが十字形
の取付け表面２０上に置かれると、曲げ点２２は、ダイ
パッド２上の大きなチップＢに適応するように取付け表
面２０から遠くに設けられる。
用の十字形の取付け表面２０を形成するダイパッド２の
上面図が示されている。この形状において、取付け表面
２０は、中央２６で結合されている４つのアーム２４を
有していて、実質的に十字形に形成され、図１に示され
た開口１７を部分的に満たしている。取付け表面２０に
加えて、ダイパッド２は、取付け表面２０から延びる４
つのタイバー部分２１を有している。ダイパッド２は、
チップＡを受けるために置かれ、且つタイバー部分２１
の各々は曲げ点２２で曲げることができる。曲げ点２２
の位置及び角度は取付け表面２０上に取り付けられるチ
ップＡ或いはＢの大きさ及び高さによって決められる。
図２(b) を参照すると、図２(a) のダイパッド２の断面
がIIＢ−IIＢ線に沿って示されている。ダイパッド２の
十字形の取付け表面２０はチップＡより小さいので、チ
ップＡが取付け表面２０上に取り付けられると、周囲の
表面５０は露出される。図２(b) に示された実施例にお
いては、周囲の表面５０は実質的に三角形の形状であ
り、中央２６で結合している取付け表面のアーム２４と
チップＡのエッジによって規定される。一般に、チップ
の高さが増大すると、曲げの角度は比例して増大する。
図２(c) を参照すると、チップＡを有する図２(a) のダ
イパッド２の断面がIIＣ−IIＣ線に沿って示されてい
る。曲げ点２２はタイバー部分２１を区分２１ａと、取
付け平面２０に実質的に平行な区分２１ｂに分けられて
いる。適当な打ち抜き装置はいろいろな高さのチップに
適応するようにダイパッド２を配置するために調節す
る。さらに、図２(a) に示されたように、ダイパッド２
は十字形の取付け表面２０上に含まれるチップＡに適応
するように配置される。もし、大きなチップＢが十字形
の取付け表面２０上に置かれると、曲げ点２２は、ダイ
パッド２上の大きなチップＢに適応するように取付け表
面２０から遠くに設けられる。
【００１０】ＩＣ装置のパッキングの一部として、ダイ
パッド２とチップＡあるいはＢがプラスチックモールド
化合物にカプセルされる。図２(d) は、図２(c) の十字
形の取付け表面２０の一部拡大断面図を示す。取付け表
面２０は、チップＡの十字形の取付け表面２０の反対側
面にそれぞれ球状或いは落涙形状の窪みのマトリックス
形状のようなエッチング形状２３を有している。形状２
３は一連の実質的に並列の窪みを有している。図３を参
照すると、図２(c) のダイパッドの部分的な断面図が示
されており、エポキシ接着層３１によって十字形の取付
け表面２０上に取り付けられたチップ３０を有してい
る。ダイパッド２、チップ３０及びエポキシ接着層３１
はプラスチックのモールド化合物３２にカプセルされて
いる。このボンドはプラスチックのモールド化合物３２
とチップ３０間の直接接合によって、チップ３０の周囲
表面上に強化される。プラスチックのモールド化合物３
２は、またエッチング形状２３内に流れ込んで、硬化
し、これによりダイパッド２とプラスチックのモールド
化合物３２間の結合を強化する。この強化された結合
は、プラスチックのモールド化合物３２のダイパッド２
からの剥離を防止し、且つ末期的な接合の失敗、即ちポ
ップコーン的失敗の損失を軽減する。
パッド２とチップＡあるいはＢがプラスチックモールド
化合物にカプセルされる。図２(d) は、図２(c) の十字
形の取付け表面２０の一部拡大断面図を示す。取付け表
面２０は、チップＡの十字形の取付け表面２０の反対側
面にそれぞれ球状或いは落涙形状の窪みのマトリックス
形状のようなエッチング形状２３を有している。形状２
３は一連の実質的に並列の窪みを有している。図３を参
照すると、図２(c) のダイパッドの部分的な断面図が示
されており、エポキシ接着層３１によって十字形の取付
け表面２０上に取り付けられたチップ３０を有してい
る。ダイパッド２、チップ３０及びエポキシ接着層３１
はプラスチックのモールド化合物３２にカプセルされて
いる。このボンドはプラスチックのモールド化合物３２
とチップ３０間の直接接合によって、チップ３０の周囲
表面上に強化される。プラスチックのモールド化合物３
２は、またエッチング形状２３内に流れ込んで、硬化
し、これによりダイパッド２とプラスチックのモールド
化合物３２間の結合を強化する。この強化された結合
は、プラスチックのモールド化合物３２のダイパッド２
からの剥離を防止し、且つ末期的な接合の失敗、即ちポ
ップコーン的失敗の損失を軽減する。
【００１１】ダイパッド２を作るために用いられた材料
はリードフレーム基体１を作るために用いられた材料と
同じものにすることができる。しかしながら、ダイパッ
ド２は、また誘電体材料、内部的にストレスを吸収した
り、熱を吸収するところとして働くクラッド金属、或い
はセラミック合成物から作ることができる。誘電体材料
は絶縁材料である。クラッド金属は片面或いは両面を異
なる金属で覆われた金属である。セラミック合成物は強
化材を加えたセラミックとのコンビネーションからなる
材料を含んでいる。更に、ダイパッド２は組み合わせ材
料から作ることができる。ダイパッド２がどのような材
料から作られても、ダイパッドとプラスチックのモール
ド化合物３２間に完全な接合が存在する。更に、ダイパ
ッド２が熱発散器或いは熱吸収器であるか否かは、ＩＣ
装置の特別な設計に依存する。図４(a) および(b) は他
の取付け表面形状を有するダイパッドの実施例を示して
いる。図４(a) はパネル形の取付け表面１２０を有する
ダイパッド１０２の上面図を示している。ダイパッド１
０２は２つの第２のタイバー部分１２１をを有してい
る。チップ（図示せず）が取付け表面１２０上に取付け
られると、第２のタイバー部分１２１が、ダイパッド１
０２をダウンセットするために、曲げ点１２２で曲げら
れる。代わりに、ダイパッド１０２が、チップ（図示せ
ず）のしたで交差する２つのパネル形の取付け表面１２
０、１２０’を有することができる。
はリードフレーム基体１を作るために用いられた材料と
同じものにすることができる。しかしながら、ダイパッ
ド２は、また誘電体材料、内部的にストレスを吸収した
り、熱を吸収するところとして働くクラッド金属、或い
はセラミック合成物から作ることができる。誘電体材料
は絶縁材料である。クラッド金属は片面或いは両面を異
なる金属で覆われた金属である。セラミック合成物は強
化材を加えたセラミックとのコンビネーションからなる
材料を含んでいる。更に、ダイパッド２は組み合わせ材
料から作ることができる。ダイパッド２がどのような材
料から作られても、ダイパッドとプラスチックのモール
ド化合物３２間に完全な接合が存在する。更に、ダイパ
ッド２が熱発散器或いは熱吸収器であるか否かは、ＩＣ
装置の特別な設計に依存する。図４(a) および(b) は他
の取付け表面形状を有するダイパッドの実施例を示して
いる。図４(a) はパネル形の取付け表面１２０を有する
ダイパッド１０２の上面図を示している。ダイパッド１
０２は２つの第２のタイバー部分１２１をを有してい
る。チップ（図示せず）が取付け表面１２０上に取付け
られると、第２のタイバー部分１２１が、ダイパッド１
０２をダウンセットするために、曲げ点１２２で曲げら
れる。代わりに、ダイパッド１０２が、チップ（図示せ
ず）のしたで交差する２つのパネル形の取付け表面１２
０、１２０’を有することができる。
【００１２】図４(b) は円形の取付け表面２２０を有す
るダイパッド２０２の上面図を示している。ダイパッド
２０２は、また一つの第２のダイバー部分２２１を有し
ている。チップ（図示せず）が取付け平面２２０上に取
り付けられると、第２のタイバー部分２２１はダイパッ
ド２０２をダウンセットするために、曲げ点２２２で曲
げられる。代わりに、一つ或いはそれより多くの追加の
第２のタイバー部分２２１’がダイパッド２０２を図１
に示されたリードフレーム基体１のようなリードフレー
ム基体にしっかりと固定するためにダイパッド２０２に
追加することができる。図５を参照すると、リードフレ
ームの構造６の上面図が示されている。リードフレーム
の構造６は図２(a) のダイパッド２に固定される図１の
リードフレーム基体１を有している。特に、リードフレ
ーム基体１のタイバー部分１６はタイバー部分２１に固
定され、リードフレームの構造６を形成する。図６は、
図５のＶ−Ｖ線に沿ったリードフレームの構造６を示
し、接着テープ２５でテーピングすることにより互いに
固定されたタイバー部分１６と２１、即ち区分２１ｂを
示している。接着テープ２５はＩＣ装置の製造中に汚染
を最小にするため、少ないイオンを含むテープであり、
そして適切なテープはトモエガワ株式会社（Tomoegawa
Company)によって作られたTomoegawa R722である。代わ
りに、タイバー部分１６と２１は、例えばアクリル接着
での接着ボンディング、溶接、はんだ、機械的ステーキ
ングなどによって、互いに固定することができる。
るダイパッド２０２の上面図を示している。ダイパッド
２０２は、また一つの第２のダイバー部分２２１を有し
ている。チップ（図示せず）が取付け平面２２０上に取
り付けられると、第２のタイバー部分２２１はダイパッ
ド２０２をダウンセットするために、曲げ点２２２で曲
げられる。代わりに、一つ或いはそれより多くの追加の
第２のタイバー部分２２１’がダイパッド２０２を図１
に示されたリードフレーム基体１のようなリードフレー
ム基体にしっかりと固定するためにダイパッド２０２に
追加することができる。図５を参照すると、リードフレ
ームの構造６の上面図が示されている。リードフレーム
の構造６は図２(a) のダイパッド２に固定される図１の
リードフレーム基体１を有している。特に、リードフレ
ーム基体１のタイバー部分１６はタイバー部分２１に固
定され、リードフレームの構造６を形成する。図６は、
図５のＶ−Ｖ線に沿ったリードフレームの構造６を示
し、接着テープ２５でテーピングすることにより互いに
固定されたタイバー部分１６と２１、即ち区分２１ｂを
示している。接着テープ２５はＩＣ装置の製造中に汚染
を最小にするため、少ないイオンを含むテープであり、
そして適切なテープはトモエガワ株式会社（Tomoegawa
Company)によって作られたTomoegawa R722である。代わ
りに、タイバー部分１６と２１は、例えばアクリル接着
での接着ボンディング、溶接、はんだ、機械的ステーキ
ングなどによって、互いに固定することができる。
【００１３】図７はリードフレーム基体１の上面図を示
している。複数のカット１８が内部リードの先端部１９
を分けるために作られている。カット１８の目的はリー
ド１０の長さを短くすることであり、それによりダイパ
ッドの開口１７を大きくするとである。図２(a) に示さ
れるように、チップＢはダイパッド２の十字形の取付け
表面２０より実質的に大きい。更に、ダイパッドがリー
ドフレーム基体から分離して作られているので、内部リ
ード１２は開口１７に集まっている。内部リードの先端
部１９を分離することによって、開口１７はチップＢに
適応するために大きくされる。従って、一般的なリード
フレーム基体はいろいろなサイズのチップを有する種々
のＩＣ装置を製造するために一般的なダイパッドを結合
することができる。更に、全てのリードがあらゆるＩＣ
装置において用いられる必要もないので、ＩＣ装置のピ
ン数やピッチは一般的なリードフレーム基体の全リード
数によって制限される。以上、本発明の詳細な説明がな
されたが、本発明の範囲は特許請求の範囲によって決め
られるべきである。
している。複数のカット１８が内部リードの先端部１９
を分けるために作られている。カット１８の目的はリー
ド１０の長さを短くすることであり、それによりダイパ
ッドの開口１７を大きくするとである。図２(a) に示さ
れるように、チップＢはダイパッド２の十字形の取付け
表面２０より実質的に大きい。更に、ダイパッドがリー
ドフレーム基体から分離して作られているので、内部リ
ード１２は開口１７に集まっている。内部リードの先端
部１９を分離することによって、開口１７はチップＢに
適応するために大きくされる。従って、一般的なリード
フレーム基体はいろいろなサイズのチップを有する種々
のＩＣ装置を製造するために一般的なダイパッドを結合
することができる。更に、全てのリードがあらゆるＩＣ
装置において用いられる必要もないので、ＩＣ装置のピ
ン数やピッチは一般的なリードフレーム基体の全リード
数によって制限される。以上、本発明の詳細な説明がな
されたが、本発明の範囲は特許請求の範囲によって決め
られるべきである。
【００１４】上記の記載に関連して、以下の各項を開示
する。 （1) 複数のリードを有するリードフレーム基体、前記
リードフレーム基体はダイパッド開口と前記開口に向か
って延びる少なくとも一つの第１のタイバー部分を有し
ており、および、少なくとも一つのチップを受けるため
の取付け表面を形成するダイパッド、を有する集積回路
装置を製造するためのリードフレーム構造であって、前
記マウント表面は、前記少なくとも一つのチップより小
さく、前記少なくとも一つのチップが前記取付け表面上
に取付けられたとき、前記少なくとも一つのチップの周
囲表面は実質的に露出されており、且つ前記取付け表面
から延び、前記少なくとも一つの第１のタイバー部分に
対応する少なくとも一つの第２のタイバー部分を有して
おり、これにより、前記第パットは前記リードフレーム
基体に取付けられ、前記取付け表面は、前記少なくとも
一つの第１のタイバー部分を前記対応する少なくとも一
つの第２のタイバー部分に取付けることによって前記開
口に位置されることを特徴とするリードフレームの構
造。 （2) 前記リードは前記開口の少なくとも２面に沿って
配列されている前記（1)項に記載のリードフレームの構
造。 （3) 前記取付け表面は十字形状であり、前記ダイパッ
ドは４つの第２のタイバー部分を有しており、且つ前記
リードフレーム基体は４つの第１のタイバー部分を有し
ている前記（1)項に記載のリードフレームの構造。 （4) 前記取付け表面は閉じた形状であり、前記ダイパ
ッドは一つの第２のタイバー部分を有している前記（1)
項に記載のリードフレームの構造。 （5) 前記リードは型抜きおよびエッチングからなるグ
ループから選ばれた処理によって形成される前記（1)項
に記載のリードフレームの構造。 （6) 前記ダイパッドは型抜きおよびエッチングからな
るグループから選ばれた処理によって形成される前記
（1)項に記載のリードフレームの構造。 （7) 前記少なくとも一つの第１のタイバー部分は前記
対応する少なくとも一つの第２のタイバー部分に、接着
テープ、接着ボンド、溶接、はんだ及び機械的ステーキ
ングからなるグループから選択された処理によって、固
定される前記（1)項に記載のリードフレームの構造。 （8) 前記開口の大きさは前記リードの長さにより決め
られ、それにより前記開口の大きさは前記リードの長さ
が短くなるに従って、長くされる前記（1)項に記載のリ
ードフレームの構造。 （9) 前記取付け表面の少なくとも一つの側はエッチン
グ形状を形成するためにエッチングされ、それにより前
記取付け表面とカプセル材料間の接着が強化される前記
（1)項に記載のリードフレームの構造。 （10) 内部リードフレームと取付け表面上に取り付けら
れた少なくとも一つのチップを有する前記（1)のリード
フレームの構造を有するＩＣ装置において、前記少なく
とも一つのチップの前記周囲表面は前記カプセル材料と
直接接触するように、前記内部リードフレームと前記少
なくとも一つのチップはカプセル材料内にカプセルされ
る。 （11) 内部リードフレームと取付け表面上に取り付けら
れた少なくとも一つのチップを有する前記（1)のリード
フレームの構造を有するＩＣ装置において、前記少なく
とも一つのチップの前記周囲表面は前記カプセル材料と
直接接触し、前記少なくとも一つのチップとカプセル材
料がほぼ等しい熱膨張係数を有するように、前記内部リ
ードフレームと前記少なくとも一つのチップはカプセル
材料内にカプセルされる。 （12) ＩＣ装置を製造するためのリードフレームの構造
であって、複数のリードを有するリードフレーム基体、
前記リードフレーム基体は前記リードによって囲まれた
矩形のダイパッド開口、及び前記開口に向かって延びる
４つの第１のタイバー部分を有しており、且つチップを
受けるために十字形の取付け表面を形成するダイパット
を備え、前記取付け表面は前記チップより小さく、その
結果、前記チップの周囲表面は、前記チップが前記取付
け表面上に取り付けられたときに、実質的に露出され、
且つ４つのタイバー部分を有し、その各々は前記取付け
表面から延び、前記第１のタイバー部分の一つに対応し
ており、それにより、前記ダイパッドは前記リードフレ
ームに固定され、前記取付け表面は、前記第１のタイバ
ー部分の各々を、接着テープによって前記対応する第２
のタイバー部分に固定することにより前記開口に位置付
けされる構造。 （13) ＩＣ装置を製造する方法であって、複数のリード
を有するリードフレーム基体を形成し、前記リードフレ
ーム基体はダイパッド開口と前記開口に向かって延びる
少なくとも一つの第１のタイバー部分を有しており、少
なくとも一つのチップを受けるための取付け表面有する
ダイパッドを形成し、前記取付け表面は、前記少なくと
も一つのチップより小さく、前記少なくとも一つのチッ
プが前記取付け表面上に取付けられたとき、前記少なく
とも一つのチップの周囲表面は実質的に露出されてお
り、且つ前記取付け表面から延び、前記少なくとも一つ
の第１のタイバー部分に対応する少なくとも一つの第２
のタイバー部分を有しており、且つ前記少なくとも一つ
の第１のタイバー部分を前記対応する少なくとも一つの
第２のタイバー部分に取付け、且つ前記マウント表面を
前記開口に位置するステップを有することを特徴とする
方法。 （14) 更に前記開口を大きくするために前記リードを短
くするステップをゆうする前記（13) の方法。 （15) 前記取付け表面は十字形であり、前記ダイパッド
は４つの第２のタイバー部分を有し、且つ前記リードフ
レーム基体は４つの第１のタイバー部分を有している前
記（13) の方法。 （16) 更に、ダイパッドをダウンセットし、前記取付け
表面上に少なくとも一つのチップを取付け、且つ前記少
なくとも一つのチップの前記周囲表面が前記カプセル材
料に直接接触するように、カプセル材料内に前記リード
フレームの構造と少なくとも一つのチップをカプセルす
るステップを有する前記（13) の方法。 （17) 更に、エッチング形状を形成するために前記取付
け表面の少なくとも一つの側をエッチングするステップ
を有し、それにより取付け表面とカプセル材料間の接着
が強化される前記（13) の方法。 （18) 前記外側のリードフレームを形成するステップは
リードフレーム材料のシートからリードフレーム基体を
打ち抜き、リードフレーム材料のシートから前記リード
フレーム基体をエッチングするステップのグループから
選択されたステップを有する前記（13) の方法。 （19) 前記少なくとも一つの第１のタイバー部分を前記
対応する前記少なくとも一つの第２のタイバー部分に取
付け、開口に前記ダイパッドを位置付けするステップ
は、更に接着テープ、接着ボンド、溶接、はんだ及び機
械的テーキングからなるグループから選択された処理を
有する前記（13) の方法。
する。 （1) 複数のリードを有するリードフレーム基体、前記
リードフレーム基体はダイパッド開口と前記開口に向か
って延びる少なくとも一つの第１のタイバー部分を有し
ており、および、少なくとも一つのチップを受けるため
の取付け表面を形成するダイパッド、を有する集積回路
装置を製造するためのリードフレーム構造であって、前
記マウント表面は、前記少なくとも一つのチップより小
さく、前記少なくとも一つのチップが前記取付け表面上
に取付けられたとき、前記少なくとも一つのチップの周
囲表面は実質的に露出されており、且つ前記取付け表面
から延び、前記少なくとも一つの第１のタイバー部分に
対応する少なくとも一つの第２のタイバー部分を有して
おり、これにより、前記第パットは前記リードフレーム
基体に取付けられ、前記取付け表面は、前記少なくとも
一つの第１のタイバー部分を前記対応する少なくとも一
つの第２のタイバー部分に取付けることによって前記開
口に位置されることを特徴とするリードフレームの構
造。 （2) 前記リードは前記開口の少なくとも２面に沿って
配列されている前記（1)項に記載のリードフレームの構
造。 （3) 前記取付け表面は十字形状であり、前記ダイパッ
ドは４つの第２のタイバー部分を有しており、且つ前記
リードフレーム基体は４つの第１のタイバー部分を有し
ている前記（1)項に記載のリードフレームの構造。 （4) 前記取付け表面は閉じた形状であり、前記ダイパ
ッドは一つの第２のタイバー部分を有している前記（1)
項に記載のリードフレームの構造。 （5) 前記リードは型抜きおよびエッチングからなるグ
ループから選ばれた処理によって形成される前記（1)項
に記載のリードフレームの構造。 （6) 前記ダイパッドは型抜きおよびエッチングからな
るグループから選ばれた処理によって形成される前記
（1)項に記載のリードフレームの構造。 （7) 前記少なくとも一つの第１のタイバー部分は前記
対応する少なくとも一つの第２のタイバー部分に、接着
テープ、接着ボンド、溶接、はんだ及び機械的ステーキ
ングからなるグループから選択された処理によって、固
定される前記（1)項に記載のリードフレームの構造。 （8) 前記開口の大きさは前記リードの長さにより決め
られ、それにより前記開口の大きさは前記リードの長さ
が短くなるに従って、長くされる前記（1)項に記載のリ
ードフレームの構造。 （9) 前記取付け表面の少なくとも一つの側はエッチン
グ形状を形成するためにエッチングされ、それにより前
記取付け表面とカプセル材料間の接着が強化される前記
（1)項に記載のリードフレームの構造。 （10) 内部リードフレームと取付け表面上に取り付けら
れた少なくとも一つのチップを有する前記（1)のリード
フレームの構造を有するＩＣ装置において、前記少なく
とも一つのチップの前記周囲表面は前記カプセル材料と
直接接触するように、前記内部リードフレームと前記少
なくとも一つのチップはカプセル材料内にカプセルされ
る。 （11) 内部リードフレームと取付け表面上に取り付けら
れた少なくとも一つのチップを有する前記（1)のリード
フレームの構造を有するＩＣ装置において、前記少なく
とも一つのチップの前記周囲表面は前記カプセル材料と
直接接触し、前記少なくとも一つのチップとカプセル材
料がほぼ等しい熱膨張係数を有するように、前記内部リ
ードフレームと前記少なくとも一つのチップはカプセル
材料内にカプセルされる。 （12) ＩＣ装置を製造するためのリードフレームの構造
であって、複数のリードを有するリードフレーム基体、
前記リードフレーム基体は前記リードによって囲まれた
矩形のダイパッド開口、及び前記開口に向かって延びる
４つの第１のタイバー部分を有しており、且つチップを
受けるために十字形の取付け表面を形成するダイパット
を備え、前記取付け表面は前記チップより小さく、その
結果、前記チップの周囲表面は、前記チップが前記取付
け表面上に取り付けられたときに、実質的に露出され、
且つ４つのタイバー部分を有し、その各々は前記取付け
表面から延び、前記第１のタイバー部分の一つに対応し
ており、それにより、前記ダイパッドは前記リードフレ
ームに固定され、前記取付け表面は、前記第１のタイバ
ー部分の各々を、接着テープによって前記対応する第２
のタイバー部分に固定することにより前記開口に位置付
けされる構造。 （13) ＩＣ装置を製造する方法であって、複数のリード
を有するリードフレーム基体を形成し、前記リードフレ
ーム基体はダイパッド開口と前記開口に向かって延びる
少なくとも一つの第１のタイバー部分を有しており、少
なくとも一つのチップを受けるための取付け表面有する
ダイパッドを形成し、前記取付け表面は、前記少なくと
も一つのチップより小さく、前記少なくとも一つのチッ
プが前記取付け表面上に取付けられたとき、前記少なく
とも一つのチップの周囲表面は実質的に露出されてお
り、且つ前記取付け表面から延び、前記少なくとも一つ
の第１のタイバー部分に対応する少なくとも一つの第２
のタイバー部分を有しており、且つ前記少なくとも一つ
の第１のタイバー部分を前記対応する少なくとも一つの
第２のタイバー部分に取付け、且つ前記マウント表面を
前記開口に位置するステップを有することを特徴とする
方法。 （14) 更に前記開口を大きくするために前記リードを短
くするステップをゆうする前記（13) の方法。 （15) 前記取付け表面は十字形であり、前記ダイパッド
は４つの第２のタイバー部分を有し、且つ前記リードフ
レーム基体は４つの第１のタイバー部分を有している前
記（13) の方法。 （16) 更に、ダイパッドをダウンセットし、前記取付け
表面上に少なくとも一つのチップを取付け、且つ前記少
なくとも一つのチップの前記周囲表面が前記カプセル材
料に直接接触するように、カプセル材料内に前記リード
フレームの構造と少なくとも一つのチップをカプセルす
るステップを有する前記（13) の方法。 （17) 更に、エッチング形状を形成するために前記取付
け表面の少なくとも一つの側をエッチングするステップ
を有し、それにより取付け表面とカプセル材料間の接着
が強化される前記（13) の方法。 （18) 前記外側のリードフレームを形成するステップは
リードフレーム材料のシートからリードフレーム基体を
打ち抜き、リードフレーム材料のシートから前記リード
フレーム基体をエッチングするステップのグループから
選択されたステップを有する前記（13) の方法。 （19) 前記少なくとも一つの第１のタイバー部分を前記
対応する前記少なくとも一つの第２のタイバー部分に取
付け、開口に前記ダイパッドを位置付けするステップ
は、更に接着テープ、接着ボンド、溶接、はんだ及び機
械的テーキングからなるグループから選択された処理を
有する前記（13) の方法。
【図１】取り付けられたキャリヤーレールを有するリー
ドフレーム基体の上面図。
ドフレーム基体の上面図。
【図２】(a) はチップＡ或いはＢを受けるための十字形
の取付け表面を形成するダイパッドの上面図、(b) は図
２(a) の IIB−IIB 線に沿ったダイパッドの断面図、
(c) は図２(a) の IIC−IIC 線に沿ったダイパッドの断
面図、および(d) は図２(c) のダイパッドの一部拡大断
面図であって、取付け表面の底部上にエッチングの形状
を示している。
の取付け表面を形成するダイパッドの上面図、(b) は図
２(a) の IIB−IIB 線に沿ったダイパッドの断面図、
(c) は図２(a) の IIC−IIC 線に沿ったダイパッドの断
面図、および(d) は図２(c) のダイパッドの一部拡大断
面図であって、取付け表面の底部上にエッチングの形状
を示している。
【図３】取付け表面にエポキシ樹脂で接着されたチッ
プ、ダイパッドとチップをカプセルし、エッチングの形
状を満たしているプラスチックモールド化合物を含む図
２(c) のダイパッドの部分断面図、
プ、ダイパッドとチップをカプセルし、エッチングの形
状を満たしているプラスチックモールド化合物を含む図
２(c) のダイパッドの部分断面図、
【図４】(a) はチップを受けるためのパネル形状の取付
け表面を形成するダイパッドの上面図、(b) は単一の第
２のタイバー部分を有する、チップを受けるための円形
取付け表面を形成するダイパッドを示す。
け表面を形成するダイパッドの上面図、(b) は単一の第
２のタイバー部分を有する、チップを受けるための円形
取付け表面を形成するダイパッドを示す。
【図５】図２(a) のダイパッドが図１のリードフレーム
基体に取り付けられているリードフレームの構造の上面
図、
基体に取り付けられているリードフレームの構造の上面
図、
【図６】図５のＶ−Ｖ線に沿ったリードフレームの構造
の断面図で、チップＡを受けるためにダウンセットさ
れ、図１のリードフレーム基体に接着テープによって取
付けられた図２(a) のダイパッドを示す。
の断面図で、チップＡを受けるためにダウンセットさ
れ、図１のリードフレーム基体に接着テープによって取
付けられた図２(a) のダイパッドを示す。
【図７】ダイパッドの開口を大きくするために分離され
た内部リードの先端部を有するリードフレーム基体の上
面図。
た内部リードの先端部を有するリードフレーム基体の上
面図。
Claims (2)
- 【請求項１】 複数のリードを有するリードフレーム基
体、前記リードフレーム基体はダイパッド開口と前記開
口に向かって延びる少なくとも一つの第１のタイバー部
分を有しており、および、 少なくとも一つのチップを受けるための取付け表面を形
成するダイパッド、を有するＩＣ装置を製造するための
リードフレームの構造であって、 前記取付け平面は、前記少なくとも一つのチップより小
さく、前記少なくとも一つのチップが前記取付け表面上
に取付けられたとき、前記少なくとも一つのチップの周
囲表面は実質的に露出されており、且つ前記取付け表面
から延び、前記少なくとも一つの第１のタイバー部分に
対応する少なくとも一つの第２のタイバー部分を有して
おり、これにより、前記ダイパッドは前記リードフレー
ム基体に取付けられ、前記取付け表面は、前記少なくと
も一つの第１のタイバー部分を前記対応する少なくとも
一つの第２のタイバー部分に取付けることによって前記
開口に位置されることを特徴とするリードフレームの構
造。 - 【請求項２】 ＩＣ装置を製造する方法であって、 複数のリードを有するリードフレーム基体を形成し、前
記リードフレーム基体はダイパッド開口と前記開口に向
かって延びる少なくとも一つの第１のタイバー部分を有
しており、 少なくとも一つのチップを受けるための取付け表面有す
る取付け表面を形成し、前記取付け表面は、前記少なく
とも一つのチップより小さく、前記少なくとも一つのチ
ップが前記取付け表面上に取付けられたとき、前記少な
くとも一つのチップの周囲表面は実質的に露出されてお
り、且つ前記取付け表面から延び、前記少なくとも一つ
の第１のタイバー部分に対応する少なくとも一つの第２
のタイバー部分を有しており、且つ前記少なくとも一つ
の第１のタイバー部分を前記対応する少なくとも一つの
第２のタイバー部分に取付け、且つ前記マウント表面を
前記開口に位置するステップを有することを特徴とする
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/248800 | 1994-05-25 | ||
| US08/248,800 US5429992A (en) | 1994-05-25 | 1994-05-25 | Lead frame structure for IC devices with strengthened encapsulation adhesion |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321280A true JPH07321280A (ja) | 1995-12-08 |
Family
ID=22940726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7124917A Pending JPH07321280A (ja) | 1994-05-25 | 1995-05-24 | Ｉｃ装置用のリードフレームの構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5429992A (ja) |
| JP (1) | JPH07321280A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7705437B2 (en) | 2007-10-16 | 2010-04-27 | Nec Electronics Corporation | Semiconductor device |
Families Citing this family (107)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789280A (en) * | 1994-10-11 | 1998-08-04 | Motorola, Inc. | Leadframe having secured outer leads, semiconductor device using the leadframe and method of making them |
| KR0137826B1 (ko) * | 1994-11-15 | 1998-04-28 | 문정환 | 반도체 디바이스 패키지 방법 및 디바이스 패키지 |
| KR0148080B1 (ko) * | 1995-07-31 | 1998-08-01 | 김광호 | 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법 |
| US5683944A (en) * | 1995-09-01 | 1997-11-04 | Motorola, Inc. | Method of fabricating a thermally enhanced lead frame |
| DE19536525B4 (de) * | 1995-09-29 | 2005-11-17 | Infineon Technologies Ag | Leiterrahmen für integrierte Schaltungen |
| US5672547A (en) * | 1996-01-31 | 1997-09-30 | Industrial Technology Research Institute | Method for bonding a heat sink to a die paddle |
| US5691242A (en) * | 1996-02-26 | 1997-11-25 | Motorola, Inc. | Method for making an electronic component having an organic substrate |
| DE19717780A1 (de) * | 1996-05-01 | 1997-11-13 | Nat Semiconductor Corp | Leiterrahmen für eine Halbleiterkomponente |
| KR100186309B1 (ko) * | 1996-05-17 | 1999-03-20 | 문정환 | 적층형 버텀 리드 패키지 |
| KR0179924B1 (ko) * | 1996-06-14 | 1999-03-20 | 문정환 | 버텀리드 반도체 패키지 |
| US6692989B2 (en) * | 1999-10-20 | 2004-02-17 | Renesas Technology Corporation | Plastic molded type semiconductor device and fabrication process thereof |
| KR100231837B1 (ko) * | 1997-05-12 | 1999-12-01 | 유무성 | 파인 피치 리드프레임의 이너리드 제조방법 |
| US5909050A (en) * | 1997-09-15 | 1999-06-01 | Microchip Technology Incorporated | Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor |
| US6509632B1 (en) | 1998-01-30 | 2003-01-21 | Micron Technology, Inc. | Method of fabricating a redundant pinout configuration for signal enhancement in an IC package |
| US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| JP2000077435A (ja) | 1998-08-31 | 2000-03-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6831352B1 (en) * | 1998-10-22 | 2004-12-14 | Azimuth Industrial Company, Inc. | Semiconductor package for high frequency performance |
| SG92624A1 (en) | 1999-02-09 | 2002-11-19 | Inst Of Microelectronics | Lead frame for an integrated circuit chip (integrated circuit peripheral support) |
| KR100379089B1 (ko) | 1999-10-15 | 2003-04-08 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
| KR100355796B1 (ko) * | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조 |
| KR100421774B1 (ko) * | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
| US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
| KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
| US6603196B2 (en) * | 2001-03-28 | 2003-08-05 | Siliconware Precision Industries Co., Ltd. | Leadframe-based semiconductor package for multi-media card |
| JP2002299540A (ja) * | 2001-04-04 | 2002-10-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US7485952B1 (en) | 2001-09-19 | 2009-02-03 | Amkor Technology, Inc. | Drop resistant bumpers for fully molded memory cards |
| US6900527B1 (en) | 2001-09-19 | 2005-05-31 | Amkor Technology, Inc. | Lead-frame method and assembly for interconnecting circuits within a circuit module |
| US6630726B1 (en) | 2001-11-07 | 2003-10-07 | Amkor Technology, Inc. | Power semiconductor package with strap |
| US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
| US6919620B1 (en) | 2002-09-17 | 2005-07-19 | Amkor Technology, Inc. | Compact flash memory card with clamshell leadframe |
| US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
| US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
| US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
| US6927483B1 (en) | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
| US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
| US6879034B1 (en) | 2003-05-01 | 2005-04-12 | Amkor Technology, Inc. | Semiconductor package including low temperature co-fired ceramic substrate |
| US7095103B1 (en) | 2003-05-01 | 2006-08-22 | Amkor Technology, Inc. | Leadframe based memory card |
| US7008825B1 (en) | 2003-05-27 | 2006-03-07 | Amkor Technology, Inc. | Leadframe strip having enhanced testability |
| US6897550B1 (en) | 2003-06-11 | 2005-05-24 | Amkor Technology, Inc. | Fully-molded leadframe stand-off feature |
| US7245007B1 (en) | 2003-09-18 | 2007-07-17 | Amkor Technology, Inc. | Exposed lead interposer leadframe package |
| US7134197B2 (en) * | 2003-12-18 | 2006-11-14 | Honeywell International Inc. | Plastic lead frames utilizing reel-to-reel processing |
| MY139795A (en) * | 2004-11-09 | 2009-10-30 | Freescale Semiconductor Inc | Leadframe for a semiconductor device |
| US7192809B2 (en) * | 2005-02-18 | 2007-03-20 | Texas Instruments Incorporated | Low cost method to produce high volume lead frames |
| US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
| US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
| US20070197922A1 (en) * | 2006-02-17 | 2007-08-23 | Honeywell International Inc. | Disposable pressure sensor systems and packages therefor |
| US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
| US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| US7495321B2 (en) | 2006-07-24 | 2009-02-24 | Stats Chippac, Ltd. | Leaded stacked packages having elevated die paddle |
| US7642638B2 (en) * | 2006-12-22 | 2010-01-05 | United Test And Assembly Center Ltd. | Inverted lead frame in substrate |
| US7687893B2 (en) | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
| US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
| US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
| US8207600B2 (en) * | 2007-03-30 | 2012-06-26 | Stats Chippac Ltd. | Integrated circuit package system with encapsulating features |
| US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
| US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
| US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
| US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
| US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
| US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
| US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
| US7812430B2 (en) * | 2008-03-04 | 2010-10-12 | Powertech Technology Inc. | Leadframe and semiconductor package having downset baffle paddles |
| US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
| US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
| US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
| US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
| US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
| US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
| US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
| US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
| US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
| US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
| US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
| US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
| US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
| JP2010245417A (ja) | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
| US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
| US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
| US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
| US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
| US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
| US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
| US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
| TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
| US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
| US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
| KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
| KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
| CN106469689B (zh) | 2015-08-21 | 2019-10-11 | 安世有限公司 | 电子元件及其形成方法 |
| RU172495U1 (ru) * | 2017-03-17 | 2017-07-11 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Выводная рамка мощной интегральной микросхемы |
| RU172797U1 (ru) * | 2017-04-05 | 2017-07-24 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Выводная рамка мощной интегральной микросхемы |
| CN111341748A (zh) | 2018-12-19 | 2020-06-26 | 恩智浦美国有限公司 | 选择性图案镀层的引线框 |
| RU187926U1 (ru) * | 2019-01-10 | 2019-03-25 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Выводная рамка полупроводникового прибора |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5479563A (en) * | 1977-12-07 | 1979-06-25 | Kyushu Nippon Electric | Lead frame for semiconductor |
| US4445271A (en) * | 1981-08-14 | 1984-05-01 | Amp Incorporated | Ceramic chip carrier with removable lead frame support and preforated ground pad |
| US5196268A (en) * | 1987-03-19 | 1993-03-23 | Texas Instruments Incorporated | Integrated circuit interconnect leads releasably mounted on film |
| US4868635A (en) * | 1988-01-13 | 1989-09-19 | Texas Instruments Incorporated | Lead frame for integrated circuit |
| JPH0274065A (ja) * | 1988-09-09 | 1990-03-14 | Matsushita Electron Corp | リードフレーム |
| US5018003A (en) * | 1988-10-20 | 1991-05-21 | Mitsubishi Denki Kabushiki Kaisha | Lead frame and semiconductor device |
| US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
| US5164815A (en) * | 1989-12-22 | 1992-11-17 | Texas Instruments Incorporated | Integrated circuit device and method to prevent cracking during surface mount |
| US5227661A (en) * | 1990-09-24 | 1993-07-13 | Texas Instruments Incorporated | Integrated circuit device having an aminopropyltriethoxysilane coating |
| US5204287A (en) * | 1991-06-28 | 1993-04-20 | Texas Instruments Incorporated | Integrated circuit device having improved post for surface-mount package |
| JPH0575006A (ja) * | 1991-09-18 | 1993-03-26 | Fujitsu Ltd | リードフレーム及び樹脂封止型半導体装置 |
| US5249354A (en) * | 1991-09-25 | 1993-10-05 | American Telephone & Telegraph Co. | Method of making electronic component packages |
| US5256598A (en) * | 1992-04-15 | 1993-10-26 | Micron Technology, Inc. | Shrink accommodating lead frame |
| JPH0621309A (ja) * | 1992-06-30 | 1994-01-28 | Toshiba Corp | リードフレーム |
| US5294827A (en) * | 1992-12-14 | 1994-03-15 | Motorola, Inc. | Semiconductor device having thin package body and method for making the same |
| US5327008A (en) * | 1993-03-22 | 1994-07-05 | Motorola Inc. | Semiconductor device having universal low-stress die support and method for making the same |
-
1994
- 1994-05-25 US US08/248,800 patent/US5429992A/en not_active Expired - Lifetime
-
1995
- 1995-04-10 US US08/419,224 patent/US5633528A/en not_active Expired - Lifetime
- 1995-05-24 JP JP7124917A patent/JPH07321280A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7705437B2 (en) | 2007-10-16 | 2010-04-27 | Nec Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5633528A (en) | 1997-05-27 |
| US5429992A (en) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321280A (ja) | Ｉｃ装置用のリードフレームの構造 | |
| KR100322825B1 (ko) | 반도체장치 | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
| US7432583B2 (en) | Leadless leadframe package substitute and stack package | |
| JP2957168B2 (ja) | リードフレーム及びこれを用いた半導体パッケージ | |
| US20060001130A1 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
| KR20050071524A (ko) | 블럭 몰드 조립체용 열 강화 패키지 | |
| US6340837B1 (en) | Semiconductor device and method of fabricating the same | |
| JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| US5610437A (en) | Lead frame for integrated circuits | |
| KR101753416B1 (ko) | Ｉｃ 패키지용 리드프레임 및 제조방법 | |
| TWI274406B (en) | Dual gauge leadframe | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
| JPH09312372A (ja) | 半導体装置の製造方法 | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| KR100281122B1 (ko) | 반도체패키지 | |
| JP2017108191A (ja) | 半導体装置 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR0121171Y1 (ko) | 멀티칩 반도체 패키지 | |
| JPH07263468A (ja) | 半導体集積回路装置およびリードフレーム | |
| JPH0422159A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040405 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041129 |