JPH07263468A - 半導体集積回路装置およびリードフレーム - Google Patents

半導体集積回路装置およびリードフレーム

Info

Publication number
JPH07263468A
JPH07263468A JP6047457A JP4745794A JPH07263468A JP H07263468 A JPH07263468 A JP H07263468A JP 6047457 A JP6047457 A JP 6047457A JP 4745794 A JP4745794 A JP 4745794A JP H07263468 A JPH07263468 A JP H07263468A
Authority
JP
Japan
Prior art keywords
semiconductor chip
integrated circuit
die pad
circuit device
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6047457A
Other languages
English (en)
Inventor
Hiroshi Akasaki
博 赤崎
Kanji Otsuka
寛治 大塚
Masayuki Shirai
優之 白井
Atsushi Honda
厚 本多
Toshihiro Tsuboi
敏宏 坪井
Takayuki Okinaga
隆幸 沖永
Koji Emata
孝司 江俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP6047457A priority Critical patent/JPH07263468A/ja
Publication of JPH07263468A publication Critical patent/JPH07263468A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 パッケージを実装するための半田リフロー時
に生じるパッケージクラックを防止する。 【構成】 半導体チップ３の実装に用いるリードフレー
ムのダイパッド６を枠状に形成するとともに、その枠状
のダイパッド６の内周に段差部６ａを形成した。そし
て、半導体チップ３を、その枠状のダイパッド６に嵌め
込むことによって固定するようにした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびリードフレーム技術に関し、特に、樹脂封止形のパ
ッケージ本体を有する半導体集積回路装置に適用して有
効な技術に関するものである。
【０００２】
【従来の技術】電子機器の小形化、多機能化等に伴い、
電子機器を構成する半導体集積回路装置のパッケージに
おいても、その形状、サイズおよび実装方式等の多様化
が進められている。特に、パッケージの実装方式におい
ては、所定基板への実装密度を高めるため、ピン挿入形
から面実装形へ移行する傾向にある。
【０００３】面実装形の場合は、パッケージを実装基板
の両面に実装することが可能である、ピンを挿入するた
めのスルーホールがないため実装基板の両面ともに部品
実装上の制約が少なく高密度な実装が可能である等、高
密度実装を実現する上において優れた特徴を有するから
である。
【０００４】面実装形のパッケージ構造はピン挿入形と
ほぼ同一である。すなわち、リードフレームの平板状の
ダイパッド上にダイボンディング剤を介して実装された
半導体チップを封止樹脂によって封止する構造である。
ただし、アウターリードの形状が、面実装が可能なよう
にガルウィング状またはＪ字状に成形されている。
【０００５】なお、リードフレームについては、例えば
特開昭５５−２１１２８号公報に記載があり、平面四角
形の平板状のダイパッドを有するリードフレームについ
て開示されている。
【０００６】
【発明が解決しようとする課題】ところが、面実装形の
パッケージの場合、その実装に際して、ベーパーリフロ
ーや赤外線リフローによる実装が行われ、従来のピン挿
入形のパッケージに比べてパッケージ内の温度が高温と
なるため、パッケージが吸湿した状態で実装処理を行う
と、パッケージクラックやパッケージ内部に剥離が生
じ、素子特性や耐湿信頼性が低下する問題があった。
【０００７】ここで、このパッケージクラックの問題
は、パッケージ内の半導体チップとダイパッドとを接着
するためのダイボンディング剤に吸湿されている水分に
起因するとされており、その機構は、以下のように考え
られている。
【０００８】すなわち、パッケージの温度が上昇する
と、ダイパッドと封止樹脂との間に熱応力が発生し、そ
の応力によってダイパッドと封止樹脂との間に剥離が生
じる。ここで、その剥離空間に、ダイボンディング剤に
吸湿されていた水分が拡散する。そして、この状態で、
実装のための半田リフロー処理を行うと、その剥離空間
内の水分が気化する結果、その際の蒸気圧によってダイ
パッド側の封止樹脂が力を受け変形する。これにより、
パッケージクラックが起こるのである。
【０００９】ここで、従来は、パッケージの耐リフロー
クラック性を向上させる方法として、低吸湿性レジン
の開発、防湿梱包、半田リフロー前のパッケージの
ベーキング、高強度レジンの開発、パッケージ内界
面の接着力の向上、パッケージ構造、材料組合せの最
適化、半田リフロー方式の改良等のような研究や対策
があるが、いずれも充分な効果を得ることができない。
【００１０】本発明は上記課題に着目してなされたもの
であり、その目的は、パッケージを所定基板上に実装す
るための半田リフロー工程時に発生するパッケージクラ
ックを防止することのできる技術を提供することにあ
る。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１３】すなわち、本発明の半導体集積回路装置
は、枠状のダイパッドの内周に形成された段差部に嵌め
込まれた状態で固定された半導体チップを封止してなる
ものである。
【００１４】また、本発明の半導体集積回路装置は、半
導体チップの外周の一部に向かって延在する平板状の複
数の棒体の先端に形成された段差部に嵌め込まれた状態
で固定された半導体チップを封止してなるものである。
【００１５】また、本発明の半導体集積回路装置は、前
記棒体の先端が、前記半導体チップの外周に沿って延在
されて幅広に形成されているものである。
【００１６】また、本発明の半導体集積回路装置は、前
記半導体チップの裏面の外周に、前記ダイパッドの段差
部に嵌まるような段差部を形成したものである。
【００１７】また、本発明の半導体集積回路装置は、枠
状のダイパッドの枠内に半導体チップの裏面外周に形成
された段差部を嵌め込むことにより固定された半導体チ
ップを封止してなるものである。
【００１８】さらに、本発明の半導体集積回路装置は、
半導体チップの裏面に形成された段差部に前記半導体チ
ップの外周の一部に向かって延在する平板状の複数の棒
体の先端を嵌め込むことにより固定された前記半導体チ
ップを封止してなるものである。
【００１９】また、本発明のリードフレームは、半導体
チップを実装するダイパッドを枠状とするとともに、そ
の枠状のダイパッドの内周に、前記半導体チップが嵌ま
るような段差部を形成したものである。
【００２０】
【作用】上記した本発明によれば、半導体チップを枠状
のダイパッドの段差部に嵌めて固定することにより、多
量のダイボンディング剤を使用しないでも、あるいは、
ダイボンディング剤を全く使用しないでも、半導体チッ
プをダイパッド上に固定してから封止樹脂によって封止
するまでの組立工程中における半導体チップの固定状態
の安定性を確保することが可能となる。
【００２１】また、ダイボンディング剤を低減あるいは
無くすことができるので、そのダイボンディング剤中の
水分等に起因する半田リフロー時のパッケージクラック
を防止することが可能となる。
【００２２】また、ダイパッドを枠状としたことによ
り、ダイパッドと封止樹脂との接触面積を低減すること
ができる。その上、封止樹脂をそれと密着性の良好な半
導体チップの裏面に直接接触させることができる。これ
らにより、パッケージ内の剥離領域を低減することがで
きるので、その剥離領域に溜る水分等に起因する半田リ
フロー時のパッケージクラックを防止することが可能と
なる。
【００２３】また、本発明の半導体集積回路装置によれ
ば、半導体チップを搭載するダイパッドを棒体とするこ
とにより、ダイパッドと封止樹脂との接触面積を低減す
ることができるので、パッケージ内の剥離領域を低減す
ることができる。このため、その剥離領域に溜る水分等
に起因する半田リフロー時のパッケージクラックの防止
能力を向上させることが可能となる。
【００２４】また、本発明の半導体集積回路装置によれ
ば、ダイパッドである棒体の先端を幅広としたことによ
り、半導体チップとダイパッドとの接触面積を、ある程
度大きくとることができるので、半導体チップの固定状
態の安定性を向上させることが可能となる。
【００２５】また、本発明の半導体集積回路装置によれ
ば、半導体チップの裏面外周における段差部と、枠状の
ダイパッドの内周の段差部とを嵌め合わせることによっ
て半導体チップを固定することにより、多量のダイボン
ディング剤を使用しないでも、あるいはダイボンディン
グ剤を全く使用しないでも、半導体チップの固定状態の
安定性をさらに向上させることが可能となる。
【００２６】また、本発明の半導体集積回路装置によれ
ば、半導体チップの裏面外周の段差部を枠状のダイパッ
ドの枠内に嵌めることで固定することにより、多量のダ
イボンディング剤を使用しないでも、あるいは、ダイボ
ンディング剤を全く使用しないでも、半導体チップの固
定状態の安定性を確保することが可能となる。
【００２７】また、本発明の半導体集積回路装置によれ
ば、半導体チップをボンディングワイヤでリードフレー
ムと連結することにより、ダイボンディング剤を全く使
用しないでも、半導体チップの固定状態の安定性を確保
することが可能となる。
【００２８】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００２９】（実施例１）図１は本発明の一実施例であ
る半導体集積回路装置の断面図、図２〜図４は図１の半
導体集積回路装置を構成するリードフレームの要部平面
図である。
【００３０】図１に示す本実施例１の半導体集積回路装
置１は、例えばＱＦＰ（Quad FlatPackage ）形のパッ
ケージ本体２を有する半導体集積回路装置である。
【００３１】パッケージ本体２は、例えばエポキシ系の
樹脂からなり、その内部には半導体チップ３が封止され
ている。
【００３２】半導体チップ３は、例えばシリコン（Ｓ
ｉ）単結晶からなり、その主面には、例えばＤＲＡＭや
ＳＲＡＭ等のようなメモリ回路あるいはゲートアレイ等
のような論理回路等、所定の半導体集積回路が形成され
ている。
【００３３】半導体チップ３に形成された半導体集積回
路は、ボンディングワイヤ４を通じてリード５と電気的
に接続されている。ボンディングワイヤ４は、例えば金
（Ａｕ）からなる。また、リード５は、例えば４２アロ
イまたは銅（Ｃｕ）からなり、パッケージ本体２内のイ
ンナーリード５ａとパッケージ本体２の外のアウターリ
ード５ｂとから構成されている。パッケージ本体２の側
面から突出したアウターリード５ｂは、例えばガルウィ
ング状に成形されている。
【００３４】ところで、本実施例１においては、図１お
よび図２に示すように、ダイパッド６が枠状に形成され
ているとともに、その枠状のダイパッド６の内周に、半
導体チップ３を収まり良く嵌め込むことが可能な段差部
６ａが形成されている。そして、半導体チップ３が、ダ
イボンディング剤によらないで、ダイパッド６に嵌め込
まれた状態で固定されている。このため、その固定状態
の安定性を向上させることが可能となっているととも
に、半田リフロー処理時にダイボンディング剤中の水分
等に起因して生じるパッケージクラックを防止すること
が可能となっている。その上、半導体チップ３の裏面と
パッケージ樹脂とが直接接触されるので密着性も良好で
ある。
【００３５】なお、図１は、図２のＡ−Ａ線の断面にあ
たる。また、半導体チップ３の角部近傍から外方に放射
状に延在するダイパッド支持部６ｂは、ダイパッド６を
リードフレーム上に支持するための構成部である。
【００３６】次に、本実施例１の半導体集積回路装置を
構成するリードフレームを図３および図４によって説明
する。
【００３７】リードフレームＬＦは、例えば４２アロイ
またはＣｕからなり、その中央にはダイパッド６が設け
られている。ダイパッド６は、上述したように、半導体
チップ３（図１または図２参照）を搭載する部分であ
り、枠状に形成されているとともに、その内周には、半
導体チップ３を収まり良く嵌め込むことができるような
段差部６ａが形成されている。
【００３８】ダイパッド６は、その四隅に設けられたダ
イパッド支持部６ｂによって枠体７に支持されている。
ダイパッド支持部６ｂは、ダイパッド６側に近づくにつ
れて幅が狭くなっている。これは、ダイパッド支持部６
ｂとリード５とが接触しないようにするためである。枠
体７は、外枠部７ａと内枠部７ｂとから構成されてい
る。
【００３９】ダイパッド６の外周には、それを囲むよう
に複数のリード５が、その中途に設けられたダム片８に
よって連結され支持された状態で設けられている。リー
ド５は、そのダム片８を境に、内側がインナーリード５
ａ、外側がアウターリード５ｂとなるようになってい
る。
【００４０】なお、孔９は、リードフレームＬＦを固定
したり、位置決めしたり、搬送したりする際に、そのた
めの凸状の部材が挿入される孔である。
【００４１】ところで、このようなダイパッド６の段差
部６ａは、例えばリード５等をパターニングする際に、
段差部形成領域をハーフエッチングすることによって形
成されている。その方法としては、例えば次のようにす
る。
【００４２】まず、リードフレームＬＦを形成するため
の平板状の金属板を用意し、その金属板の両面におい
て、リード形成領域やダイパッド形成領域等、金属部分
を残したい領域にエッチングマスクを被覆する。
【００４３】この際、ダイパッド形成領域においては、
枠状のエッチングマスクをその金属板の両面に被覆す
る。ただし、ダイパッド６の内周における段差部６ａの
形成領域においては、そのエッチングマスクを金属板の
片面側のみに被覆しておく。
【００４４】続いて、その金属板に対して、その金属板
の両面側からエッチング処理を施すことにより、リード
５やダイパッド６等をパターニングする。この際、枠状
のダイパッド６の内周においては、エッチングマスクが
金属板の片面側のみに被覆されているので、その片側面
のみがエッチングされる。この結果、ダイパッド６の内
周は、ハーフエッチングされることになる。これによ
り、ダイパッド６の内周に段差部６ａを形成することが
できる。
【００４５】次に、このような半導体集積回路装置１の
組立工程を説明する。
【００４６】まず、ダイボンディング処理を行う。すな
わち、半導体ウエハ（図示せず）を分割することによ
り、半導体ウエハに形成された複数の半導体チップ３を
個々取り出した後、その半導体チップ３を、上述のリー
ドフレームＬＦの枠状のダイパッド６に嵌め込むことに
よって固定する。
【００４７】続いて、ワイヤボンディング処理を行う。
すなわち、そのリードフレームＬＦをワイヤボンディン
グ装置に搬送し、半導体チップ３上のボンディングパッ
ドと、リードフレームＬＦのリード５とをボンディング
ワイヤ４によって電気的に接続する。
【００４８】その後、封止処理を行う。すなわち、その
リードフレームＬＦを封止樹脂によって封止する。以上
の工程によって、半導体集積回路装置１の組立工程を終
了する。
【００４９】ここで、本実施例１においては、このよう
なダイボンディング処理工程から封止処理工程におい
て、半導体チップ３がダイパッド６の枠に固定され動い
たり外れたりしないようになっている。このため、その
工程間において、半導体チップ３が動いたり外れたりす
ることによって生じる不良を低減することができるよう
になっている。
【００５０】このように、本実施例１においては、以下
の効果を得ることが可能となっている。
【００５１】(1).半導体チップ３をダイパッド６に嵌め
込んだ状態で固定することができるので、ダイボンディ
ング剤を用いないでも、半導体チップ３とダイパッド６
とを安定した状態で固定することが可能となる。
【００５２】(2).上記(1) により、例えば半導体ウエハ
から分割された個々の半導体チップ３をリードフレーム
ＬＦのダイパッド６上に固定した後の工程から半導体チ
ップ３を封止する工程までにおいて、半導体チップ３が
不安定であるために生じる不良を低減することが可能と
なる。
【００５３】(3).上記(1) により、半導体チップ３をダ
イボンディング剤無しでダイパッド６に固定できるの
で、そのダイボンディング剤中の水分等に起因する半田
リフロー時のパッケージクラックを防止することが可能
となる。
【００５４】(4).ダイパッド６を枠状としたことによ
り、ダイパッド６と封止樹脂との接触面積を低減するこ
とが可能となる。その上、封止樹脂をそれと密着性の良
好な半導体チップ３の裏面に直接接触させることが可能
となる。これらにより、パッケージ本体２内の剥離領域
を低減することができるので、その剥離領域に溜る水分
等に起因する半田リフロー時のパッケージクラックを防
止することが可能となる。
【００５５】(5).上記(1) 〜(4) により、半導体集積回
路装置１の歩留りおよび信頼性を向上させることが可能
となる。
【００５６】（実施例２）図５は本発明の他の実施例で
ある半導体集積回路装置の断面図、図６および図７は図
５の半導体集積回路装置を構成するリードフレームの要
部平面図である。
【００５７】本実施例２においては、図６および図７に
示すように、リードフレームＬＦのダイパッド支持部
（棒体）６ｂの先端に段差部６ｂ1 が形成されており、
図５に示すように、半導体チップ３がそのダイパッド支
持部６ｂの段差部６ｂ1 に嵌め込まれて固定されてい
る。
【００５８】本実施例２において、ダイパッド支持部６
ｂは、例えば半導体チップ３の角部に延在されて配置さ
れている。ただし、本実施例２の場合は、ダイパッド支
持部６ｂの先端と半導体チップ３とが、例えば半田等の
ような吸湿性の無い材料によって接合されている。な
お、図５は、図６のＢ−Ｂ線の断面にあたる。
【００５９】本実施例２においては、前記実施例１で得
られた効果の他に、以下の効果を得ることが可能とな
る。
【００６０】すなわち、ダイパッドの面積を小さくでき
る分、前記実施例１の場合よりも、リードフレームＬＦ
と封止樹脂との接触面積を低減することができる。この
ため、リードフレームＬＦと封止樹脂との接触界面に形
成される剥離領域を低減することができるので、その剥
離領域に溜る水分等に起因する半田リフロー時のパッケ
ージクラックの防止能力を向上させることが可能とな
る。
【００６１】（実施例３）図８および図９は本発明の他
の実施例である半導体集積回路装置を構成するリードフ
レームの要部平面図である。
【００６２】本実施例３においては、図８および図９に
示すように、ダイパッド支持部６ｂの胴体部分の幅が、
前記実施例１，２のダイパッド支持部６ｂの胴体部の幅
よりも幅広となっているとともに、ダイパッド支持部６
ｂの先端が、半導体チップ３の外周に沿ってある程度延
在され、前記実施例２のダイパッド支持部６ｂの先端の
幅よりも幅広となっている。ただし、本実施例３の場合
においても、ダイパッド支持部６ｂの先端と半導体チッ
プ３とが、例えば半田等のような吸湿性の無い材料によ
って接合されている。
【００６３】これにより、半導体チップ３をダイパッド
支持部６ｂの先端の段差部６ｂ1 に嵌め込むことによっ
て固定した際の安定性を前記実施例２の場合よりも向上
させることが可能となっている。
【００６４】このように、本実施例３によれば、半導体
チップ３とダイパッド支持部６ｂとの接触面積を、ある
程度大きくとることができるので、半導体チップ３の固
定状態の安定性を、前記実施例２の場合よりも向上させ
ることが可能となる。
【００６５】（実施例４）図１０は本発明の他の実施例
である半導体集積回路装置の断面図である。
【００６６】本実施例４においては、半導体チップ３の
裏面の外周に段差部３ａが形成されている。そして、半
導体チップ３は、その段差部３ａとダイパッド６の段差
部６ａとが収まり良く嵌め込まれることによってダイパ
ッド６上に固定されている。半導体チップ３とダイパッ
ド６とは、前記実施例１と同様、ダイボンディング剤を
用いないで固定されている。半導体チップ３の裏面外周
の段差部３ａは、例えば通常のフォトリソグラフィ技術
によって形成されている。
【００６７】リードフレームは、前記実施例１の説明で
用いた図２と同一のものである。すなわち、リードフレ
ームは、例えば４２アロイからなり、そのダイパッド６
は枠状に形成され、さらに、その枠の内周には、段差部
６ａが形成されている。
【００６８】このように、本実施例４においては、前記
実施例１で得られた効果の他に、以下の効果を得ること
が可能となる。
【００６９】すなわち、半導体チップ３の裏面外周にお
ける段差部３ａと、枠状のダイパッド６の内周の段差部
６ａとを嵌め合わせることによって半導体チップ３を固
定することにより、半導体チップ３の固定状態の安定性
を前記実施例１の場合よりもさらに向上させることが可
能となる。
【００７０】（実施例５）図１１は本発明の他の実施例
である半導体集積回路装置の要部斜視図である。
【００７１】本実施例５においては、半導体チップ３
が、その主面角部に形成されたダミー用のボンディング
パッド（図示せず）と、半導体チップ３の角部近傍に延
在するダイパッド支持部６ｂとをボンディングワイヤ４
ａによって機械的に接続することにより、リードフレー
ム上に実装されている。
【００７２】そのボンディングワイヤ４ａの径は、半導
体集積回路の電極を引き出すための通常のボンディング
ワイヤ４の径よりも太いものが使用されている。ただ
し、ボンディングワイヤ４ａの構成材料は、通常のボン
ディングワイヤ４と同一材料でも良いし、異なる材料、
例えばＡｌまたはＣｕ等を用いても良い。
【００７３】このように、本実施例５によれば、以下の
効果を得ることが可能となる。
【００７４】(1).半導体チップ３をボンディングワイヤ
４ａでリードフレームと連結することにより、ダイボン
ディング剤を全く使用しないでも、半導体チップ３の固
定状態の安定性を確保することが可能となる。
【００７５】(2).ダイボンディング剤を無くすことがで
きるので、ダイボンディング剤中の水分に起因する半田
リフロー処理時のパッケージクラックを防止することが
可能となる。
【００７６】(3).封止樹脂内のリードフレーム部分と封
止樹脂との接触面積を低減できる上、封止樹脂をそれと
密着性の良好な半導体チップの裏面に直接接触させるこ
とができるので、パッケージ内の剥離領域を低減するこ
とができる。このため、その剥離領域に溜る水分等に起
因する半田リフロー時のパッケージクラックを防止する
ことが可能となる。
【００７７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
１〜５に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００７８】例えば前記実施例１，４においては、半導
体チップとダイパッドとを、ダイボンディング剤によら
ないで固定した場合について説明したが、これに限定さ
れるものではなく、例えば半導体チップとダイパッドと
を吸水性の無い半田等によって固着しても良い。
【００７９】また、前記実施例２においては、ダイパッ
ド支持部の先端を半導体チップの裏面に接触させその先
端に形成されている段差部によって半導体チップを固定
する場合について説明したが、これに限定されるもので
はなく種々変更可能であり、例えば図１２に示すよう
に、半導体チップ３の主面の角部に、ダイパッド支持部
６ｂの先端の段差部６ｂ1 を接触させるようにしても良
い。
【００８０】ここで、ダイパッド支持部６ｂの段差部６
ｂ1 と、半導体チップ３の主面とを半田等のような吸湿
性の無い接合剤を用いて接着するようにする。また、半
導体チップ３の主面角部において、そのダイパッド支持
部６ｂが接着される領域には、半田等の濡れ性を良好に
するために、例えばＴｉ／Ｎｉ／Ａｕ等からなるメタラ
イズ層が形成されている。
【００８１】また、前記実施例４においては、半導体チ
ップの裏面の外周に形成された段差部とダイパッドの内
周に形成された段差部とを嵌め込むことによって、半導
体チップをダイパッド上に固定した場合について説明し
たが、これに限定されるものではなく、例えば図１３に
示すように、枠状のダイパッド６の内周に段差部を形成
せず、半導体チップ３の裏面外周のみに段差部３ａを形
成するようにしても良い。
【００８２】また、前記実施例１〜４においては、ダイ
パッドの段差部やダイパッド支持部の段差部をエッチン
グ処理によって形成した場合について説明したが、これ
に限定されるものではなく種々変更可能であり、例えば
ダイパッド等の段差部を金型等によって機械的に折り曲
げ加工することにより成形しても良い。この場合を図１
４に示す。図１４においては、ダイパッド６の内側が折
り曲げられて段差部６ａが形成されている。
【００８３】また、前記実施例１〜４においては、ダイ
パッド支持部をダイパッドの角部から外方に延在させた
場合について説明したが、これに限定されるものではな
く種々変更可能であり、例えば図１５に示すように、ダ
イパッド支持部６ｂを、枠状のダイパッド６の辺の中央
位置から外方に延在させるようにしても良い。
【００８４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＱＦＰ
形のパッケージ本体を有する半導体集積回路装置に適用
した場合について説明したが、これに限定されず種々適
用可能であり、例えばＳＯＪ（Small Outline J-lead P
ackage）形、ＳＯＰ（Small Outline Package ）形ある
いはＬＣＣ（Leadless Chip Carrier ）形のパッケージ
本体を有する半導体集積回路装置等のような他の半導体
集積回路装置に適用することも可能である。
【００８５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８６】(1).本発明によれば、半導体チップを枠状
のダイパッドに嵌めて固定することにより、多量のダイ
ボンディング剤を使用しないでも、あるいは、ダイボン
ディング剤を全く使用しないでも、半導体チップをダイ
パッド上に固定してから封止樹脂によって封止するまで
の組立工程中における半導体チップの固定状態の安定性
を確保することが可能となる。
【００８７】(2).ダイボンディング剤を低減あるいは無
くすことができるので、そのダイボンディング剤中の水
分等に起因する半田リフロー時のパッケージクラックを
防止することが可能となる。
【００８８】(3).ダイパッドを枠状としたことにより、
ダイパッドと封止樹脂との接触面積を低減することがで
きる。その上、封止樹脂をそれと密着性の良好な半導体
チップの裏面に直接接触させることができる。これらに
より、パッケージ内の剥離領域を低減することができる
ので、その剥離領域に溜る水分等に起因する半田リフロ
ー時のパッケージクラックを防止することが可能とな
る。
【００８９】(4).半導体チップをダイパッド上に固定し
てから封止するまでに半導体チップの固定状態が不安定
であるために生じる不良を低減することができるととも
に、半田リフロー時に生じるパッケージクラックを防止
することができるので、半導体集積回路装置の歩留りお
よび信頼性を向上させることが可能となる。
【００９０】(5).本発明の半導体集積回路装置によれ
ば、半導体チップを搭載するダイパッドを棒体とするこ
とにより、ダイパッドと封止樹脂との接触面積をさらに
低減することができるので、パッケージ内の剥離領域を
さらに低減することができる。このため、その剥離領域
に溜る水分等に起因する半田リフロー時のパッケージク
ラックの防止能力を向上させることが可能となる。した
がって、半導体集積回路装置の歩留りおよび信頼性をさ
らに向上させることが可能となる。
【００９１】(6).本発明の半導体集積回路装置によれ
ば、ダイパッドである棒体の先端を幅広としたことによ
り、半導体チップとダイパッドとの接触面積を、ある程
度大きくとることができるので、半導体チップの固定状
態の安定性を向上させることが可能となる。したがっ
て、半導体チップをダイパッド上に固定してから封止す
るまでに生じる不良を低減することができるので、半導
体集積回路装置の歩留りおよび信頼性を向上させること
が可能となる。
【００９２】(7).本発明の半導体集積回路装置によれ
ば、半導体チップの裏面外周における段差部と、枠状の
ダイパッドの内周の段差部とを嵌め合わせることによっ
て半導体チップを固定することにより、多量のダイボン
ディング剤を使用しないでも、あるいはダイボンディン
グ剤を全く使用しないでも、半導体チップの固定状態の
安定性をさらに向上させることが可能となる。したがっ
て、半導体チップをダイパッド上に固定してから封止す
るまでに半導体チップの固定状態が不安定であるために
生じる不良を低減することができるので、半導体集積回
路装置の歩留りおよび信頼性を向上させることが可能と
なる。
【００９３】(8).本発明の半導体集積回路装置によれ
ば、半導体チップの裏面外周の段差部を枠状のダイパッ
ドに嵌めることで固定することにより、多量のダイボン
ディング剤を使用しないでも、あるいは、ダイボンディ
ング剤を全く使用しないでも、半導体チップの固定状態
の安定性を確保することが可能となる。
【００９４】(9).本発明の半導体集積回路装置によれ
ば、半導体チップをボンディングワイヤでリードフレー
ムと連結することにより、ダイボンディング剤を全く使
用しないでも、半導体チップの固定状態の安定性を確保
することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体集積回路装置の
断面図である。
【図２】図１の半導体集積回路装置を構成するリードフ
レームの要部平面図である。
【図３】図１の半導体集積回路装置を構成するリードフ
レームの要部平面図である。
【図４】図１の半導体集積回路装置を構成するリードフ
レームの要部平面図である。
【図５】本発明の他の実施例である半導体集積回路装置
の断面図である。
【図６】図５の半導体集積回路装置を構成するリードフ
レームの要部平面図である。
【図７】図５の半導体集積回路装置を構成するリードフ
レームの要部平面図である。
【図８】本発明の他の実施例である半導体集積回路装置
を構成するリードフレームの要部平面図である。
【図９】図８のリードフレームの平面図である。
【図１０】本発明の他の実施例である半導体集積回路装
置の断面図である。
【図１１】本発明の他の実施例である半導体集積回路装
置の要部斜視図である。
【図１２】本発明の他の実施例である半導体集積回路装
置の断面図である。
【図１３】本発明の他の実施例である半導体集積回路装
置の断面図である。
【図１４】本発明の他の実施例である半導体集積回路装
置の断面図である。
【図１５】本発明の他の実施例である半導体集積回路装
置を構成するリードフレームの要部平面図である。
【符号の説明】
１ 半導体集積回路装置 ２ パッケージ本体 ３ 半導体チップ ３ａ 段差部 ４ ボンディングワイヤ ４ａ ボンディングワイヤ ５ リード ５ａ インナーリード ５ｂ アウターリード ６ ダイパッド ６ａ 段差部 ６ｂ ダイパッド支持部（棒体） ６ｂ1 段差部 ７ 枠体 ７ａ 外枠部 ７ｂ 内枠部 ８ ダム片 ９ 孔 ＬＦ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 寛治 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 本多 厚 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 坪井 敏宏 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 沖永 隆幸 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 江俣 孝司 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 枠状のダイパッドの内周に形成された段
    差部に嵌め込まれた状態で固定された半導体チップを封
    止してなることを特徴とする半導体集積回路装置。
  2. 【請求項２】 半導体チップの外周の一部に向かって延
    在する平板状の複数の棒体の先端に形成された段差部に
    嵌め込まれた状態で固定された半導体チップを封止して
    なることを特徴とする半導体集積回路装置。
  3. 【請求項３】 請求項２記載の半導体集積回路装置にお
    いて、前記棒体の先端が、前記半導体チップの外周に沿
    って延在されて幅広に形成されていることを特徴とする
    半導体集積回路装置。
  4. 【請求項４】 請求項１、２または３記載の半導体集積
    回路装置において、前記半導体チップを、ダイボンディ
    ング剤によらないで、前記ダイパッドの段差部に嵌合す
    ることのみにより固定したことを特徴とする半導体集積
    回路装置。
  5. 【請求項５】 請求項１〜４項のいずれか一項に記載の
    半導体集積回路装置において、前記半導体チップの裏面
    の外周に、前記ダイパッドに嵌まるような段差部を形成
    したことを特徴とする半導体集積回路装置。
  6. 【請求項６】 請求項１〜５項のいずれか一項に記載の
    半導体集積回路装置が面実装形のパッケージ本体を有す
    ることを特徴とする半導体集積回路装置。
  7. 【請求項７】 枠状のダイパッドの枠内に半導体チップ
    の裏面外周に形成された段差部を嵌め込むことにより固
    定された半導体チップを封止してなることを特徴とする
    半導体集積回路装置。
  8. 【請求項８】 半導体チップの裏面に形成された段差部
    に前記半導体チップの外周の一部に向かって延在する平
    板状の複数の棒体の先端を嵌め込むことにより固定され
    た前記半導体チップを封止してなることを特徴とする半
    導体集積回路装置。
  9. 【請求項９】 半導体チップを、その角部とリードフレ
    ームの一部とを連結するボンディングワイヤによってリ
    ードフレームに実装したことを特徴とする半導体集積回
    路装置。
  10. 【請求項１０】 半導体チップを実装するダイパッドを
    枠状とするとともに、その枠状のダイパッドの内周に、
    前記半導体チップが嵌まるような段差部を形成したこと
    を特徴とするリードフレーム。
JP6047457A 1994-03-17 1994-03-17 半導体集積回路装置およびリードフレーム Withdrawn JPH07263468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6047457A JPH07263468A (ja) 1994-03-17 1994-03-17 半導体集積回路装置およびリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6047457A JPH07263468A (ja) 1994-03-17 1994-03-17 半導体集積回路装置およびリードフレーム

Publications (1)

Publication Number Publication Date
JPH07263468A true JPH07263468A (ja) 1995-10-13

Family

ID=12775692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6047457A Withdrawn JPH07263468A (ja) 1994-03-17 1994-03-17 半導体集積回路装置およびリードフレーム

Country Status (1)

Country Link
JP (1) JPH07263468A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223331A (ja) * 2004-02-04 2005-08-18 Samsung Electronics Co Ltd リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2010123780A (ja) * 2008-11-20 2010-06-03 Sony Corp 実装基板および実装基板の製造方法、並びに表示装置および表示装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223331A (ja) * 2004-02-04 2005-08-18 Samsung Electronics Co Ltd リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2010123780A (ja) * 2008-11-20 2010-06-03 Sony Corp 実装基板および実装基板の製造方法、並びに表示装置および表示装置の製造方法
US8384116B2 (en) 2008-11-20 2013-02-26 Sony Corporation Substrate with chips mounted thereon, method of manufacturing substrate with chips mounted thereon, display, and method of manufacturing display

Similar Documents

Publication Publication Date Title
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
US7253508B2 (en) Semiconductor package with a flip chip on a solder-resist leadframe
US20050003581A1 (en) Thin stacked package and manufacturing method thereof
JPH07321280A (ja) Ｉｃ装置用のリードフレームの構造
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
US6803258B2 (en) Semiconductor device
US6340837B1 (en) Semiconductor device and method of fabricating the same
US5576246A (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP2001210777A (ja) 半導体装置
JP4547086B2 (ja) 半導体装置
US6344687B1 (en) Dual-chip packaging
JP2000223639A (ja) 半導体パッケージボディの反りを防止するためのリードフレーム構造
JP3129169B2 (ja) 半導体装置及びその製造方法
JPH11150213A (ja) 半導体装置
JPH07263468A (ja) 半導体集積回路装置およびリードフレーム
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JPH0864730A (ja) 半導体集積回路装置
JP2001267484A (ja) 半導体装置およびその製造方法
JP4206177B2 (ja) 半導体装置
JP3003653B2 (ja) ボールグリッドアレイ型半導体装置
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
KR940010548B1 (ko) 반도체 리드 프레임
KR100321149B1 (ko) 칩사이즈 패키지

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605