JP2000223639A - 半導体パッケージボディの反りを防止するためのリードフレーム構造 - Google Patents

半導体パッケージボディの反りを防止するためのリードフレーム構造

Info

Publication number
JP2000223639A
JP2000223639A JP11057449A JP5744999A JP2000223639A JP 2000223639 A JP2000223639 A JP 2000223639A JP 11057449 A JP11057449 A JP 11057449A JP 5744999 A JP5744999 A JP 5744999A JP 2000223639 A JP2000223639 A JP 2000223639A
Authority
JP
Japan
Prior art keywords
lead
package
die pad
base sheet
silicon chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11057449A
Other languages
English (en)
Inventor
Bunshun Ryu
文俊 劉
Chuje Ryu
仲▲ジェ▼ 劉
Shikyo Ko
志恭 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIN SENSHIN DENSHI KOFUN YU
KASHIN SENSHIN DENSHI KOFUN YUGENKOSHI
XULONG PREC IND CO Ltd
XULONG PRECISION IND CO Ltd
Original Assignee
KASHIN SENSHIN DENSHI KOFUN YU
KASHIN SENSHIN DENSHI KOFUN YUGENKOSHI
XULONG PREC IND CO Ltd
XULONG PRECISION IND CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIN SENSHIN DENSHI KOFUN YU, KASHIN SENSHIN DENSHI KOFUN YUGENKOSHI, XULONG PREC IND CO Ltd, XULONG PRECISION IND CO Ltd filed Critical KASHIN SENSHIN DENSHI KOFUN YU
Publication of JP2000223639A publication Critical patent/JP2000223639A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体パッケージボディの反りを防止し得
る、改良されたリードフレーム構造を提供すること。 【解決手段】 リードフレーム構造６０（または７４）
であって、下面７０および上面７２を有したベースシー
ト６２と；下面７０側に位置するようにして中央配置さ
れたダイパッド６４と；ダイパッド６４を囲んでいる複
数のリードと；を具備してなり、複数のリードは、ダイ
パッド６４近傍における先端部６８が、ベースシート６
２の上面７２側に位置した状態で（または下面７０側に
位置した状態）で、ダイパッド６４を囲んでいる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム構
造に関するものである。より詳細には、半導体パッケー
ジボディの反りを防止し得るリードフレーム構造に関す
るものである。
【０００２】
【従来の技術】一般に、集積回路（ＩＣ）の製造は、３
つの個別のステップに分割することができる。つまり、
シリコンウェハの形成と、シリコンチップ上への集積回
路の形成と、集積回路（ＩＣ）チップのパッケージング
と、に分割することができる。ＩＣチップのパッケージ
ングは、ＩＣ製品の製品の最終ステップである。ＩＣチ
ップのパッケージングにおいては、リードフレームがシ
リコンチップのキャリアとして機能し、また、シリコン
チップを、外付けプリント回路基板（ＰＣＢ）に対して
連結する際の中間部材として機能する。
【０００３】図１は、典型的なフレーム構造を概略的に
示す平面図である。図１に示すように、リードフレーム
は、フラットでありかつシート状の構造を有している。
各リードフレームは、２つの部分に分割することができ
る。つまり、プレーナ部分と、リード部分と、に分割す
ることができる。プレーナ部分は、一般にバーパッドま
たはダイパッド１２として公知の、シリコンチップキャ
リアを備えている。リード部は、さらに、内側リード部
１４と、リード肩部１６と、外側リード部１８と、に分
割することができる。リードフレームは、また、ＩＣパ
ッケージング領域として公知のパッケージ領域２２（大
きい方の一点鎖線囲み領域）と、外側リード領域と、に
分割することもできる。パッケージング領域２２は、さ
らに、ボンディング領域２０またはコイン領域を、内部
に備えている。ボンディング領域２０とは、金属ワイヤ
がボンディングされる領域のことである。コイン領域２
０内に存在する内側リード部１４は、しばしば、コイン
リード先端部２４と称される。各コインリード先端部２
４は、シリコンチップから延在する導電ワイヤを、リー
ドに対して固定するためのベースとして機能する。
【０００４】さらに、製造の自動化を容易とするため
に、リードフレームは、個々のリードフレームどうしを
連結するための、２つのサイドレール２６を備えてい
る。サイドレール２６の中央線近傍には、組立時にリー
ドフレームを位置決めするための、パイロットホール２
８が孔開け形成されている。２つの連結バー３０が、ダ
イパッド１２とサイドレール２６とを連結している。加
えて、ダムバー３２が、すべてのリード肩部１６と、サ
イドレール２６と、を連結している。ダムバー３２は、
すべてのリードを所定位置に保持すること以外にも、ト
ランスファー成型時には、プラスチック成分がパッケー
ジから漏れ出すことを防止するために使用されている。
【０００５】半導体ＩＣチップの従来のパッケージング
方法においては、シリコンチップをダイパッド１２上に
配置し、その後、エポキシを使用してダイパッド１２上
にチップを固定する。引き続いて、シリコンチップのボ
ンディングパッドと、リード１４のコインリード先端部
２４とが、ボンディング操作によって、金ワイヤまたは
アルミニウムワイヤにより、電気的に接続される。その
後、パッケージング領域２２が、絶縁材料を使用して、
完全に封止される。最後に、ダムバー３２がカットされ
ることによって、外側リードが形成され、完成品のＩＣ
パッケージが得られる。
【０００６】
【発明が解決しようとする課題】しかしながら、元々の
リードフレーム構成は、最終的に得られるＩＣパッケー
ジの品質に影響を及ぼす。例えば、不適切なリードフレ
ーム構成は、ＩＣパッケージボディに、大きな反りをも
たらす可能性がある。図２（ａ）および図２（ｂ）は、
ＩＣパッケージにおける反りの２つの可能なモードを示
す、２つの概略的な断面図である。図２（ａ）に示すパ
ッケージボディ４０は、反り上がっており、図２（ｂ）
に示すパッケージボディ４４は、反り下がっている。い
ずれのタイプの反りも、従来の表面実装技術（ＳＭＴ）
を使用したプリント回路基板上への実装に際し、それぞ
れのリード４２，４６の溶接に関して甚大な困難さをも
たらす。
【０００７】上記事情に鑑み、半導体パッケージボディ
の反りを防止し得る、改良されたリードフレーム構造の
提供が要望されている。
【０００８】
【課題を解決するための手段】したがって、本発明の目
的は、半導体パッケージボディの反り度合いを改良し得
るリードフレーム構造を提供することである。
【０００９】本発明の目的にしたがってこれらの利点ま
た他の利点を得るため、以下、説明するように、本発明
は、リードフレーム構造を提案する。リードフレーム
は、下方設置ダイパドルを備えている。そして、すべて
の内側リードが、リードフレーム面の上方側に位置して
いる。したがって、パッケージング領域内にリードフレ
ームがシールされるときには、パッケージング材料は、
リードフレームの上下においてパッケージング領域内に
わたって均等に広がることができる。よって、熱応力に
基づくパッケージボディの反りが著しく低減される。
【００１０】第２実施形態において、本発明は、リード
フレーム構造を提案する。リードフレームは、下方設置
ダイパドルを備えている。そして、同じく下方位置に設
置された内側リードを備えている。したがって、パッケ
ージング領域内にリードフレームがシールされるときに
は、パッケージング材料は、リードフレームの上下にお
いてパッケージング領域内にわたって均等に広がること
ができる。よって、熱応力に基づくパッケージボディの
反りが著しく低減される。
【００１１】上記一般的な説明および下記詳細な説明
は、例示に過ぎず、請求範囲に規定された本発明を説明
することを意図しただけのものであることは、理解され
るであろう。
【００１２】
【発明の実施の形態】添付図面は、本発明のさらなる理
解のために示されており、明細書の一部を構成してい
る。添付図面は、本発明の実施形態を示しており、本発
明の例示として機能している。
【００１３】図１は、典型的なフレーム構造を概略的に
示す平面図である。図２（ａ）および図２（ｂ）は、Ｉ
Ｃパッケージにおける反りの２つの可能なモードを示
す、２つの概略的な断面図である。図３は、従来の半導
体ＩＣパッケージを概略的に示す断面図である。図４
（ａ）は、本発明の第１の好ましい実施形態によるリー
ドフレーム構造を概略的に示す側面図である。図４
（ｂ）は、本発明の第２の好ましい実施形態によるリー
ドフレーム構造を概略的に示す側面図である。図５
（ａ）は、本発明の第１の好ましい実施形態によるリー
ドフレームを使用した半導体ＩＣパッケージを概略的に
示す断面図である。図５（ｂ）は、本発明の第２の好ま
しい実施形態によるリードフレームを使用した半導体Ｉ
Ｃパッケージを概略的に示す断面図である。
【００１４】以下、添付図面に例示された、本発明の好
ましい実施形態について、詳細に説明する。必要に応じ
て、同じ部材または同様の部材に対しては、同一の参照
符号が図面中において使用され説明に使用される。
【００１５】図３は、従来の半導体ＩＣパッケージを概
略的に示す断面図である。図３に示すように、リードフ
レームは、シリコンチップに対するキャリアとして機能
する。リードフレームは、上面にチップ５０が配置され
る下方設置ダイパドル１２を備えている。このリードフ
レーム構成であると、パッケージ厚さをかなり低減する
ことができる。ダイパドル１２が連結バー３０（図１に
図示）によって保持されていることにより、連結バー
は、下方に曲げられる。チップ５０上のボンディングパ
ッド（図３には図示していない）は、ボンディング操作
によって配線される金ワイヤ５２により、内側リード１
４に対して接続される。リードフレームのパッケージン
グ領域全体は、その後、リードフレームよりも上方にお
いてはエポキシ樹脂５４ａによって、リードフレームよ
りも下方においてはエポキシ樹脂５４ｂによって、シー
ルされる。露出される部分は、外側リード１８だけであ
る。
【００１６】図３に示すような下方設置ダイパドル１２
のタイプのリードフレームにおいては、リードフレーム
およびダイパドルの上側に注入されるエポキシ樹脂の量
が、リードフレームおよびダイパドルの下側に注入され
るエポキシ樹脂の量よりも、多い。リードフレームの上
側と下側とに注入されるエポキシ樹脂の量が等しくない
ことにより、エポキシ樹脂、シリコンチップ、および、
ダイパドルに対する熱膨張係数が相違し、熱応力が発生
する。これにより、パッケージボディが反ることとなっ
てしまい、パッケージの信頼性の問題が発生する。パッ
ケージボディの反りは、パッケージから両サイドに突出
している外側リード１８どうしの離間間隔５６の大き
な、薄くかつ小さな外観のパッケージ（thin small out
linepackage,ＴＳＯＰ）や（従来のタイプ−１パッケー
ジのような）パッケージボディの場合に、なおさら深刻
である。ＴＳＯＰおよびタイプ−１パッケージは、フラ
ッシュメモリ、消去プログラム可能ＲＯＭ（ＥＰＲＯ
Ｍ）、あるいは、スタティックランダムアクセスメモリ
（ＳＲＡＭ）といったような、半導体製品のパッケージ
ングに際して多用されている。
【００１７】異なる材料から形成されているリードフレ
ームが、パッケージボディをいささか異なった態様で反
らせることがわかった。たいていのエポキシ樹脂は、
３．７〜３．８の熱膨張係数を有しており、一方、シリ
コンは、４．１付近の熱膨張係数を有している。Ａ４２
（約４．３の熱膨張係数を有している）のような合金が
リードフレームを形成するために使用されたときには、
パッケージボディは、図２（ａ）に示すような感じで反
り上がることとなる。これに対して、Ｃ７０２５（１
７．２〜１７．６の熱膨張係数を有している）のような
銅がリードフレームを形成するために使用されたときに
は、パッケージボディは、図２（ｂ）に示すような感じ
で反り下がることとなる。双方のタイプのリードフレー
ムは、パッケージボディの反りを引き起こし、そのた
め、最終製品の品質に影響を及ぼしてしまう。
【００１８】図４（ａ）は、本発明の第１の好ましい実
施形態によるリードフレーム構造を示す側面図である。
図４（ａ）においては、リードフレーム６０は、合金か
ら形成されている。リードフレームは、ベースシート６
２を備えている。ベースシート６２は、２つのサイドレ
ール（図１において符号２６で示すものと同様の部
材）、ダムバー（図１において符号３２で示すものと同
様の部材）、リード肩部（図１において符号１６で示す
ものと同様の部材）、および、外側リード（図１におい
て符号１８で示すものと同様の部材）、を有している。
ダイパドル６４は、ベースシート６２の下面７０（ベー
スシートの第１サイド）に対して平行であるようにし
て、ベースシート６２の下面７０側に配置されている。
ダイパドル６４がベースシート６２の下側に位置してい
ることにより、連結バー６６は、下側に曲げられてい
る。
【００１９】一方、すべての内側リード６８は、ベース
シート６２よりも上方に曲げられている。言い換えれ
ば、すべての内側リード６８は、上面７２（ベースシー
トの第２サイド）側に位置している。さらに、内側リー
ド６８の端部は、ベースシート６２に対して平行な平坦
面（平面、フラットな面）を形成している。このような
リードフレーム構成であると、後工程をなすトランスフ
ァー成型操作時におけるパッケージボディの反りを低減
させることができる。
【００２０】図４（ｂ）は、本発明の第２の好ましい実
施形態によるリードフレーム構造を示す側面図である。
図４（ｂ）においては、リードフレーム７４は、銅から
形成されている。リードフレームは、ベースシート６２
を備えている。ベースシート６２は、２つのサイドレー
ル（図１において符号２６で示すものと同様の部材）、
ダムバー（図１において符号３２で示すものと同様の部
材）、リード肩部（図１において符号１６で示すものと
同様の部材）、および、外側リード（図１において符号
１８で示すものと同様の部材）、を有している。ダイパ
ドル６４は、ベースシート６２の下面７０に対して平行
であるようにして、ベースシート６２の下面７０側に配
置されている。
【００２１】ダイパドル６４がベースシート６２の下側
に位置していることにより、連結バー６６は、下側に曲
げられている。同様に、すべての内側リード６８は、ベ
ースシート６２よりも下方に曲げられている。言い換え
れば、すべての内側リード６８は、下面７０側に位置し
ている。さらに、内側リード６８の端部は、ベースシー
ト６２に対して平行な平坦面（平面、フラットな面）を
形成している。このようなリードフレーム構成であって
も、また、後工程をなすトランスファー成型操作時にお
けるパッケージボディの反りを低減させることができ
る。
【００２２】図５（ａ）は、本発明の第１の好ましい実
施形態によるリードフレームを使用した半導体ＩＣパッ
ケージを示す断面図である。図５（ａ）に示すように、
半導体パッケージ８０は、シリコンチップ８２のキャリ
アとして、図４（ａ）に示すような鉄合金リードフレー
ム６０を使用している。シリコンチップ８２の下面８４
（シリコンチップの第１サイド）は、ダイパッド６４の
表面上に取り付けられている。
【００２３】チップ８２をダイパッド６４上に取り付け
るためには、例えば、エポキシまたは導電性銀ペースト
またはテープが使用される。リードフレームは、下方設
置ダイパッド６４を有している。しかしながら、すべて
の内側リード６８は、シリコンチップ８２の上面８６
（シリコンチップの第２サイド）側において、上方に曲
げられている。この結果、内側リード６８は、リード肩
部８８よりも高いところに位置している。さらに、内側
リード６８は、金製またはアルミニウム製の導電性金属
ワイヤ９２によって、シリコンチップ８２のそれぞれの
ボンディングパッド（図示せず）に対して電気的に接続
される。最後に、シリコンチップ８２、内側リード６
８、ダイパッド６４、および、導電性金属ワイヤ９２
は、リードフレームの上側９４ａおよびリードフレーム
の下側９４ｂにおいて、エポキシ樹脂のような絶縁性材
料によって、すべてシールされる。
【００２４】よって、パッケージボディの外側に位置し
ている外側リード９０だけが、露出される。このような
リードフレームに対してのパッケージングプロセスは、
従来のリードフレームのパッケージングプロセスと同様
であるので、ここでは詳細な説明を省略する。しかしな
がら、本発明は、リードフレームを内部に備えたすべて
の種類のパッケージに対して適用できることに注意され
たい。例えば、小さい外形のパッケージ（small outlin
e package,ＳＯＰ）や、薄くかつ小さな外観のパッケー
ジ（ＴＳＯＰ）に対しても適用可能である。加えて、外
側リード９０は、ピンスルーホールタイプ、あるいは、
ガルウィング、さらには、Ｊ字形状とさえいったよう
な、様々な形状や形態を有することができる。
【００２５】リードフレーム６０が鉄合金製であること
により、パッケージボディは、上方に曲がる傾向があ
る。内側リード６８を上方に曲げることにより、リード
フレームの上方側において必要な絶縁材料９４ａの量を
低減することができ、かつ、リードフレームの下方側に
おいて必要な絶縁材料９４ｂの量を増加させることがで
きる。したがって、リードフレームの上下における絶縁
材料の量を大まかには同じとすることができて、発生す
るすべての熱応力を、内部でバランスさせることができ
る。したがって、パッケージボディの反りを低減させる
ことができて、製品の品質を向上させることができる。
さらに、改良されたリードフレーム構造であると、リー
ドフレームの上下における絶縁材料の質量を大まかには
等しくすることができることにより、トランスファー成
型時の成型材料の流れをも、改良することができる。
【００２６】図５（ｂ）は、本発明の第２の好ましい実
施形態によるリードフレームを使用した半導体ＩＣパッ
ケージを示す断面図である。図５（ｂ）に示すように、
半導体パッケージ９６は、シリコンチップ８２のキャリ
アとして、図４（ｂ）に示すような銅製リードフレーム
７４を使用している。シリコンチップ８２の下面８４
は、ダイパッド６４の表面上に取り付けられている。チ
ップ８２をダイパッド６４上に取り付けるためには、例
えば、エポキシまたは導電性銀ペーストまたはテープが
使用される。同様に、リードフレームは、下方設置ダイ
パッド６４を有している。この場合には、すべての内側
リード６８は、シリコンチップ８２の下面８４側におい
て、下方に曲げられている。この結果、内側リード６８
は、リード肩部８８よりも低いところに位置している。
このようなリードフレームに対してのパッケージングプ
ロセスは、従来のリードフレームのパッケージングプロ
セスと同様であるので、ここでは詳細な説明を省略す
る。
【００２７】リードフレーム７４が銅製であることによ
り、パッケージボディは、下方に曲がる傾向がある。内
側リード６８を下方に曲げることにより、リードフレー
ムの下方側において必要な絶縁材料９４ｄの量を低減す
ることができ、かつ、リードフレームの上方側において
必要な絶縁材料９４ｃの量を増加させることができる。
したがって、熱膨張に基づく内部応力を、バランスさせ
ることができ、パッケージボディの反りを著しく低減さ
せることができる。
【００２８】以上を要約すれば、本発明によるリードフ
レーム構造を使用した場合の利点は、次のようなもので
ある。
【００２９】１．内側リードを上方にまたは下方に曲げ
ることにより、リードフレームの上下における絶縁材料
の量を変化させることができる。よって、パッケージン
グによって生成する熱応力を低減させることができて、
パッケージボディの反りを防止することができる。
【００３０】２．リードフレーム構造が特別の形状であ
ることにより、トランスファー成型時における、リード
フレームの上下領域内への、リードフレームのパッケー
ジング領域シール用の成型材料の流れを均等化できる。
【００３１】本発明の範囲および精神を逸脱することな
く、本発明の構造に対して様々な改良および変更をなし
得ることは、当業者には明らかであろう。そのため、本
発明は、請求範囲および等価物内に属するすべての改良
例や変形例をも含有することを意図している。
【図面の簡単な説明】
【図１】 典型的なフレーム構造を概略的に示す平面図
である。
【図２】 ＩＣパッケージにおける反りの２つの可能な
モードを示す、２つの概略的な断面図である。
【図３】 従来の半導体ＩＣパッケージを概略的に示す
断面図である。
【図４】 図４（ａ）は、本発明の第１の好ましい実施
形態によるリードフレーム構造を概略的に示す側面図で
あり、図４（ｂ）は、本発明の第２の好ましい実施形態
によるリードフレーム構造を概略的に示す側面図であ
る。
【図５】 図５（ａ）は、本発明の第１の好ましい実施
形態によるリードフレームを使用した半導体ＩＣパッケ
ージを概略的に示す断面図であり、図５（ｂ）は、本発
明の第２の好ましい実施形態によるリードフレームを使
用した半導体ＩＣパッケージを概略的に示す断面図であ
る。
【符号の説明】
６０ リードフレーム ６２ ベースシート ６４ ダイパッド ６８ 内側リード部 ７０ 下面（ベースシートの第１サイド） ７２ 上面（ベースシートの第２サイド） ７４ リードフレーム ８０ 半導体集積回路パッケージ ８２ シリコンチップ ８４ 下面（シリコンチップの第１サイド） ８６ 上面（シリコンチップの第２サイド） ８８ リード肩部 ９０ 外側リード部 ９２ 金属製ワイヤ ９６ 半導体集積回路パッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黄 志恭 台湾新竹工業區實踐路６號 Ｆターム(参考） 5F067 AA06 BA00 BD10 DE01 DE08 DF17

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 リードフレーム構造であって、 第１サイドおよび第２サイドを有したベースシートと；
    前記第１サイド側に位置するようにして前記リードフレ
    ームの中央に配置されるとともに、前記ベースシートに
    対して連結されたダイパッドと；該ダイパッドを囲んで
    いるとともに、前記ベースシートに対して連結された複
    数のリードと；を具備してなり、 前記複数のリードは、前記ダイパッド近傍における先端
    部が、前記ベースシートの前記第２サイド側に位置した
    状態で、前記ダイパッドを囲んでいることを特徴とする
    リードフレーム構造。
  2. 【請求項２】 前記ダイパッドは、前記ベースシートが
    なす面に対して平行な平坦面を有していることを特徴と
    する請求項１記載の構造。
  3. 【請求項３】 前記ベースシートの前記第２サイド側に
    位置した、前記リードの前記先端部は、互いに合わさっ
    て、前記ベースシートがなす面に対して平行な共通面を
    形成していることを特徴とする請求項１記載の構造。
  4. 【請求項４】 前記ベースシートは、サイドレールを備
    え、 前記ダイパッドは、複数の連結バーを介して、前記サイ
    ドレールに対して連結され、 前記リードは、複数のダムバーを介して互いに連結され
    ており、かつ、端部に位置する前記リードについては、
    ダムバーを介して、前記サイドレールに対して連結され
    ていることを特徴とする請求項１記載の構造。
  5. 【請求項５】 半導体集積回路パッケージであって、 第１サイドおよび第２サイドを有したシリコンチップ
    と；該シリコンチップの前記第１サイド上に取り付けら
    れたダイパッドと；前記シリコンチップを囲んでいると
    ともに、各々のものが内側リード部とリード肩部と外側
    リード部とを有している、複数のリードと；を具備して
    なり、 前記内側リード部は、前記シリコンチップの前記第２サ
    イドに向けて曲げられ、前記内側リード部と前記リード
    肩部とは、異なる平面上に位置し、 前記リードは、さらに、前記シリコンチップのボンディ
    ングパッドに対して電気的に接続され、 前記半導体集積回路パッケージは、さらに、前記シリコ
    ンチップ、前記ダイパッド、および、前記リードのうち
    の前記内側リード部をシールする絶縁材料を具備してい
    ることを特徴とする半導体集積回路パッケージ。
  6. 【請求項６】 前記リードは、複数の金製ワイヤによっ
    て、前記シリコンチップに対して接続されていることを
    特徴とする請求項５記載のパッケージ。
  7. 【請求項７】 前記リードは、複数の金属製ワイヤによ
    って、前記シリコンチップに対して接続されていること
    を特徴とする請求項５記載のパッケージ。
  8. 【請求項８】 前記絶縁材料は、エポキシ樹脂を備えて
    いることを特徴とする請求項５記載のパッケージ。
  9. 【請求項９】 前記リードの前記外側リード部は、ピン
    スルーホールタイプのものを備えていることを特徴とす
    る請求項５記載のパッケージ。
  10. 【請求項１０】 前記リードの前記外側リード部は、ガ
    ルウィングタイプのものを備えていることを特徴とする
    請求項５記載のパッケージ。
  11. 【請求項１１】 前記リードの前記外側リード部は、Ｊ
    字形タイプのものを備えていることを特徴とする請求項
    ５記載のパッケージ。
  12. 【請求項１２】 前記パッケージが、小さな外形のパッ
    ケージであることを特徴とする請求項５記載のパッケー
    ジ。
  13. 【請求項１３】 リードフレーム構造であって、 第１サイドおよび第２サイドを有したベースシートと；
    前記第１サイド側に位置するようにして前記リードフレ
    ームの中央に配置されるとともに、前記ベースシートに
    対して連結されたダイパッドと；該ダイパッドを囲んで
    いるとともに、前記ベースシートに対して連結された複
    数のリードと；を具備してなり、 前記複数のリードは、前記ダイパッド近傍における先端
    部が、前記ベースシートの前記第１サイド側に位置した
    状態で、前記ダイパッドを囲んでいることを特徴とする
    リードフレーム構造。
  14. 【請求項１４】 前記ダイパッドは、前記ベースシート
    がなす面に対して平行な平坦面を有していることを特徴
    とする請求項１３記載の構造。
  15. 【請求項１５】 前記ベースシートの前記第１サイド側
    に位置した、前記リードの前記先端部は、互いに合わさ
    って、前記ベースシートがなす面に対して平行な共通面
    を形成していることを特徴とする請求項１３記載の構
    造。
  16. 【請求項１６】 前記ベースシートは、サイドレールを
    備え、 前記ダイパッドは、複数の連結バーを介して、前記サイ
    ドレールに対して連結され、 前記リードは、複数のダムバーを介して互いに連結され
    ており、かつ、端部に位置する前記リードについては、
    ダムバーを介して、前記サイドレールに対して連結され
    ていることを特徴とする請求項１３記載の構造。
  17. 【請求項１７】 半導体集積回路パッケージであって、 第１サイドおよび第２サイドを有したシリコンチップ
    と；該シリコンチップの前記第１サイド上に取り付けら
    れたダイパッドと；前記シリコンチップを囲んでいると
    ともに、各々のものが内側リード部とリード肩部と外側
    リード部とを有している、複数のリードと；を具備して
    なり、 前記内側リード部は、前記シリコンチップの前記第１サ
    イドに向けて曲げられ、 前記内側リード部と前記リード肩部とは、異なる平面上
    に位置し、 前記リードは、さらに、前記シリコンチップのボンディ
    ングパッドに対して電気的に接続され、 前記半導体集積回路パッケージは、さらに、前記シリコ
    ンチップ、前記ダイパッド、および、前記リードのうち
    の前記内側リード部をシールする絶縁材料を具備してい
    ることを特徴とする半導体集積回路パッケージ。
  18. 【請求項１８】 前記リードは、複数の金製ワイヤによ
    って、前記シリコンチップに対して接続されていること
    を特徴とする請求項１７記載のパッケージ。
  19. 【請求項１９】 前記リードは、複数のアルミニウム製
    ワイヤによって、前記シリコンチップに対して接続され
    ていることを特徴とする請求項１７記載のパッケージ。
  20. 【請求項２０】 前記絶縁材料は、エポキシ樹脂を備え
    ていることを特徴とする請求項１７記載のパッケージ。
  21. 【請求項２１】 前記リードの前記外側リード部は、ピ
    ンスルーホールタイプのものを備えていることを特徴と
    する請求項１７記載のパッケージ。
  22. 【請求項２２】 前記リードの前記外側リード部は、ガ
    ルウィングタイプのものを備えていることを特徴とする
    請求項１７記載のパッケージ。
  23. 【請求項２３】 前記リードの前記外側リード部は、Ｊ
    字形タイプのものを備えていることを特徴とする請求項
    １７記載のパッケージ。
  24. 【請求項２４】 前記パッケージが、小さな外形のパッ
    ケージであることを特徴とする請求項１７記載のパッケ
    ージ。
JP11057449A 1998-11-20 1999-03-04 半導体パッケージボディの反りを防止するためのリードフレーム構造 Pending JP2000223639A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW87119248 1998-11-20
TW087119248A TW395038B (en) 1998-11-20 1998-11-20 Lead frame

Publications (1)

Publication Number Publication Date
JP2000223639A true JP2000223639A (ja) 2000-08-11

Family

ID=21632033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11057449A Pending JP2000223639A (ja) 1998-11-20 1999-03-04 半導体パッケージボディの反りを防止するためのリードフレーム構造

Country Status (3)

Country Link
US (1) US6078099A (ja)
JP (1) JP2000223639A (ja)
TW (1) TW395038B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
US6229202B1 (en) * 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow
TW508774B (en) * 2000-09-15 2002-11-01 Samsung Techwin Co Ltd Lead frame, semiconductor package having the same, method of manufacturing semiconductor package, molding plates and molding machine for manufacturing semiconductor package
US6627482B2 (en) * 2001-02-09 2003-09-30 Harvatek Corporation Mass production technique for surface mount optical device with a focusing cup
US6703693B2 (en) * 2001-12-13 2004-03-09 Lg Cable Ltd. Apparatus for reversing lead frame
SG105544A1 (en) * 2002-04-19 2004-08-27 Micron Technology Inc Ultrathin leadframe bga circuit package
US7875962B2 (en) 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
US8859339B2 (en) 2008-07-09 2014-10-14 Freescale Semiconductor, Inc. Mold chase
US9235747B2 (en) * 2008-11-27 2016-01-12 Apple Inc. Integrated leadframe and bezel structure and device formed from same
US20130249071A1 (en) * 2010-09-07 2013-09-26 Jinzhong Yao Semiconductor device and method of assembling same
CN105719975B (zh) 2014-08-15 2019-01-08 恩智浦美国有限公司 半导体封装的浮动模制工具
US9679870B2 (en) 2014-12-10 2017-06-13 Stmicroelectronics Pte Ltd Integrated circuit device with shaped leads and method of forming the device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265264A (ja) * 1988-08-31 1990-03-05 Nec Corp 半導体パッケージ
JPH02137251A (ja) * 1988-11-17 1990-05-25 Nec Corp 半導体装置
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
JPH0621307A (ja) * 1992-07-06 1994-01-28 Matsushita Electron Corp 樹脂封止型半導体装置のリードフレーム

Also Published As

Publication number Publication date
US6078099A (en) 2000-06-20
TW395038B (en) 2000-06-21

Similar Documents

Publication Publication Date Title
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
JP3619773B2 (ja) 半導体装置の製造方法
KR940007757Y1 (ko) 반도체 패키지
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JPH1131776A (ja) 半導体チップパッケージ
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
KR20110079800A (ko) 반도체 장치
US5708294A (en) Lead frame having oblique slits on a die pad
JP2000223639A (ja) 半導体パッケージボディの反りを防止するためのリードフレーム構造
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JP2000294711A (ja) リードフレーム
JPH04269856A (ja) 半導体集積回路装置
TWI231026B (en) Planarized plastic package modules for integrated circuits
US20090001534A1 (en) Two-sided die in a four-sided leadframe based package
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
US6414379B1 (en) Structure of disturbing plate having down set
JP3226244B2 (ja) 樹脂封止型半導体装置
US20030038358A1 (en) Semiconductor package without outer leads
JP3424184B2 (ja) 樹脂封止型半導体装置
JPH03278451A (ja) 樹脂封止型半導体装置及びその製造方法
JP2001185567A (ja) 半導体装置およびその製造方法
JP4206177B2 (ja) 半導体装置
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
KR20000051981A (ko) 반도체 패키지 바디의 휘어짐을 방지할 수 있는 리드 프레임 구조
KR100321149B1 (ko) 칩사이즈 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060104