JPH02137251A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02137251A
JPH02137251A JP29137688A JP29137688A JPH02137251A JP H02137251 A JPH02137251 A JP H02137251A JP 29137688 A JP29137688 A JP 29137688A JP 29137688 A JP29137688 A JP 29137688A JP H02137251 A JPH02137251 A JP H02137251A
Authority
JP
Japan
Prior art keywords
island
semiconductor chip
semiconductor device
inner lead
internal lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29137688A
Other languages
English (en)
Inventor
Hisao Yoshida
吉田 久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29137688A priority Critical patent/JPH02137251A/ja
Publication of JPH02137251A publication Critical patent/JPH02137251A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に樹脂封止型の半導体装
置に関する。
〔従来の技術〕
従来の半導体装置は、第2図に示すように、アイランド
7と、アイランド7を含む面のアイランド7の周囲に設
けた内部リード3と、アイランド7の上に搭載した半導
体チップ4と、半導体チップ4の電極と内部リード3と
を電気的に接続するボンディング線5と、アイランド7
及び内部り−ド3を含んで封止した樹脂体6と、内部リ
ード3と接続して樹脂体6の外部へ導出した外部リード
1とを有して構成される。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、蒸気加圧試験による耐湿
試験を実施した場合に、平板状の内部リードと、樹脂体
との間隙をつたわって湿気が侵入しやすくなり、湿気が
ボンディング線を経由して半導体チップのバット部を腐
食させ、信頼性を低下させるという問題点がある。
〔課題を解決するための手段〕
本発明の半導体装置は、半導体チップを搭載したアイラ
ンドと、前記アイランドの周囲に配置して前記半導体チ
ップと電気的に接続した内部リードと、前記アイランド
及び前記内部リードを含んで封止した樹脂体を含む半導
体装置において、前記内部リードの一部が前記アイラン
ドを含む面の垂直方向に突出した湾曲部を有する。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例を示す半導体装置の断面図で
ある。
第1図に示すように、アイランド7と、アイランド7を
含む面のアイランド7の周囲に設け、その先端以外の一
部がアイランド7を含む面の垂直方向に突出した湾曲部
2を有する内部リード3と、アイランド7の上に搭載し
た半導体チップ4と、半導体チップ4の電極を内部リー
ド3の先端とを電気的に接続するボンディング線5と、
アイランド7及び内部リード3を含んで封止した樹脂体
6と、内部リード3に接続して樹脂体6の外部へ導出し
た外部リード1とを有して構成される。
〔発明の効果〕
以上説明した様に本発明は、内部の先端を除く一部がア
イランドを含む面の垂直方向に突出した湾曲部を有して
いることにより、樹脂体と内部リードの間隙をつたわっ
て侵入してくる湿気を防止でき、湿気による半導体チッ
プのパッド部の腐食を防止して半導体装置の信頼性を向
上させるという効果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例を示す半導体装置の断面図、
第2図は従来の半導体装置の一例を示す断面図である。 1・・・外部リード、2・・・湾曲部、3・・・内部リ
ード、4・・・半導体チップ、5・・・ボンディング線
、6・・・樹脂体、7・・・アイランド。

Claims (1)

    【特許請求の範囲】
  1. 半導体チップを搭載したアイランドと、前記アイランド
    の周囲に配置して前記半導体チップと電気的に接続した
    内部リードと、前記アイランド及び前記内部リードを含
    んで封止した樹脂体を含む半導体装置において、前記内
    部リードの一部が前記アイランドを含む面の垂直方向に
    突出した湾曲部を有することを特徴とする半導体装置。
JP29137688A 1988-11-17 1988-11-17 半導体装置 Pending JPH02137251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29137688A JPH02137251A (ja) 1988-11-17 1988-11-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29137688A JPH02137251A (ja) 1988-11-17 1988-11-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH02137251A true JPH02137251A (ja) 1990-05-25

Family

ID=17768117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29137688A Pending JPH02137251A (ja) 1988-11-17 1988-11-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH02137251A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078099A (en) * 1998-11-20 2000-06-20 Walsin Advanced Electronics Ltd Lead frame structure for preventing the warping of semiconductor package body
JP2015012235A (ja) * 2013-07-01 2015-01-19 ルネサスエレクトロニクス株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611042A (ja) * 1984-06-13 1986-01-07 Toshiba Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611042A (ja) * 1984-06-13 1986-01-07 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078099A (en) * 1998-11-20 2000-06-20 Walsin Advanced Electronics Ltd Lead frame structure for preventing the warping of semiconductor package body
JP2015012235A (ja) * 2013-07-01 2015-01-19 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JPH02137251A (ja) 半導体装置
JPH03153048A (ja) 半導体装置
JPS611042A (ja) 半導体装置
JPS62296528A (ja) 樹脂封止型半導体装置
KR920008359Y1 (ko) 리드프레임
JPS59208767A (ja) 半導体装置
JPH01286341A (ja) 樹脂封止型半導体装置
JP2819614B2 (ja) 樹脂封止型半導体装置
JPS63213953A (ja) Sip形半導体装置
JP2542274Y2 (ja) 半導体装置
KR0184447B1 (ko) 본딩테이프의 구조
JPH0739237Y2 (ja) 半導体装置
KR890013762A (ko) 반도체 장치 및 그 제조방법
JPH0240928A (ja) 樹脂封止型半導体装置
JP2005150294A5 (ja)
JPH01276656A (ja) 樹脂封止型半導体装置
JPH0358451A (ja) ピングリッドアレイ型パッケージ
JPS63305542A (ja) ピングリツドアレイパツケ−ジ
JPH03169057A (ja) 半導体装置
JPS63104342A (ja) 半導体集積回路
JPH033342A (ja) 樹脂モールド型半導体装置
JPH01120343U (ja)
JPH04253363A (ja) リードフレームおよびそれを用いた半導体装置
JPS59214244A (ja) 半導体装置
KR970053649A (ko) 와이어리스 반도체 패키지