JPH0422159A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH0422159A JPH0422159A JP12791690A JP12791690A JPH0422159A JP H0422159 A JPH0422159 A JP H0422159A JP 12791690 A JP12791690 A JP 12791690A JP 12791690 A JP12791690 A JP 12791690A JP H0422159 A JPH0422159 A JP H0422159A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- frame
- leads
- package
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000005520 cutting process Methods 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 11
- 239000000725 suspension Substances 0.000 abstract description 7
- 238000003780 insertion Methods 0.000 abstract 1
- DOETVZCFKJCYJV-UHFFFAOYSA-N 6-(4,5-dihydro-1h-imidazol-2-yl)-2-[4-(4,5-dihydro-1h-imidazol-2-yl)phenyl]-1h-indole Chemical compound N1CCN=C1C1=CC=C(C=2NC3=CC(=CC=C3C=2)C=2NCCN=2)C=C1 DOETVZCFKJCYJV-UHFFFAOYSA-N 0.000 description 8
- 101100286286 Dictyostelium discoideum ipi gene Proteins 0.000 description 8
- 238000000465 moulding Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発胡は、半導体集積回路装置およびその製造技術に関
し、特に樹脂封止形LSIパッケージの熱抵抗の低減に
適用して有効な技術に関するものである。
し、特に樹脂封止形LSIパッケージの熱抵抗の低減に
適用して有効な技術に関するものである。
半導体集積回路装置の高集積化、高速化に伴って半導体
チップに供給する電力量が増大するととに、チップのサ
イズも大形化しているため、動作時にチップから発生す
る熱量が著しく増大しつつある。そのため、上記チップ
を封止したLSIパッケージを基板に実装するに際して
は、チップから発生する熱を如何に効率良くパッケージ
の外部に逃がすかが重要な対策となる。
チップに供給する電力量が増大するととに、チップのサ
イズも大形化しているため、動作時にチップから発生す
る熱量が著しく増大しつつある。そのため、上記チップ
を封止したLSIパッケージを基板に実装するに際して
は、チップから発生する熱を如何に効率良くパッケージ
の外部に逃がすかが重要な対策となる。
LSIパッケージの放熱対策の一つに、リードフレーム
のタブ(グイバット部)を大形化し、その一部をLSI
パッケージの外部に延在させることによって、これを放
熱板として利用した低熱抵抗パッケージが知られている
。この低熱抵抗パッケージについては、技研情報センタ
ー 1990年1月17日発行の’9(IVLsIパッ
ケージの最新動向とその設計技術」Pllに記載されて
いる。
のタブ(グイバット部)を大形化し、その一部をLSI
パッケージの外部に延在させることによって、これを放
熱板として利用した低熱抵抗パッケージが知られている
。この低熱抵抗パッケージについては、技研情報センタ
ー 1990年1月17日発行の’9(IVLsIパッ
ケージの最新動向とその設計技術」Pllに記載されて
いる。
ところが、上記した低熱抵抗パッケージは、リードフレ
ームのタブを通常のサイズよりも大形に形成する必要が
あるため、専用のリードフレームを製造しなければなら
ない。また、パッケージ本体をモールドした後にリード
フレームを切断したり、リードを成形したりする際も、
タブの一部がパッケージの外部に延在しているため、従
来の工程を大幅に変更しなければならない。このような
理由から、上記低熱抵抗パッケージは、その製造コスト
が高くなってしまうという欠点があった。
ームのタブを通常のサイズよりも大形に形成する必要が
あるため、専用のリードフレームを製造しなければなら
ない。また、パッケージ本体をモールドした後にリード
フレームを切断したり、リードを成形したりする際も、
タブの一部がパッケージの外部に延在しているため、従
来の工程を大幅に変更しなければならない。このような
理由から、上記低熱抵抗パッケージは、その製造コスト
が高くなってしまうという欠点があった。
本発明は上記した問題点に着目してなされたものであり
、その目的は熱抵抗の低い樹脂封止形LSIパッケージ
を安価に提供することのできる技術を提供することにあ
る。
、その目的は熱抵抗の低い樹脂封止形LSIパッケージ
を安価に提供することのできる技術を提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
本願の一発明は、リードフレームのタブに搭載した半導
体チップを樹脂封止した後、パッケージ本体の外部に延
在するリードを前記リードフレームから切断する際に、
前記リードフレームの枠部を切断、除去することなく残
しておき、これを放熱板として利用する樹脂封止形LS
Iパッケージである。
体チップを樹脂封止した後、パッケージ本体の外部に延
在するリードを前記リードフレームから切断する際に、
前記リードフレームの枠部を切断、除去することなく残
しておき、これを放熱板として利用する樹脂封止形LS
Iパッケージである。
上記した手段によれば、低熱抵抗の樹脂封止形LSIパ
ッケージを製造する際、従来のリードフレームを設計変
更することなくそのまま利用し、かつパッケージ本体を
モールドした後のリードフレーム切断工程やリード成形
工程を大幅に変更することもないので、低熱抵抗の樹脂
封止形LSIパッケージを安価に提供することができる
。
ッケージを製造する際、従来のリードフレームを設計変
更することなくそのまま利用し、かつパッケージ本体を
モールドした後のリードフレーム切断工程やリード成形
工程を大幅に変更することもないので、低熱抵抗の樹脂
封止形LSIパッケージを安価に提供することができる
。
第1図は、本実施例の樹脂封止形LSIパッケージの斜
視図、第2図は、第1図の■−H線における断面図であ
る。
視図、第2図は、第1図の■−H線における断面図であ
る。
本実施例の樹脂封止形LSIパッケージは、ビン挿入形
LSIパッケージの一種のD I P (’DualI
n−1ine Package) lである。DIPI
のパッケージ本体2は、例えばシリコンフィラーを充填
したエポキシ系の樹脂をトランスファ・モールドしたも
のであり、その内部には所定の集積回路を形成した半導
体チップ3と、DIPIの外部端子を構成するリード4
の一部とが封止されている。上記チップ3は、タブ5の
上面に接合されており、チップ3のポンディングパッド
6とリード4とは、Au、CuまたはAAからなるボン
ディングワイヤ7を通じて電気的に接続されている。
LSIパッケージの一種のD I P (’DualI
n−1ine Package) lである。DIPI
のパッケージ本体2は、例えばシリコンフィラーを充填
したエポキシ系の樹脂をトランスファ・モールドしたも
のであり、その内部には所定の集積回路を形成した半導
体チップ3と、DIPIの外部端子を構成するリード4
の一部とが封止されている。上記チップ3は、タブ5の
上面に接合されており、チップ3のポンディングパッド
6とリード4とは、Au、CuまたはAAからなるボン
ディングワイヤ7を通じて電気的に接続されている。
上記DIPIのパッケージ本体2の短辺側には、放熱板
8が設けられている。上記放熱板8は、タブ吊りリード
9を介してパッケージ本体2内のタブ5に接続されてい
る。すなわち、上記DIPIは、動作時に半導体チップ
3から発生する熱の一部がタブ5、タブ吊りリード9を
通じて放熱板8に伝達されるようになっており、そのた
め、上記放熱板8を有しない従来のDIPに比べて熱抵
抗の低いパッケージ構造となっている。
8が設けられている。上記放熱板8は、タブ吊りリード
9を介してパッケージ本体2内のタブ5に接続されてい
る。すなわち、上記DIPIは、動作時に半導体チップ
3から発生する熱の一部がタブ5、タブ吊りリード9を
通じて放熱板8に伝達されるようになっており、そのた
め、上記放熱板8を有しない従来のDIPに比べて熱抵
抗の低いパッケージ構造となっている。
上記DIPIを製造するには、まず第3図に示すような
リードフレーム10を用意する。リードフレーム10は
、公知のDIP用リードフレームであり、その中央部に
は半導体チップ3を搭載する矩形のタブ5が設けられて
いる。タブ5は、タブ吊りリード9を介してリードフレ
ーム10の外枠部11に接続されている。タブ5の周囲
には、多数本のリード4がタブ5の長辺に沿って配設さ
れている。リード4の中途部には、リード4を支持する
ダム12が形成されている。ダム12の両端部は、外枠
部11に接続されている。リード4は、パッケージ本体
2の内部に封止される領域をインナーリード4a、外部
に露出する領域をアウターリード4bとそれぞれ称して
おり、アウターリード4bの一端側はリードフレーム1
0の内枠部13に接続されている。上記タブ5、リード
4、タブ吊りリード9、ダム12、外枠部11および内
枠部13の各部は、4270イあるいはCutどの導電
材料からなるフープ材をプレス加工してパターン形成さ
れる。上記リードフレーム10は上記した各部によって
構成される単位フレームを一方向に複数個連設してなり
、外枠部11には、リードフレーム10を搬送する際の
ガイドとなるガイド孔14が設けられている。
リードフレーム10を用意する。リードフレーム10は
、公知のDIP用リードフレームであり、その中央部に
は半導体チップ3を搭載する矩形のタブ5が設けられて
いる。タブ5は、タブ吊りリード9を介してリードフレ
ーム10の外枠部11に接続されている。タブ5の周囲
には、多数本のリード4がタブ5の長辺に沿って配設さ
れている。リード4の中途部には、リード4を支持する
ダム12が形成されている。ダム12の両端部は、外枠
部11に接続されている。リード4は、パッケージ本体
2の内部に封止される領域をインナーリード4a、外部
に露出する領域をアウターリード4bとそれぞれ称して
おり、アウターリード4bの一端側はリードフレーム1
0の内枠部13に接続されている。上記タブ5、リード
4、タブ吊りリード9、ダム12、外枠部11および内
枠部13の各部は、4270イあるいはCutどの導電
材料からなるフープ材をプレス加工してパターン形成さ
れる。上記リードフレーム10は上記した各部によって
構成される単位フレームを一方向に複数個連設してなり
、外枠部11には、リードフレーム10を搬送する際の
ガイドとなるガイド孔14が設けられている。
次に、常法に従って上記リードフレーム10のタブ5上
に半導体チップ3を接合し、続いて半導体チップ3のポ
ンディングパッド6とリード4との間にボンディングワ
イヤ7を接続した後、第4図に示すように、パッケージ
本体2をモールドしてその内部に半導体チップ3を封止
する。
に半導体チップ3を接合し、続いて半導体チップ3のポ
ンディングパッド6とリード4との間にボンディングワ
イヤ7を接続した後、第4図に示すように、パッケージ
本体2をモールドしてその内部に半導体チップ3を封止
する。
次に、第4図に示すA−A’線に沿ってリードフレーム
10をプレスで切断し、パッケージ本体2の外部に延在
するリード4を内枠部13から切り離す。また、同時に
ダム12をリード4から切り離す。このとき、従来技術
においては、同時に外枠部11をパッケージ本体2の外
部に延在するタブ吊りリード9から切り離すが、本実施
例の製造方法では、上記外枠部11をタブ吊りリード9
に接続したまま残しておき、これを放熱板8として利用
する。最後に、パッケージ本体2の外部に延在するリー
ド4を成形することにより、前記第1図に示すDIPI
が完成する。
10をプレスで切断し、パッケージ本体2の外部に延在
するリード4を内枠部13から切り離す。また、同時に
ダム12をリード4から切り離す。このとき、従来技術
においては、同時に外枠部11をパッケージ本体2の外
部に延在するタブ吊りリード9から切り離すが、本実施
例の製造方法では、上記外枠部11をタブ吊りリード9
に接続したまま残しておき、これを放熱板8として利用
する。最後に、パッケージ本体2の外部に延在するリー
ド4を成形することにより、前記第1図に示すDIPI
が完成する。
以上のような本実施例によれば、従来から使用されてい
るリードフレーム10を設計変更することなくそのまま
利用してDIPIを製造することができる。また、パッ
ケージ本体2をモールドした後のリードフレーム10の
切断工程やリード4を成形する工程も従来方式から大幅
に変更する必要がない。従って、低熱抵抗のDIPIを
安価に製造することができる。
るリードフレーム10を設計変更することなくそのまま
利用してDIPIを製造することができる。また、パッ
ケージ本体2をモールドした後のリードフレーム10の
切断工程やリード4を成形する工程も従来方式から大幅
に変更する必要がない。従って、低熱抵抗のDIPIを
安価に製造することができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
前記実施例では、本発明をDIPに適用した場合につい
て説明したが、これに限定されるものではなく、各種の
樹脂封止形LSIパッケージに広く適用することができ
る。例えばパッケージ本体04辺からリードが延在して
いるQ F P (Quad Flat Packag
e) に適用した場合には、パッケージ本体の4辺に
放熱板を備えた低熱抵抗QFPを安価に製造することが
できる。
て説明したが、これに限定されるものではなく、各種の
樹脂封止形LSIパッケージに広く適用することができ
る。例えばパッケージ本体04辺からリードが延在して
いるQ F P (Quad Flat Packag
e) に適用した場合には、パッケージ本体の4辺に
放熱板を備えた低熱抵抗QFPを安価に製造することが
できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
リードフレームのタブに搭載した半導体チップを樹脂封
止した後、パッケージ本体の外部に延在するリードを前
記リードフレームから切断する工程において、前記リー
ドフレームの枠部を切断、除去することなく残して応き
、これを放熱板として利用する本発明の半導体集積回路
装置の製造方法によれば、従来のリードフレームを設計
変更することなくそのまま利用し、かつパッケージ本体
成形後のリードフレーム切断工程やリード成形工程を大
幅に変更することなく低熱抵抗の樹脂封止形LSIパッ
ケージを製造することができるので、上記低熱抵抗の樹
脂封止形LSIパッケージを安価に製造することができ
る。
止した後、パッケージ本体の外部に延在するリードを前
記リードフレームから切断する工程において、前記リー
ドフレームの枠部を切断、除去することなく残して応き
、これを放熱板として利用する本発明の半導体集積回路
装置の製造方法によれば、従来のリードフレームを設計
変更することなくそのまま利用し、かつパッケージ本体
成形後のリードフレーム切断工程やリード成形工程を大
幅に変更することなく低熱抵抗の樹脂封止形LSIパッ
ケージを製造することができるので、上記低熱抵抗の樹
脂封止形LSIパッケージを安価に製造することができ
る。
第1図は、本発明の一実施例である半導体集積回路装置
の斜視図、 第2図は、第1図の■−■線における断面図、第3図は
、この半導体集積回路装置の製造方法において用いるリ
ードフレームの要部平面図、第4図は、この半導体集積
回路装置の製造方法の一部を示すリードフレームの平面
図である。 1・・・DIP−,2・・・パッケージ本体、3・・・
半導体チップ、4・・・リード、4a・・・インナーリ
ード、4b・・・アウターリード、5・・・タブ、6・
・・ポンディングパッド、7・・・ボンディングワイヤ
、8・・・放熱板、9・・・タブ吊りリード、10・
・・リードフレーム、11・・・外枠部、12・・・ダ
ム、13・・・内枠部、14・・・ガイド孔。 代理人 弁理士 筒 井 大 和
の斜視図、 第2図は、第1図の■−■線における断面図、第3図は
、この半導体集積回路装置の製造方法において用いるリ
ードフレームの要部平面図、第4図は、この半導体集積
回路装置の製造方法の一部を示すリードフレームの平面
図である。 1・・・DIP−,2・・・パッケージ本体、3・・・
半導体チップ、4・・・リード、4a・・・インナーリ
ード、4b・・・アウターリード、5・・・タブ、6・
・・ポンディングパッド、7・・・ボンディングワイヤ
、8・・・放熱板、9・・・タブ吊りリード、10・
・・リードフレーム、11・・・外枠部、12・・・ダ
ム、13・・・内枠部、14・・・ガイド孔。 代理人 弁理士 筒 井 大 和
Claims (1)
- 【特許請求の範囲】 1、半導体チップを封止した樹脂封止形LSIパッケー
ジの外部に、リードフレームの枠部によって構成された
放熱板を設けたことを特徴とする半導体集積回路装置。 2、リードフレームのタブに搭載した半導体チップを樹
脂封止した後、パッケージ本体の外部に延在するリード
を前記リードフレームから切断する工程において、前記
リードフレームの枠部を切断、除去することなく残して
おくことを特徴とする請求項1記載の半導体集積回路装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12791690A JPH0422159A (ja) | 1990-05-17 | 1990-05-17 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12791690A JPH0422159A (ja) | 1990-05-17 | 1990-05-17 | 半導体集積回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0422159A true JPH0422159A (ja) | 1992-01-27 |
Family
ID=14971815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12791690A Pending JPH0422159A (ja) | 1990-05-17 | 1990-05-17 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0422159A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990035569A (ko) * | 1997-10-31 | 1999-05-15 | 윤종용 | 패키지 |
KR20000051980A (ko) * | 1999-01-28 | 2000-08-16 | 유-행 치아오 | 히트 슬러그를 갖는 리드 프레임 |
WO2006123911A1 (en) * | 2005-05-20 | 2006-11-23 | Luxpia Co., Ltd. | Light emitting diode package having unified heat sink plate and multi-package module |
-
1990
- 1990-05-17 JP JP12791690A patent/JPH0422159A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990035569A (ko) * | 1997-10-31 | 1999-05-15 | 윤종용 | 패키지 |
KR20000051980A (ko) * | 1999-01-28 | 2000-08-16 | 유-행 치아오 | 히트 슬러그를 갖는 리드 프레임 |
WO2006123911A1 (en) * | 2005-05-20 | 2006-11-23 | Luxpia Co., Ltd. | Light emitting diode package having unified heat sink plate and multi-package module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940007757Y1 (ko) | 반도체 패키지 | |
TWI466254B (zh) | 引腳延伸之半導體封裝及其製造方法 | |
JPH07321280A (ja) | Ic装置用のリードフレームの構造 | |
JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
JPH08111491A (ja) | 半導体装置 | |
JPH0422159A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2002033345A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0837256A (ja) | 半導体装置 | |
JPH0338057A (ja) | フラグレス・リードフレーム、それを用いたパッケージおよび製法 | |
US7022551B2 (en) | Quad flat flip chip packaging process and leadframe therefor | |
JPH02105450A (ja) | 半導体装置 | |
KR19990086280A (ko) | 반도체 패키지 | |
KR100281122B1 (ko) | 반도체패키지 | |
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
KR200167587Y1 (ko) | 반도체 패캐이지 | |
KR100729028B1 (ko) | 리드에 테이프가 부착된 리드프레임 및 이를 이용한반도체패키지 | |
KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
KR0121171Y1 (ko) | 멀티칩 반도체 패키지 | |
JPH0521649A (ja) | 半導体装置 | |
KR20040013736A (ko) | 반도체 패키지 제조방법 | |
KR0119764Y1 (ko) | 반도체 패키지 | |
JPH05218263A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
JPH0888312A (ja) | 樹脂封止型半導体装置 | |
JPH08130286A (ja) | 半導体装置 |