JPS59191363A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59191363A JPS59191363A JP58065339A JP6533983A JPS59191363A JP S59191363 A JPS59191363 A JP S59191363A JP 58065339 A JP58065339 A JP 58065339A JP 6533983 A JP6533983 A JP 6533983A JP S59191363 A JPS59191363 A JP S59191363A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lead
- groove
- pellet
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置およびその製法に関し、特にワイヤ
ボンディング時、リードフレームのタブがヒートブロッ
クから浮き上ることを防止した、半導体装置およびその
製法に関する。
ボンディング時、リードフレームのタブがヒートブロッ
クから浮き上ることを防止した、半導体装置およびその
製法に関する。
樹脂封止(レジンモールド)型半導体装置においては、
半導体ベレットを固着するために、IJ +ドフレーム
の一部としてタブリードが設けられる。
半導体ベレットを固着するために、IJ +ドフレーム
の一部としてタブリードが設けられる。
そして、このタブリードをリードフレームの枠体に固定
するためにタブつりリードが設けられる。
するためにタブつりリードが設けられる。
このタブつりリードは樹脂封止後に、半導体装置の外部
接続端子となるリードの切断成形と同時に、封止体であ
る樹脂の外に露出した部分が切断除去される。この切断
を容易にするために、タブつりリードの表面すなわちペ
レットが固着される側に切断用の溝部を設げることが行
なわれている。
接続端子となるリードの切断成形と同時に、封止体であ
る樹脂の外に露出した部分が切断除去される。この切断
を容易にするために、タブつりリードの表面すなわちペ
レットが固着される側に切断用の溝部を設げることが行
なわれている。
しかしながら、本発明者の検討により、リードフレーム
の表面に溝部を設けた場合には次のような問題があるこ
とがわかった。
の表面に溝部を設けた場合には次のような問題があるこ
とがわかった。
すなわち、第1図に示すように、半導体ペレット1を銀
ペースト等の接合材料8により固着したリードフレーム
5はワイヤボンディング時にヒープロック12上に載置
され加熱される。この加熱の際の熱伝導の影響でタブ3
には上方向に熱応力が加わる。この上方向の熱応力が溝
部11に集中するため、タブつりリード2が溝部11に
て折曲りタブ3が浮上ってしまうことがわかった。この
結果、ワイヤボンディング時に位置合せ用カメラのピン
トがくろうためボンディングの位置ずれを生じたり、ま
たヒートブロックからの熱伝導が悪くボンディングワイ
ヤの圧着が悪くはがれなどが生じたりし、半導体装置の
信頼性および歩留上悪影響を与えていることが判った。
ペースト等の接合材料8により固着したリードフレーム
5はワイヤボンディング時にヒープロック12上に載置
され加熱される。この加熱の際の熱伝導の影響でタブ3
には上方向に熱応力が加わる。この上方向の熱応力が溝
部11に集中するため、タブつりリード2が溝部11に
て折曲りタブ3が浮上ってしまうことがわかった。この
結果、ワイヤボンディング時に位置合せ用カメラのピン
トがくろうためボンディングの位置ずれを生じたり、ま
たヒートブロックからの熱伝導が悪くボンディングワイ
ヤの圧着が悪くはがれなどが生じたりし、半導体装置の
信頼性および歩留上悪影響を与えていることが判った。
本発明はタブリードのヒートブロックからの浮上りを防
止し、ボンディングワイヤの位置ずれ。
止し、ボンディングワイヤの位置ずれ。
はがれなどの不良を低減し、信頼性および歩留の向上し
た半導体装置およびその製法を提供することを目的とし
たものである。
た半導体装置およびその製法を提供することを目的とし
たものである。
本発明の前記ならびにその他の目的と新規な特徴は、本
発明の記述および添付図面からあきらかになるであろう
。
発明の記述および添付図面からあきらかになるであろう
。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、前述した溝部をタブつりリードの裏面すなわ
ちペレットが固着されない側に設けることによって、ヒ
ートブロック載置時のタブリードの浮き上りを防止し、
ワイヤボンディングを高い信頼性をもって行うものであ
る。
ちペレットが固着されない側に設けることによって、ヒ
ートブロック載置時のタブリードの浮き上りを防止し、
ワイヤボンディングを高い信頼性をもって行うものであ
る。
第2図および第3図は本発明の一実施例を示すものであ
り、第3図は第2図のY−Y’切断線に沿う断面を示す
図である。
り、第3図は第2図のY−Y’切断線に沿う断面を示す
図である。
表面15側に半導体ペレット1を固着した4270イ等
からなるリードフレーム5の裏面16すなわちペレット
1の固着されていない側16を示す平面である。このた
め、タブリード3に固着されたペレット1は点線で示し
である。
からなるリードフレーム5の裏面16すなわちペレット
1の固着されていない側16を示す平面である。このた
め、タブリード3に固着されたペレット1は点線で示し
である。
一方、タブつりリード2には溝部13がペレット1の固
着されていない面16に設けられている。
着されていない面16に設けられている。
この溝部13は、リードフレーム5のプレス成形時にプ
レスによって設ける(チ目コレートブレーク)か、リー
ドフレーム5のエツチングによって設ける(ハーフエッ
チ)ことができる。この溝によって、樹脂封止後にタブ
つりリード2をこの部分で容易に切断できる。
レスによって設ける(チ目コレートブレーク)か、リー
ドフレーム5のエツチングによって設ける(ハーフエッ
チ)ことができる。この溝によって、樹脂封止後にタブ
つりリード2をこの部分で容易に切断できる。
また、半導体装置の外部接続端子となる複数のリード4
にも、溝部40が溝部13と同様の面に設けられている
。
にも、溝部40が溝部13と同様の面に設けられている
。
なお、7はリードフレームの長手方向の枠体、6は樹脂
(レジン)が金型から流出するのを防止するダム、12
はリードフレームの幅方向の枠体である。
(レジン)が金型から流出するのを防止するダム、12
はリードフレームの幅方向の枠体である。
以上のような枠体7および12によって区画されたフレ
ーム部分をくり返しの基本単位として、このフレーム部
分を長手方向に複数個連設してリードフレーム5が構成
されるが、第2図においては前記基本単位とな−る部分
を示し、他は省略しである。
ーム部分をくり返しの基本単位として、このフレーム部
分を長手方向に複数個連設してリードフレーム5が構成
されるが、第2図においては前記基本単位とな−る部分
を示し、他は省略しである。
第4図は、第2図に示したリードフレーム5をワイヤボ
ンディングを行うためにヒートブロック12上に載置し
た際の第2図に示すY−Y’断線に相当する断面を示す
。タブリード2の溝部13を従来とは異なり裏側すなわ
ちペレット1の固着されていない側16に設けた結果、
ワイヤボンディング時タブ3がヒートブロック12から
浮上ることを防止できる。ワイヤボンディング時ヒート
ブロック12によりペレット1を加熱する際にタブつり
リード2に働く熱応力は上向きである。これに対して溝
部13がヒートブロック側に設けられテイルタめ、溝部
13に熱応力が集中してたとしてもタブつりリード2は
折曲らない。つまり、応力は従来のように溝部13の空
隙部に働くのではなく、溝部13の肉厚の薄くなった金
属部に働くので、タブつりリード2を折曲げタブ3を浮
かせるまでには致らない。
ンディングを行うためにヒートブロック12上に載置し
た際の第2図に示すY−Y’断線に相当する断面を示す
。タブリード2の溝部13を従来とは異なり裏側すなわ
ちペレット1の固着されていない側16に設けた結果、
ワイヤボンディング時タブ3がヒートブロック12から
浮上ることを防止できる。ワイヤボンディング時ヒート
ブロック12によりペレット1を加熱する際にタブつり
リード2に働く熱応力は上向きである。これに対して溝
部13がヒートブロック側に設けられテイルタめ、溝部
13に熱応力が集中してたとしてもタブつりリード2は
折曲らない。つまり、応力は従来のように溝部13の空
隙部に働くのではなく、溝部13の肉厚の薄くなった金
属部に働くので、タブつりリード2を折曲げタブ3を浮
かせるまでには致らない。
このため、ワイヤボンディング時、位置合せ用のカメラ
の焦点がぼける等によるボンディングの位置ずれや、タ
ブ3が浮(ことによるワイヤの圧着不足による剥れ等の
不良が生ずることはない。
の焦点がぼける等によるボンディングの位置ずれや、タ
ブ3が浮(ことによるワイヤの圧着不足による剥れ等の
不良が生ずることはない。
したがって、半導体装置の信頼性および歩留を向上でき
る。
る。
なお、本実施例においては、リード4の切断用溝部40
も溝部13を設けた側すなわちペレット1を固着してい
ない側16に設けたことにより、リード4の浮き上りを
防止でき、同様の効果が得られる。
も溝部13を設けた側すなわちペレット1を固着してい
ない側16に設けたことにより、リード4の浮き上りを
防止でき、同様の効果が得られる。
第5図は、上述したリードフレームを用い、これ娑樹脂
封止した半導体装置の断面を示すものであり、第2図の
x−x’断線に相当する部分の断面である。
封止した半導体装置の断面を示すものであり、第2図の
x−x’断線に相当する部分の断面である。
第5図に示す半導体装置は、タブ2上に固着した半導体
ベレット1のボンディングパットとリードフレーム4と
を例えば金のボンディングワイヤ9によって熱圧着法に
より電気的に接続し、樹脂10により封止した後、リー
ドフレーム5の折曲げ切断が行なわれて完成する。
ベレット1のボンディングパットとリードフレーム4と
を例えば金のボンディングワイヤ9によって熱圧着法に
より電気的に接続し、樹脂10により封止した後、リー
ドフレーム5の折曲げ切断が行なわれて完成する。
本発明によれば、タブつりリードの切断用溝をベレット
の固着されない11IIに設けたことにより、ワイヤボ
ンディングの際ヒートブロック表面からのタブ浮きが防
止されるので、ボンディングの位置ずれや圧着不足によ
る剥れを生じることがない。
の固着されない11IIに設けたことにより、ワイヤボ
ンディングの際ヒートブロック表面からのタブ浮きが防
止されるので、ボンディングの位置ずれや圧着不足によ
る剥れを生じることがない。
したがって、タブ浮きによる不良を防止でき高歩留で高
信頼性の半導体装置を得ることができる。
信頼性の半導体装置を得ることができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、タブつりリードの形は種々変形可能であり、第
6図に示す如き形状のタブつりリードを用いてもよい。
6図に示す如き形状のタブつりリードを用いてもよい。
なお、14は樹脂封止時の応力吸収のための穴である。
また、溝部を四角状にするなど各種形状にすることがで
きる。
きる。
第1図は従来技術の欠点を説明するための図、第2図は
本発明に係るリードフレームの平面図、第3図は第2図
のリードフレームのY−Y’線に沿う断面図、 第4図は本発明によりタブ浮上りを防止した様子を説明
する断面図、 第5図は本発明による半導体装置の断面図、第6図は本
発明の変形例を示す平面図である。 1・・・ペレット、2・・・タブつりリード、3・・・
タブ、4・・・リード、5・・・リードフレーム、9・
・・ボンディングワイヤ、10・・・封止体(レジン)
、11・・・従来の溝部、12・・叱−トブロック、1
3・・・本発明による溝部。 第 1 図 。 第 2 図 第 3 図 第 4 図
本発明に係るリードフレームの平面図、第3図は第2図
のリードフレームのY−Y’線に沿う断面図、 第4図は本発明によりタブ浮上りを防止した様子を説明
する断面図、 第5図は本発明による半導体装置の断面図、第6図は本
発明の変形例を示す平面図である。 1・・・ペレット、2・・・タブつりリード、3・・・
タブ、4・・・リード、5・・・リードフレーム、9・
・・ボンディングワイヤ、10・・・封止体(レジン)
、11・・・従来の溝部、12・・叱−トブロック、1
3・・・本発明による溝部。 第 1 図 。 第 2 図 第 3 図 第 4 図
Claims (1)
- 1、半導体ベレットと、これを固着するためのタブと、
前記タブに連続してなるタブつりリードとを有してなる
半導体装置において、前記タブつりリードの端部の厚さ
を、前記半導体ペレットの固着された側とは逆の面を窪
ませることによって薄(したことを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58065339A JPS59191363A (ja) | 1983-04-15 | 1983-04-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58065339A JPS59191363A (ja) | 1983-04-15 | 1983-04-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59191363A true JPS59191363A (ja) | 1984-10-30 |
Family
ID=13284081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58065339A Pending JPS59191363A (ja) | 1983-04-15 | 1983-04-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59191363A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5391439A (en) * | 1990-09-27 | 1995-02-21 | Dai Nippon Printing Co., Ltd. | Leadframe adapted to support semiconductor elements |
EP1020913A2 (en) * | 1999-01-12 | 2000-07-19 | Sony Corporation | Lead frame, resin-encapsulated semiconductor device and fabrication process therefor |
-
1983
- 1983-04-15 JP JP58065339A patent/JPS59191363A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5391439A (en) * | 1990-09-27 | 1995-02-21 | Dai Nippon Printing Co., Ltd. | Leadframe adapted to support semiconductor elements |
EP1020913A2 (en) * | 1999-01-12 | 2000-07-19 | Sony Corporation | Lead frame, resin-encapsulated semiconductor device and fabrication process therefor |
EP1020913A3 (en) * | 1999-01-12 | 2003-05-14 | Sony Corporation | Lead frame, resin-encapsulated semiconductor device and fabrication process therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4294161B2 (ja) | スタックパッケージ及びその製造方法 | |
US5834691A (en) | Lead frame, its use in the fabrication of resin-encapsulated semiconductor device | |
JP2522524B2 (ja) | 半導体装置の製造方法 | |
US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
JP2569008B2 (ja) | 半導体装置 | |
JPS59191363A (ja) | 半導体装置 | |
JP2000196005A (ja) | 半導体装置 | |
JPS61139050A (ja) | リ−ドフレ−ム | |
JPS5814557A (ja) | 半導体装置 | |
JPH03228339A (ja) | ボンディングツール | |
JPS58199548A (ja) | リ−ドフレ−ム | |
JPS58199547A (ja) | リ−ドフレ−ム | |
JPS62235763A (ja) | 半導体装置用リ−ドフレ−ム | |
JPH02278857A (ja) | 樹脂封止型半導体装置 | |
JPS62198143A (ja) | リ−ドフレ−ム | |
JPS60180127A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2003188332A (ja) | 半導体装置およびその製造方法 | |
JP2707153B2 (ja) | リードフレームの製造方法 | |
JPH09223767A (ja) | リードフレーム | |
KR930000162B1 (ko) | 반도체장치 | |
JPS61111553A (ja) | 半導体装置 | |
JP2006049682A (ja) | 半導体装置及びその製造方法 | |
JP2582534B2 (ja) | 半導体装置の製造方法 | |
JPH05190717A (ja) | 半導体製造用フレームおよびこれを用いた半導体装置ならびに半導体製造方法 |