JPH04168753A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04168753A JPH04168753A JP2293657A JP29365790A JPH04168753A JP H04168753 A JPH04168753 A JP H04168753A JP 2293657 A JP2293657 A JP 2293657A JP 29365790 A JP29365790 A JP 29365790A JP H04168753 A JPH04168753 A JP H04168753A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- diffusion plate
- semiconductor element
- lead
- heat diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 14
- 229920005989 resin Polymers 0.000 claims abstract description 14
- 238000007789 sealing Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 230000017525 heat dissipation Effects 0.000 abstract 4
- 230000000903 blocking effect Effects 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910002026 crystalline silica Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
低熱抵抗半導体装置に関し、
リード部分のみを加熱して基板に実装するときに、リー
ドから熱が拡散して実装が困難になるのを防止すること
を目的とし、 半導体素子と、該半導体素子を搭載するダイパッドと、
該半導体素子を外部基板に接続するリードと、前記ダイ
パッドの半導体素子搭載面の反対面に接触し、半導体素
子から発生する熱をパッケージ外部に放散するための熱
拡散板と、リード及び熱拡散板の一部を残して全体を覆
う樹脂とにより構成される樹脂封止型半導体装置におい
て、上記熱拡散板は、該ダイパッドに接触する第１の平
面と、パッケージ上面又は下面に露出し該第１の平面よ
り広い第２の平面を有するように構成する。
ドから熱が拡散して実装が困難になるのを防止すること
を目的とし、 半導体素子と、該半導体素子を搭載するダイパッドと、
該半導体素子を外部基板に接続するリードと、前記ダイ
パッドの半導体素子搭載面の反対面に接触し、半導体素
子から発生する熱をパッケージ外部に放散するための熱
拡散板と、リード及び熱拡散板の一部を残して全体を覆
う樹脂とにより構成される樹脂封止型半導体装置におい
て、上記熱拡散板は、該ダイパッドに接触する第１の平
面と、パッケージ上面又は下面に露出し該第１の平面よ
り広い第２の平面を有するように構成する。
本発明は低熱抵抗半導体装置に関する。
近年、半導体素子の高集積化、ハイスピード化に伴い、
素子の消費電力が増大する傾向にある。
素子の消費電力が増大する傾向にある。
このため低熱抵抗半導体パッケージの要求が益々強まっ
ている。
ている。
樹脂封止型半導体パッケージにおいては、低熱抵抗の要
求に答えるため、第３図に示すような対策をとっている
。
求に答えるため、第３図に示すような対策をとっている
。
同図（ａ）は低熱抵抗の対策をとっていないものであり
、半導体素子１はリードフレームのダイパッド２の上に
搭載され、リード３との間にワイヤボンディングされ、
樹脂５で樹脂封止されている。
、半導体素子１はリードフレームのダイパッド２の上に
搭載され、リード３との間にワイヤボンディングされ、
樹脂５で樹脂封止されている。
（１））図以下は低熱抵抗の対策をとっているものであ
り、（ｂ）図に示すものは、パッケージの上面（又は下
面）に熱拡散板６を貼り付けている。また（Ｃ）図に示
すものは、パッケージの上面に放熱フィン７を貼り付け
ている。また（ｄ）図に示すものは、パッケージの封止
樹脂５の中に上面及び下面の面積がダイパッド２の面積
の１００％以下である熱拡散板８を、その上面が空気中
に露出するようにして埋設している。さらに（ｅ）図に
示すものは、上面及び下面の面積がダイパッド２の面積
の１００％以上を有する熱拡散板９を、その−面が空気
中に露出するようにしてパッケージに埋設している。そ
してこれらの熱抵抗低下率は図にム印で示すようにｂ図
の場合は２０％、０図の場合は５０％、ｄ図の場合は３
０％、０図の場合は６０％の値が実測値として得られて
いる。
り、（ｂ）図に示すものは、パッケージの上面（又は下
面）に熱拡散板６を貼り付けている。また（Ｃ）図に示
すものは、パッケージの上面に放熱フィン７を貼り付け
ている。また（ｄ）図に示すものは、パッケージの封止
樹脂５の中に上面及び下面の面積がダイパッド２の面積
の１００％以下である熱拡散板８を、その上面が空気中
に露出するようにして埋設している。さらに（ｅ）図に
示すものは、上面及び下面の面積がダイパッド２の面積
の１００％以上を有する熱拡散板９を、その−面が空気
中に露出するようにしてパッケージに埋設している。そ
してこれらの熱抵抗低下率は図にム印で示すようにｂ図
の場合は２０％、０図の場合は５０％、ｄ図の場合は３
０％、０図の場合は６０％の値が実測値として得られて
いる。
上記従来の樹脂封止型半導体パッケージにおいて、低熱
抵抗対策を行なった第３図（ｂ）に示すものは、熱抵抗
低下率が２０％と低く不充分であり、同図（Ｃ）に示す
ものは、放熱フィン７によりパッテ−ジ外形が大きくな
る。また同図（ｄ）に示すものは熱抵抗低下率が３０％
と低く不充分である。
抵抗対策を行なった第３図（ｂ）に示すものは、熱抵抗
低下率が２０％と低く不充分であり、同図（Ｃ）に示す
ものは、放熱フィン７によりパッテ−ジ外形が大きくな
る。また同図（ｄ）に示すものは熱抵抗低下率が３０％
と低く不充分である。
（６１図に示すものは熱抵抗低下率は６０％となり、熱
抵抗低下率は充分であるが、新らたな問題として、基板
への実装時にリードのみを半田ゴテ、レーザ等で加熱す
る部分加熱方式を用いた場合、リード部分の熱が熱拡散
板９の方へ拡散し、充分な温度上昇が得られないため、
実装が困難になるという現象が発生した。また、（ｄ）
、（ｅ）図に示すものは、樹脂５と熱拡散板８．９との
界面での水分の侵入にも注意する必要がある。
抵抗低下率は充分であるが、新らたな問題として、基板
への実装時にリードのみを半田ゴテ、レーザ等で加熱す
る部分加熱方式を用いた場合、リード部分の熱が熱拡散
板９の方へ拡散し、充分な温度上昇が得られないため、
実装が困難になるという現象が発生した。また、（ｄ）
、（ｅ）図に示すものは、樹脂５と熱拡散板８．９との
界面での水分の侵入にも注意する必要がある。
本発明は上記従来の問題点に鑑み、部分加熱方式により
リード部分のみを加熱して基板に実装するときに、リー
ドからの熱が拡散して実装が困難になるのを防止した低
熱抵抗の半導体素子を提供することを目的とする。
リード部分のみを加熱して基板に実装するときに、リー
ドからの熱が拡散して実装が困難になるのを防止した低
熱抵抗の半導体素子を提供することを目的とする。
上記目的を達成するために本発明の半導体装置では、半
導体素子１と、該半導体素子１を搭載するダイパッド２
と、該半導体素子１を外部基板に接続するり一部３と、
前記ダイパッド２の半導体素子搭載面の反対面に接触し
、半導体素子１から発生する熱をパッケージ外部に放散
するための熱拡散板１０と、リード３及び熱拡散板１０
の一部を残して全体を覆う樹脂５とにより構成される樹
脂封止型半導体装置において、上記熱拡散板１０は、該
ダイパッド２に接触する第１の平面と、パッケージ」二
面又は下面に露出し該第１の平面より広い第２の平面を
有することを特徴とする。
導体素子１と、該半導体素子１を搭載するダイパッド２
と、該半導体素子１を外部基板に接続するり一部３と、
前記ダイパッド２の半導体素子搭載面の反対面に接触し
、半導体素子１から発生する熱をパッケージ外部に放散
するための熱拡散板１０と、リード３及び熱拡散板１０
の一部を残して全体を覆う樹脂５とにより構成される樹
脂封止型半導体装置において、上記熱拡散板１０は、該
ダイパッド２に接触する第１の平面と、パッケージ」二
面又は下面に露出し該第１の平面より広い第２の平面を
有することを特徴とする。
熱拡散板１０を上記の如く規定することにより、該拡散
板ｌＯと、リード３との距離が大となり、リード３から
の熱が拡散板１０へ逃げ難くなるため、部分加熱による
基板への実装が容易となる。
板ｌＯと、リード３との距離が大となり、リード３から
の熱が拡散板１０へ逃げ難くなるため、部分加熱による
基板への実装が容易となる。
またパッケージを従来に比して大きくすることなく第３
図（ｂ）（ｄ）では不充分であった熱抵抗を充分低下す
ることができ、さらに樹脂５と熱拡散板１０との接触面
積が第３図（ｄ）（ｅ）より大きくなるため水分が進入
し難くなる。
図（ｂ）（ｄ）では不充分であった熱抵抗を充分低下す
ることができ、さらに樹脂５と熱拡散板１０との接触面
積が第３図（ｄ）（ｅ）より大きくなるため水分が進入
し難くなる。
第１図は本発明の実施例を示す断面図である。
同図において、１は半導体素子、２は該半導体素子を搭
載したダイパッド、３は半導体素子を外部基板に接続す
るリード、４は半導体素子１の電極パッドとり−ド４と
の間を配線したワイヤであり、５はリードの一部を残し
て封止した樹脂である。１０は本実施例の要点である熱
拡散板である。
載したダイパッド、３は半導体素子を外部基板に接続す
るリード、４は半導体素子１の電極パッドとり−ド４と
の間を配線したワイヤであり、５はリードの一部を残し
て封止した樹脂である。１０は本実施例の要点である熱
拡散板である。
該熱拡散板１０は第２図に示すように板状部分１０ａと
柱状部分１０ｂとよりなり、その板状部分１０ａの上面
Ａの面積はパッケージの封止樹脂５の上面（半導体素子
を第３図（ａ）の如く搭載した場合は下面）の面積の９
０％以上とし、柱状部分１０ｂの下面Ｂの面積はダイパ
ッド２の面積を越えない大きさとしている。またこの熱
拡散板１０の材質は熱伝導性に優れていれば、金属（例
えばＡ７！。
柱状部分１０ｂとよりなり、その板状部分１０ａの上面
Ａの面積はパッケージの封止樹脂５の上面（半導体素子
を第３図（ａ）の如く搭載した場合は下面）の面積の９
０％以上とし、柱状部分１０ｂの下面Ｂの面積はダイパ
ッド２の面積を越えない大きさとしている。またこの熱
拡散板１０の材質は熱伝導性に優れていれば、金属（例
えばＡ７！。
Ｃｕ 、 Ｃｕ−Ｗ、 Ｃｕ−Ｍｏ 、 Ａ／！−３ｔ
、他）、セラミックス（例えばｌ！ Ｎ、他）、樹脂（
結晶シリカ人りエポキシ、他）等何れでも良い。そして
この熱拡散板１０は、第１図に示すように柱状部分１０
ｂの端面をダイパッド２の裏面（半導体素子の搭載され
ている面の反対面）に熱伝導性接着剤を用いて接合させ
、板状部分１０ａの上面を空気中に露出するようにして
設置される。この設置時期は、リードフレーム単体の段
階でも、ワイヤボンディング後でも、樹脂封止後の何れ
の段階でも良い。
、他）、セラミックス（例えばｌ！ Ｎ、他）、樹脂（
結晶シリカ人りエポキシ、他）等何れでも良い。そして
この熱拡散板１０は、第１図に示すように柱状部分１０
ｂの端面をダイパッド２の裏面（半導体素子の搭載され
ている面の反対面）に熱伝導性接着剤を用いて接合させ
、板状部分１０ａの上面を空気中に露出するようにして
設置される。この設置時期は、リードフレーム単体の段
階でも、ワイヤボンディング後でも、樹脂封止後の何れ
の段階でも良い。
このように構成された本実施例は、リード３から熱拡散
板の板状部分１０ａまでの距離！が大きいため、部分加
熱方式による基板への実装時にリード３からの熱が熱拡
散板１０へ拡散するのを防止でき、部分加熱方式による
実装は容易となる。また熱抵抗低下率は実測値で５０％
となり、第３図（ｂ）（ｄ）に示すものより熱抵抗を下
げることができた。
板の板状部分１０ａまでの距離！が大きいため、部分加
熱方式による基板への実装時にリード３からの熱が熱拡
散板１０へ拡散するのを防止でき、部分加熱方式による
実装は容易となる。また熱抵抗低下率は実測値で５０％
となり、第３図（ｂ）（ｄ）に示すものより熱抵抗を下
げることができた。
なお本実施例及び第３図の熱抵抗低下率の実測値は、Ｑ
ＦＰタイプパッケージの２０８ビン（ボディ・ザイズ２
８Ｘ２８ｍｍ）で測定した値である。
ＦＰタイプパッケージの２０８ビン（ボディ・ザイズ２
８Ｘ２８ｍｍ）で測定した値である。
また本実施例によれば熱拡散板１０と封止樹脂５との接
触面積が第３図（ｄ） （ｅ）に示すものに比べて大と
なるため水分が侵入し難くなる。さらにパッケージ外形
も従来に比して大きくならない。
触面積が第３図（ｄ） （ｅ）に示すものに比べて大と
なるため水分が侵入し難くなる。さらにパッケージ外形
も従来に比して大きくならない。
以上説明した様に、本発明によれば、充分な熱抵抗低下
率が得られ、且つ部分加熱方式による基板への実装が容
易であり、さらに従来に比し外形と同等であるが、耐吸
水性が向上する等の効果を有し、半導体装置の品質向上
に寄与するところ大である。
率が得られ、且つ部分加熱方式による基板への実装が容
易であり、さらに従来に比し外形と同等であるが、耐吸
水性が向上する等の効果を有し、半導体装置の品質向上
に寄与するところ大である。
第１図は本発明の実施例を示す図、
第２図は本発明の実施例の熱拡散板を示す図、第３図は
従来の樹脂封止型半導体パッケージを示す図である。 図において、 １は半導体素子、 ２はダイパッド、 ３はリード、 ４はワイヤ、 ５は封止樹脂、 １０は熱拡散板、 を示す。
従来の樹脂封止型半導体パッケージを示す図である。 図において、 １は半導体素子、 ２はダイパッド、 ３はリード、 ４はワイヤ、 ５は封止樹脂、 １０は熱拡散板、 を示す。
Claims (1)
- 【特許請求の範囲】 １、半導体素子（１）と、該半導体素子（１）を搭載す
るダイパッド（２）と、該半導体素子（１）を外部基板
に接続するリード（３）と、前記ダイパッド（２）の半
導体素子搭載面の反対面に接触し、半導体素子（１）か
ら発生する熱をパッケージ外部に放散するための熱拡散
板（１０）と、リード（３）及び熱拡散板（１０）の一
部を残して全体を覆う樹脂（５）とにより構成される樹
脂封止型半導体装置において、 上記熱拡散板（１０）は、該ダイパッド（２）に接触す
る第１の平面と、パッケージ上面又は下面に露出し該第
１の平面より広い第２の平面を有することを特徴とする
半導体装置。 ２、上記熱拡散板（１０）は、その封止樹脂（５）に覆
われていない部分の面積がパッケージの上面（又は下面
）の面積の９０％以上であり、且つダイパッド（２）に
接触している部分の面積がダイパッド（２）の面積の１
００％を越えないことを特徴とする請求項１記載の半導
体装置。 ３、上記熱拡散板（１０）は、封止樹脂（５）に覆われ
ていない板状部分（１０ａ）とダイパッド（２）に接触
する部分との間に柱状部分（１０ｂ）を有することを特
徴とする請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293657A JPH04168753A (ja) | 1990-11-01 | 1990-11-01 | 半導体装置 |
| EP91310135A EP0484180A1 (en) | 1990-11-01 | 1991-11-01 | Packaged semiconductor device having an optimized heat dissipation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293657A JPH04168753A (ja) | 1990-11-01 | 1990-11-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04168753A true JPH04168753A (ja) | 1992-06-16 |
Family
ID=17797561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2293657A Pending JPH04168753A (ja) | 1990-11-01 | 1990-11-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04168753A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471366A (en) * | 1993-08-19 | 1995-11-28 | Fujitsu Limited | Multi-chip module having an improved heat dissipation efficiency |
| EP1732130A3 (en) * | 2005-06-06 | 2008-12-03 | Delphi Technologies, Inc. | Circuit assembly with surface-mount IC package and heat sink |
| WO2012023236A1 (ja) | 2010-08-20 | 2012-02-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
1990
- 1990-11-01 JP JP2293657A patent/JPH04168753A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471366A (en) * | 1993-08-19 | 1995-11-28 | Fujitsu Limited | Multi-chip module having an improved heat dissipation efficiency |
| US5592735A (en) * | 1993-08-19 | 1997-01-14 | Fujitsu Limited | Method of making a multi-chip module having an improved heat dissipation efficiency |
| EP1732130A3 (en) * | 2005-06-06 | 2008-12-03 | Delphi Technologies, Inc. | Circuit assembly with surface-mount IC package and heat sink |
| US7561436B2 (en) | 2005-06-06 | 2009-07-14 | Delphi Technologies, Inc. | Circuit assembly with surface-mount IC package and heat sink |
| WO2012023236A1 (ja) | 2010-08-20 | 2012-02-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8686545B2 (en) | 2010-08-20 | 2014-04-01 | Panasonic Corporation | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09260550A (ja) | 半導体装置 | |
| US5874783A (en) | Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip | |
| JPS60137042A (ja) | 樹脂封止形半導体装置 | |
| JP2770947B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH09199629A (ja) | 半導体装置 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04168753A (ja) | 半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JP2004335493A (ja) | 半導体装置の実装構造 | |
| CN208111424U (zh) | 芯片封装结构 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPH0786335A (ja) | 半導体の実装構造とこれに用いる樹脂封止型半導体装置 | |
| KR100202676B1 (ko) | 열방출용 버텀 리드 패키지 | |
| JPS61150354A (ja) | 樹脂封止型半導体装置 | |
| JPH06120295A (ja) | 半導体装置 | |
| JPS6139554A (ja) | 樹脂封止型半導体装置 | |
| JPH04219966A (ja) | 半導体素子 | |
| JPS60110145A (ja) | 樹脂封止型半導体装置 | |
| JPH02189959A (ja) | 半導体装置 | |
| JPH04320052A (ja) | 半導体装置 | |
| JP2571814Y2 (ja) | 面実装型半導体装置 | |
| JP2000150763A (ja) | リードフレームおよびリードフレームを用いた半導体装置 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH04317360A (ja) | 樹脂封止型半導体装置 |