JPS6139554A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS6139554A
JPS6139554A JP15875784A JP15875784A JPS6139554A JP S6139554 A JPS6139554 A JP S6139554A JP 15875784 A JP15875784 A JP 15875784A JP 15875784 A JP15875784 A JP 15875784A JP S6139554 A JPS6139554 A JP S6139554A
Authority
JP
Japan
Prior art keywords
resin
main surface
semiconductor device
chip
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15875784A
Other languages
English (en)
Inventor
Hiroshi Matsumoto
博 松本
Takao Emoto
江本　孝朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15875784A priority Critical patent/JPS6139554A/ja
Publication of JPS6139554A publication Critical patent/JPS6139554A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は樹脂封止型半導体装置に係り、発熱を伴カう
半導体装置や電子装置であり、特に複数のパワトランジ
スタを放熱板を備えた樹脂封止型半導体装置の構造に関
する。
［発明の技術的背景とその問題点コ 従来、例えばパワトランジスタのように動作時に発熱の
大きい半導体装置では、第３図に示されるように半導体
素子（１０１）は放熱板（１０２）に接着層（１０３）
を介して直接にマウントされている。しかし、近年アレ
イ化やモジュール化が進み、例えば第４図に示す回路の
ように、３素子または４素子（１０４，１０４・・・）
を１パツケージ（１０５）に収めたパワトランジスタア
レイ等が作られるようじなつ友。この場合、回じ金属放
熱板上に２素子以上のパワトランジスタを取着けること
はトランジスタのコレクタな短絡させてしまうので好ま
しくなく、各コレクタ間で絶縁をとる必要がある。そこ
で第５図に示すように、リードフレームの素子配設ベッ
ド（１０６）にマウントされた半導体素子（１０１）が
、絶縁樹脂層（１０７）を介して銅層が被着されこの銅
層に写真蝕刻形成された回路パターン形状の銅層（１０
８）を有するアルミニウムの放熱基板（１０９）　＜；
、前記素子配設ベッド（１０６）を介してはんだマウン
トされたものがある。また、上記放熱基板にメタライズ
されたセラミック基板を用いたものもある。
なお、（１０５）は注型樹脂（パッケージ）である。
上記構造はいずれも放熱ΔＦ板を用いるため高価につく
欠点がある。そこで、第６図に示すように素子配設ペッ
ド（１１６）と絶縁間隔を保持させて金属放熱板（１１
９）を対向させ、この非対向側主面を露出させて樹脂注
型を施して構成される構造が案出された。これによると
高価な放熱基板を用いないので廉価にできるが、素子配
設ペッドと金属放熱板との対向面間の樹脂注型の際に、
この注型樹脂（１０５）が四方から流れ込むので空気や
ガスを閉じこめ気泡となって残る。
この傾向は索子配設ペッドが広い程、また、絶縁間隔が
狭い程発生しやすく、絶縁耐圧を劣化させる要因となる
ので、これを防止するために絶縁間隔を広く設けると放
熱特性に悪影響を及ばず等の問題があった。
［発明の目的］ この発明は上記従来の問題点を改良し、充填樹脂によっ
て絶縁耐圧および放熱特性の向上がはかれる構造の樹脂
封止型半導体装置を提供する。
［発明の概要］ この発明の樹脂封止部半導体装ｔは半導体素子をマウン
トするチップペッドに絶縁間隔をもって金属の放熱板を
対向配置し、かつ、仁の放熱板と前記チップペッドとの
間に樹脂注型を施して封止されるものにおいて、放熱板
の対向側主面に注型樹脂の流入方向を限定する複数の溝
が設けられていることを特徴とする。
［発明の実施例］ 以下にこの発明を１実施例の樹脂封止型半導体装置につ
き第１図および第２図を参照して詳細に説明する。なお
、従来と変らない部分については図中に同じ符号を付け
て示し、説明を省略する。
図におけるチップペッド（１０６）はエツチング等によ
りパターニングされた０、　５　ｍｓ　＃Ｌの鋼材で形
成され、その上面に半導体素子（１０１）が高融点はん
だ（融点３００〜３５０℃）でマウントされている。
次に、上記チップペッドの半導体素子マウント面と反対
側主面（下面）に所定の絶縁間隔を保って対向配置され
たアルミニウムの放熱板（１）で１例えばその２誼厚板
をプレス打抜き形成し、かつチップペッド（１０６）と
対向する側の主面ｃ図の上面）（１ａ）に一定方向の複
数構（２，２・・・）が刻設されている。この溝の形成
はプレス、コイニング等によって施され、その溝深さは
一例として０．３〜０．０５鴎で良い結果が得られた。
次に、注型樹脂の例えばＭＰ−４０００（商品名、日東
電工社製）の熱伝導性樹脂を用い、放熱板のチップペッ
ドと非対向工面（ｌｂ）を除き樹脂注型な施して半導体
装置の形成が達成される。
［発明の効果］ この発明によれば、まず、放熱板（−銅張りアルミニウ
ム基板やセラミック基板のような絶縁基板を用いないの
で、工程を簡略化できる上に、放熱板の部品コストが低
数で製品のコストダウンにつながる利点がある。
次には、工程が簡略化されることから工程が自動化しや
すく、量産に適する。
さらに、樹脂成形時に気泡の発生を防止できて絶縁耐圧
をＡＣ５ＫＶ以上確保でき、併せて優れた放熱特性を得
ることができるなどの顕著な効果がある０
【図面の簡単な説明】
第１図はこの発明の１実施例にかかり、図（−）はマウ
ントを示す上面図、図（ｂ）は図（−３のＡＡ線に沿う
断面図、図（Ｃ）は放熱板を説明するための一部を示す
斜″ａ図、第２図はパッケージ内の配置を示す回路図、
第３図以降は従来例を示し、第３図は断面図、第４図は
パッケージ内の配置を示す回路図。 １に５図において図＜ａ）はマウントを示す上面図１図
（ｂ）は図（、）のλ人腺に沿う断面図、第６図は別の
従来例を第５図（ｂ）に準じて示す断面図である。 ｌ　　　　　金属放熱板 １ｇ　　　　　　金属放熱板の上面（チップペッドとの
対同面） １ｂ　　　　　　金属放熱板の下面（露出面）２　　　
　　金属放熱板上面の溝 １０１　　　　　半導体素子 １０５　　　　　成型樹脂（パッケージ）　　−１１６
チップペッド 第　　１　　図 第　　２　　図 第３図 第　　４　　図 ｔ０Ｉｆ／鉢

Claims (1)

    【特許請求の範囲】
  1. 　リードフレームのチップペッドにおける半導体チップ
    配設主面と反対側主面に対向し絶縁間隔を保持して配置
    された放熱板と、前記放熱板の非対向面を除きリードフ
    レームのリードと、半導体チップとを一体に樹脂封止し
    た樹脂封止型半導体装置において、放熱板がチップペッ
    ドと対向する側の主面に樹脂封止における樹脂の流入方
    向に沿う溝が設けられていることを特徴とする樹脂封止
    型半導体装置。
JP15875784A 1984-07-31 1984-07-31 樹脂封止型半導体装置 Pending JPS6139554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15875784A JPS6139554A (ja) 1984-07-31 1984-07-31 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15875784A JPS6139554A (ja) 1984-07-31 1984-07-31 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS6139554A true JPS6139554A (ja) 1986-02-25

Family

ID=15678674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15875784A Pending JPS6139554A (ja) 1984-07-31 1984-07-31 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS6139554A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183130A (ja) * 1986-02-06 1987-08-11 Nippon Denso Co Ltd 樹脂封止による半導体装置の製造方法
US6002173A (en) * 1991-12-20 1999-12-14 Sgs-Thomson Microelectronics S.R.L. Semiconductor device package with metal-polymer joint of controlled roughness
KR100859137B1 (ko) * 2006-04-05 2008-09-19 샤프 가부시키가이샤 반도체 발광 장치
WO2016128231A1 (en) * 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Power module

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183130A (ja) * 1986-02-06 1987-08-11 Nippon Denso Co Ltd 樹脂封止による半導体装置の製造方法
US6002173A (en) * 1991-12-20 1999-12-14 Sgs-Thomson Microelectronics S.R.L. Semiconductor device package with metal-polymer joint of controlled roughness
KR100859137B1 (ko) * 2006-04-05 2008-09-19 샤프 가부시키가이샤 반도체 발광 장치
WO2016128231A1 (en) * 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Power module
CN107210273A (zh) * 2015-02-12 2017-09-26 丹佛斯硅动力有限责任公司 功率模块
US10403566B2 (en) 2015-02-12 2019-09-03 Danfoss Silicon Power Gmbh Power module
CN107210273B (zh) * 2015-02-12 2020-03-27 丹佛斯硅动力有限责任公司 功率模块

Similar Documents

Publication Publication Date Title
US3469017A (en) Encapsulated semiconductor device having internal shielding
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
KR102405276B1 (ko) 반도체 패키지 및 이의 제조방법
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPS60137042A (ja) 樹脂封止形半導体装置
JPH06151657A (ja) 半導体装置及びその製造方法
JPS6139554A (ja) 樹脂封止型半導体装置
JPH09199629A (ja) 半導体装置
JPH08213547A (ja) 半導体装置
KR900001984B1 (ko) 수지봉합형 반도체장치
JPH04249353A (ja) 樹脂封止型半導体装置
JPH0773122B2 (ja) 封止型半導体装置
JP2564771B2 (ja) 放熱板付き半導体装置及びその製造方法
JP2795063B2 (ja) 混成集積回路装置
JPH0922970A (ja) 電子部品
JP2819282B2 (ja) 半導体パッケージおよびその製造方法
JPH0563113A (ja) 樹脂封止型半導体装置
JPS61168926A (ja) 樹脂基板
JPS63190363A (ja) パワ−パツケ−ジ
JPH0617249U (ja) 半導体装置
JPS6151427B2 (ja)
KR20120117483A (ko) 전력 반도체 패키지 및 그 제조방법
KR20010057046A (ko) 캐비티를 갖는 패키지 기판
JPS61270850A (ja) 半導体チツプ実装用パツケ−ジ
JP2504262Y2 (ja) 半導体モジュ―ル