JPS6151427B2 - - Google Patents

Info

Publication number
JPS6151427B2
JPS6151427B2 JP15396881A JP15396881A JPS6151427B2 JP S6151427 B2 JPS6151427 B2 JP S6151427B2 JP 15396881 A JP15396881 A JP 15396881A JP 15396881 A JP15396881 A JP 15396881A JP S6151427 B2 JPS6151427 B2 JP S6151427B2
Authority
JP
Japan
Prior art keywords
integrated circuit
multilayer
semiconductor integrated
ceramic substrate
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15396881A
Other languages
English (en)
Other versions
JPS5856445A (ja
Inventor
Mitsuru Nitsuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP15396881A priority Critical patent/JPS5856445A/ja
Publication of JPS5856445A publication Critical patent/JPS5856445A/ja
Publication of JPS6151427B2 publication Critical patent/JPS6151427B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明は、多層セラミツクパツケージの放熱効
果を改善する構造に関する。
従来のこの種の多層セラミツクパツケージは、
１個以上の半導体集積回路チツプ間等を接続する
多層配線層を有する多層セラミツク基板上に、半
導体集積回路チツプを塔載して、集積回路で発生
した熱は、基板を介しその裏面に取付けた放熱器
へ放散させる構造である。
近年、半導体集積回路チツプの高集積化、高速
化に伴ない、チツプ１個当りの発熱量が増大し、
チツプの高密度実装と相まつて、効果の良い放熱
が重要な課題となり、上述の従来構造では熱放散
が不充分である。さらにチツプの高密度実装に伴
なつて、パツケージの入出力端子数が増加し、従
来、多層セラミツク基板の周辺に配置されていた
入出力端子だけでは端子数が不足するため、基板
の裏面にも入出力端子を備える必要が生じてい
る。この結果、従来基板裏面に取付けられていた
放熱器が取付けられなくなるため、ますます十分
な熱放散が得られないことになる。以上のよう
に、従来の多層セラミツクパツケージの構造で
は、熱放散性が不充分であり、高集積化された半
導体集積回路チツプを高密度実装することができ
ないという欠点がある。
本発明の目的は、熱放散効果がよく、発熱量の
大きい半導体集積回路チツプを高密度実装可能な
多層セラミツクパツケージを提供することにあ
る。又本発明の他の目的は、入出力端子を多数設
けることができるパツケージ構造を提供すること
にある。
本発明のパツケージは、半導体集積回路チツプ
を多層配線セラミツク基板に塔載した多層セラミ
ツクパツケージにおいて、前記多層配線セラミツ
ク基板の前記半導体集積回路チツプ塔載部にキヤ
ビテイを形成し、該キヤビテイ内に熱伝導性の絶
縁物粉末を混入した流動性樹脂を充てんし、該充
てんされた樹脂上に放熱器を取付けたことを特徴
とする。
次に、本発明について、図面を参照して詳細に
説明する。
第１図は、本発明の一実施例を示す断面図であ
る。すなわち、多層配線セラミツク基板１の図中
上面に放熱器２を取付け、図中下面に入出力端子
３が立設されている。多層配線セラミツク基板１
は、多層配線層１２を内蔵し、多層配線層１２の
所要個所は入出力端子３、集積回路チツプ４等に
接続される。集積回路チツプ４は、多層配線セラ
ミツク基板１に穿設されたキヤビテイ１１内に収
容される。キヤビテイ１１内の集積回路チツプ４
の周囲には、アルミナ（Ａ2O3）、ボロンナイ
トランド（BN）等の熱伝導率の良好な絶縁物の
粉末がフイーラーとしてシリコン樹脂又はエポキ
シ樹脂等に混入された流動性の樹脂５を流し込ん
で充てんする。樹脂５の図中上面には放熱器２の
下面を密着して取付ける。樹脂５の流動性によつ
て密着させれば容易に良好な密着が得られる。放
熱器２の下面はチツプ４とできるだけ接近するこ
とが望ましい。また、放熱器２は放熱用のフイン
２１を有する。放熱器２は、一体でなく個々に分
割したものであつてもよく、フイン２１の形状は
任意である。
また、入出力端子３は、ピン状であつても良
く、又は単なるリードであつても良い。或はコネ
クタに接続する電極に形成しても良い。またキヤ
ビテイ１１および塔載チツプ４は１個であつても
良い。
本実施例では、半導体集積回路チツプ４の発熱
は、熱伝導の良い樹脂５を介して放熱器２に伝導
され、フイン２１を介して空中へ放散されるか
ら、十分な熱放散特性を得ることができる効果を
有する。また、入出力端子３は、セラミツク基板
１の裏面に設けられているから、多数個設けるこ
とが可能である。従つて、発熱量の大きいチツプ
を高密度で実装することが可能となる。
第２図は、本発明の他の実施例を示す断面図で
ある。第１図と異なる所は、セラミツク基板１に
塔載した半導体集積回路チツプ４の周囲に枠１３
を設けて、枠１３によつて囲まれたキヤビテイ１
１を形成していること、および放熱器２が分割さ
れて各チツプに対応して取付けられていることで
ある。なお入出力端子３が平に形成されていてコ
ネクタに接続することができる。その他は第１図
に示されたものと同様である。この場合は、キヤ
ビテイ１１の形成が容易であり、また、放熱器２
を個々に分割したことによつて、組立て、および
組立て後の不良チツプの交換が容易になる等の利
点がある。放熱効果については前述と同様であ
り、多端子化も同様に可能である。
以上のように、本発明においては、多層セラミ
ツク基板にキヤビテイを設けて、該キヤビテイ内
に半導体集積回路チツプを収容して、その周囲に
熱伝導性のよい樹脂を充満させ、該樹脂を介して
放熱器に熱を伝えるように構成したから放熱効果
が大である。また、入出力端子は、基板裏面に形
成できるから多数の入出力端子を設けることが可
能である。発熱量の多いチツプを高密度に実装す
ることが可能となる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す断面図、第２
図は本発明の他の実施例を示す断面図である。 図はおいて、１……多層配線セラミツク基板、
２……放熱器、３……入出力端子、４……半導体
集積回路チツプ、５……熱伝導性の良い樹脂、１
１……キヤビテイ、１２……多層配線層、１３…
…枠、２１……フイン。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体集積回路チツプを多層配線セラミツク
    基板に塔載した多層セラミツクパツケージにおい
    て、前記多層配線セラミツク基板の前記半導体集
    積回路チツプ塔載部にキヤビテイを形成し、該キ
    ヤビテイ内に熱伝導性の絶縁物粉末を混入した流
    動性樹脂を充てんし、該充てんされた樹脂上に放
    熱器を取付けたことを特徴とする多層セラミツク
    パツケージ。 ２ 特許請求の範囲第１項記載の多層セラミツク
    パツケージにおいて、前記キヤビテイは、前記多
    層配線セラミツク基板の前記半導体集積回路チツ
    プ塔載部の周囲に設けた枠によつて形成されたこ
    とを特徴とするもの。 ３ 特許請求の範囲第１項又は第２項記載の多層
    セラミツクパツケージにおいて、前記多層配線セ
    ラミツク基板は、複数のキヤビテイを有し複数の
    半導体集積回路を塔載することを特徴とするも
    の。 ４ 特許請求の範囲第３項記載の多層セラミツク
    パツケージにおいて、前記多層配線セラミツク基
    板の裏面に多数の入出力端子を設けたことを特徴
    とするもの。
JP15396881A 1981-09-30 1981-09-30 多層セラミツクパツケ−ジ Granted JPS5856445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15396881A JPS5856445A (ja) 1981-09-30 1981-09-30 多層セラミツクパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15396881A JPS5856445A (ja) 1981-09-30 1981-09-30 多層セラミツクパツケ−ジ

Publications (2)

Publication Number Publication Date
JPS5856445A JPS5856445A (ja) 1983-04-04
JPS6151427B2 true JPS6151427B2 (ja) 1986-11-08

Family

ID=15574001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15396881A Granted JPS5856445A (ja) 1981-09-30 1981-09-30 多層セラミツクパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS5856445A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658939B2 (ja) * 1984-07-20 1994-08-03 株式会社日立製作所 半導体装置
FR2570383B1 (fr) * 1984-09-20 1988-03-18 Nec Corp Composition stable conductrice de la chaleur et bloc de dispositif semi-conducteur dans lequel cette composition est utilisee
GB8509439D0 (en) * 1985-04-12 1985-05-15 Artus R G C Heat sink
US5184211A (en) * 1988-03-01 1993-02-02 Digital Equipment Corporation Apparatus for packaging and cooling integrated circuit chips
US5285559A (en) * 1992-09-10 1994-02-15 Sundstrand Corporation Method and apparatus for isolating electronic boards from shock and thermal environments

Also Published As

Publication number Publication date
JPS5856445A (ja) 1983-04-04

Similar Documents

Publication Publication Date Title
US5471366A (en) Multi-chip module having an improved heat dissipation efficiency
US5710459A (en) Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability
KR900003828B1 (ko) 반도체장치 및 그의 제조방법
US5646828A (en) Thin packaging of multi-chip modules with enhanced thermal/power management
US5525548A (en) Process of fixing a heat sink to a semiconductor chip and package cap
EP1524690B1 (en) Semiconductor package with heat spreader
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
JPS6151427B2 (ja)
JP2812014B2 (ja) 半導体装置
JPS6250981B2 (ja)
JP2795063B2 (ja) 混成集積回路装置
JPH06204355A (ja) 半導体装置用パッケージ及び半導体装置
JP2016219535A (ja) 電子回路装置
JP2612455B2 (ja) 半導体素子搭載用基板
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JPH07235633A (ja) マルチチップモジュール
KR20180117846A (ko) 주형을 이용한 일체형 히트싱크 제조방법
JPH0878616A (ja) マルチチップ・モジュール
JP3447504B2 (ja) 半導体素子用パッケージ
JPS6219072B2 (ja)
JP3015199U (ja) 放熱体および半導体パッケージ
JP2814006B2 (ja) 電子部品搭載用基板
JP2830375B2 (ja) 半導体素子の実装方法
JP2504262Y2 (ja) 半導体モジュ―ル