JP2830375B2 - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法

Info

Publication number
JP2830375B2
JP2830375B2 JP2131763A JP13176390A JP2830375B2 JP 2830375 B2 JP2830375 B2 JP 2830375B2 JP 2131763 A JP2131763 A JP 2131763A JP 13176390 A JP13176390 A JP 13176390A JP 2830375 B2 JP2830375 B2 JP 2830375B2
Authority
JP
Japan
Prior art keywords
chip
substrate
resin
particles
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2131763A
Other languages
English (en)
Other versions
JPH0426135A (ja
Inventor
隆彦 岩城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2131763A priority Critical patent/JP2830375B2/ja
Publication of JPH0426135A publication Critical patent/JPH0426135A/ja
Application granted granted Critical
Publication of JP2830375B2 publication Critical patent/JP2830375B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はコンピューター等の電子機器に、使用する半
導体素子を基板にアセンブリーする実装技術に関するも
のである。
従来の技術 近年、半導体製造技術の進展に伴い、LSIの高集積化
が進み、電子機器の小型・軽量化は一段と進んでいる。
これらの軽薄短小化に伴い半導体素子もパッケージ品か
らフィルムキャリアによる半導体チップ実装が用いられ
るようになり、さらには実装密度を上げるためチップを
直に実装するようにもなった。
半導体素子を直に実装する時、チップを上に向けて基
板に固定し金線でチップと基板を結んで後チップを樹脂
でモールドする方法とチップ上のパッドに半田等でバン
プを形成しチップを下に向けて基板に実装しその後樹脂
でモールドする方法がある。前者の方法では実装密度が
上げられないなどの理由により後者の方法に変わりつつ
ある。
発明が解決しようとする課題 第５図は半導体チップ11を下に向けて基板16に実装し
た例を示すものである。この場合チップより発生する熱
はチップ背面より逃がすほかなく放熱器を取り付けるな
どの放熱の処理で実装密度が上がらないし、モールドす
る樹脂14にもストレスがかかるなどの問題がある。また
第６図のように基板16との間を樹脂14で充填した場合は
樹脂14の熱伝導性が悪いこととチップ11と樹脂14の熱膨
張率の違いによりチップ11にストレスがかかりチップ表
面の素子破壊を起こす。以上のことにより従来の方法で
は熱放散に問題がある。
課題を解決するための手段 本発明は半導体チップを下に向けて基板に実装すると
きにチップと基板との隙間に熱伝導性のよい粒子を充填
し周囲を樹脂モールドするものである。
作用 本発明によればチップと基板との隙間に熱伝導性のよ
い粒子を充填することでチップの熱放散を基板側にも行
い放熱の効率を高くすることができる。また粒子は比較
的固定されていないのでチップ表面への影響は小さい。
それによって素子への物理的なストレスは小さくなる。
実施例 以下、本発明の実施例について図面を用いて説明す
る。
第１図はチップ１を基板表面の導体２と接続した時の
断面図である。本実施例では導体２を銅、チップ１のバ
ンプ３を半田メッキ法で形成しているとして進めるが、
導体２は銅以外でもよく、またバンプ３においてもメッ
キによる金バンプなどでもよい。本実施例では次に第２
図のように一つの辺を残して３辺に樹脂４をコーティン
グする。この時はチップ１の周囲だけ樹脂４がコーティ
ングされるようにし、隙間に進入しないようにする。次
に第３図のように基板６を少し傾け、先ほど樹脂４をコ
ーティングしなかった一辺より粒子５を隙間に充填して
いく。この粒子５は熱伝導性のよいシリコンカーバイド
や窒化ホウ素、酸化アルミや窒化アルミの微小粒子を用
いている。基板６とチップ１の隙間が10〜30μｍで、バ
ンプ３どうしの距離が30〜100μｍなので微小粒子の大
きさは２〜６μｍがよい。次に第４図のようにチップ１
の残った一辺を樹脂コーティングして粒子５を封入し、
チップの樹脂モールドを終える。
発明の効果 以上のようにチップと基板との隙間に熱伝導性の高い
粒子を充填することで、チップから熱を基板側に逃がす
ことでチップ背面に放熱器を取り付けるなどの処置を行
わなくてもよいようになり、より高密度な実装を行うこ
とができ、放熱器が必要でなくなるのでコストをさげら
れる。また粒子とチップは接触しているだけなのでチッ
プ表面の素子への熱ストレスは小さいので従来どうり素
子の信頼性は確保される。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体素子の実装方法
を用いた各工程におけるプリント基板の側面図、第２図
は同上面図、第３図および第４図は同側面図、第５図お
よび第６図は従来の実装方法におけるプリント基板の側
面図である。 １……半導体チップ、２……基板導体、３……チップの
バンプ、４……コーティング樹脂、５……粒子、６……
基板、７……放熱器。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】チップと基板との間で形成される空間の周
    囲三辺を樹脂でコーティングした後、開口されている一
    辺より前記空間に熱伝導性のよい材質の粒子のみを充填
    した後、前記開口を前記樹脂でコーティングすることを
    特徴とする半導体素子の実装方法。
JP2131763A 1990-05-22 1990-05-22 半導体素子の実装方法 Expired - Fee Related JP2830375B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2131763A JP2830375B2 (ja) 1990-05-22 1990-05-22 半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2131763A JP2830375B2 (ja) 1990-05-22 1990-05-22 半導体素子の実装方法

Publications (2)

Publication Number Publication Date
JPH0426135A JPH0426135A (ja) 1992-01-29
JP2830375B2 true JP2830375B2 (ja) 1998-12-02

Family

ID=15065602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2131763A Expired - Fee Related JP2830375B2 (ja) 1990-05-22 1990-05-22 半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JP2830375B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766982A (en) 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die

Also Published As

Publication number Publication date
JPH0426135A (ja) 1992-01-29

Similar Documents

Publication Publication Date Title
US5592735A (en) Method of making a multi-chip module having an improved heat dissipation efficiency
US5387815A (en) Semiconductor chip module
US5285352A (en) Pad array semiconductor device with thermal conductor and process for making the same
EP0734065B1 (en) Chip sized semiconductor device and multi-chip-sized semiconductor device
US7071030B2 (en) Method of making a flexible substrate with a filler material
EP0729180B1 (en) Packaging multi-chip modules without wirebond interconnection
JP3454888B2 (ja) 電子部品ユニット及びその製造方法
EP0729183A2 (en) Thin packaging of multi-chip modules with enhanced thermal/power management
US20050202590A1 (en) Wafer level semiconductor package with build-up layer and method for fabricating the same
US8304922B2 (en) Semiconductor package system with thermal die bonding
US20060113663A1 (en) Heat stud for stacked chip package
JPH05206338A (ja) ヒートシンクを備えた半導体装置アセンブリ
JPH09153565A (ja) ヒートシンク付きボールグリッドアレーパッケージ
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
JPH06224334A (ja) マルチチップモジュール
US20050139994A1 (en) Semiconductor package
JP2830375B2 (ja) 半導体素子の実装方法
JP3058266B2 (ja) 半導体集積回路装置及びその半導体ベアチップ実装方法
AU661846B2 (en) Semiconductor chip module and method for manufacturing the same
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPH07112029B2 (ja) 電子部品冷却装置
JPS6151427B2 (ja)
JPS5923531A (ja) 半導体装置
JPH05315470A (ja) マルチチップモジュール
JPS6184043A (ja) プラグインパツケ−ジ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees