JPS61150354A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS61150354A JPS61150354A JP59271839A JP27183984A JPS61150354A JP S61150354 A JPS61150354 A JP S61150354A JP 59271839 A JP59271839 A JP 59271839A JP 27183984 A JP27183984 A JP 27183984A JP S61150354 A JPS61150354 A JP S61150354A
- Authority
- JP
- Japan
- Prior art keywords
- support plate
- thickness
- layer
- mold layer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、樹脂封止型半導体装置に関する。
従来、電力用アイソレーション素子或はアレイ型複合素
子等に適用される樹脂封止型半導体装置として、例えば
第４図（Ａ）（Ｂ）に示す構造のものが使用されている
。図中１は、半導体素子２ＱＰｂ−８ｎ系の半田層を介
して固着したフレームである。フレーム１は、外部リー
ドとなる部分を外部に導出するようにして、コ０ム状或
はダル状の樹脂からなるモールド層３によって封止され
ている。モールド層３内には、半導体素子２と♂ンディ
ング線４を介して接続される外部リード５の一端部が埋
設されている。モールド層３は、半導体素子２及びゲン
ディング線４を機械的ストレスや化学的汚染から保護す
るものである。モールド層３内のフレーム１の直下には
金属製の放熱板６が放熱面を外部に露出するようにして
、モールド層３の底部に埋設されている。モールド層３
にはフレーム１及び放熱板６を貫挿するようにしてビス
１が取付けられている。モールド層３の形成は、金型を
用いて通常トランスファーモールド法にて行われている
。
子等に適用される樹脂封止型半導体装置として、例えば
第４図（Ａ）（Ｂ）に示す構造のものが使用されている
。図中１は、半導体素子２ＱＰｂ−８ｎ系の半田層を介
して固着したフレームである。フレーム１は、外部リー
ドとなる部分を外部に導出するようにして、コ０ム状或
はダル状の樹脂からなるモールド層３によって封止され
ている。モールド層３内には、半導体素子２と♂ンディ
ング線４を介して接続される外部リード５の一端部が埋
設されている。モールド層３は、半導体素子２及びゲン
ディング線４を機械的ストレスや化学的汚染から保護す
るものである。モールド層３内のフレーム１の直下には
金属製の放熱板６が放熱面を外部に露出するようにして
、モールド層３の底部に埋設されている。モールド層３
にはフレーム１及び放熱板６を貫挿するようにしてビス
１が取付けられている。モールド層３の形成は、金型を
用いて通常トランスファーモールド法にて行われている
。
モールド層３には、フレーム１と放熱板６間の絶縁性を
保つと共に、半導体素子２で発生した熱を速やかに放熱
板６に伝達する役目がある。
保つと共に、半導体素子２で発生した熱を速やかに放熱
板６に伝達する役目がある。
しかし、モールド層３を形成する樹脂の熱伝導率（λ）
は、通常λ＝４０〜６０ Ｘ １０−’ （！ａｌ／ａ
ｎ、 ８ 、Ｃであシ、銅の場合のλ＝ ０．９４ ｃ
ａｌ４． ａ 、Ｃ１鉄）場合のλ＝ ０．１８ ｃａ
ｌへ、６０℃、アルミニウムの場合のλ” Ｏ−２７ｃ
ａｌ／ｃｒＲ，Ｂ 、 Ｃに比べて約２桁も小さい値で
ある。このためモールド層３の熱伝達特性を改善するに
は、フレーム１と放熱板６間のモールド層３の厚さくｔ
ｅ）を小さくする必要がある。しかし、この部分の厚さ
くｔｃ）を小さくすると、モールド層３を金型内で形成
する際に樹脂の流れ抵抗が大きくなる問題がある。通常
、フレーム１上のモールド層３の厚さくｔｕ）は、２〜
３鵡であり、フレーム１と放熱板６間の厚さくｔｃ）は
、０．５〜０．６０である。つまり、前者（ｔｕ）は、
後者（ｔｃ）の４〜５倍の厚さに設定されている。従っ
て、金型内での樹脂の流れは、フレーム１の上部側で速
く、下部側で遅くなる。
は、通常λ＝４０〜６０ Ｘ １０−’ （！ａｌ／ａ
ｎ、 ８ 、Ｃであシ、銅の場合のλ＝ ０．９４ ｃ
ａｌ４． ａ 、Ｃ１鉄）場合のλ＝ ０．１８ ｃａ
ｌへ、６０℃、アルミニウムの場合のλ” Ｏ−２７ｃ
ａｌ／ｃｒＲ，Ｂ 、 Ｃに比べて約２桁も小さい値で
ある。このためモールド層３の熱伝達特性を改善するに
は、フレーム１と放熱板６間のモールド層３の厚さくｔ
ｅ）を小さくする必要がある。しかし、この部分の厚さ
くｔｃ）を小さくすると、モールド層３を金型内で形成
する際に樹脂の流れ抵抗が大きくなる問題がある。通常
、フレーム１上のモールド層３の厚さくｔｕ）は、２〜
３鵡であり、フレーム１と放熱板６間の厚さくｔｃ）は
、０．５〜０．６０である。つまり、前者（ｔｕ）は、
後者（ｔｃ）の４〜５倍の厚さに設定されている。従っ
て、金型内での樹脂の流れは、フレーム１の上部側で速
く、下部側で遅くなる。
このため、フレーム１上のモールド層３の上部を形成す
る部分に樹脂が完全に充填されても、フレーム１の下部
を形成する部分では、必要量の２０〜２５襲程度しか樹
脂が充填されない事態が発生する。その後、モールド層
３を形成する全域から、モールド層３の下部形成部分に
向って樹脂が流入することになる。その結果、モールド
層３の下部形成部分に空気が逃げ遅れた状態で残存し、
巣の発生原因となシ問題があった。なお、第４図（Ｂ）
は、半導体素子２を装着したフレーム１が複数個連続し
て設けられているものの一部分を示している。
る部分に樹脂が完全に充填されても、フレーム１の下部
を形成する部分では、必要量の２０〜２５襲程度しか樹
脂が充填されない事態が発生する。その後、モールド層
３を形成する全域から、モールド層３の下部形成部分に
向って樹脂が流入することになる。その結果、モールド
層３の下部形成部分に空気が逃げ遅れた状態で残存し、
巣の発生原因となシ問題があった。なお、第４図（Ｂ）
は、半導体素子２を装着したフレーム１が複数個連続し
て設けられているものの一部分を示している。
上述のような問題を解消するために、第５図に示すよう
な構造の樹脂封止型半導体装置が開発されている。この
装置では、樹脂の流入側に６ｆｔ、、るモールド／１Ｉ
１３の肉厚を、フレーム１の上下両側で共に薄くして樹
脂の流入圧力がほぼ均一になるよう工夫されている。そ
の結果、モールド層３内の巣の発生を防止して、絶縁耐
圧不良もほとんど回避できるようになった。しかしなが
ら、この場合にはモールド層３に段部９ができるため、
多素子を内蔵するアレイ型素子の場合には、ボンデング
＃４がモールド層３からはみ出してしまう問題がある。
な構造の樹脂封止型半導体装置が開発されている。この
装置では、樹脂の流入側に６ｆｔ、、るモールド／１Ｉ
１３の肉厚を、フレーム１の上下両側で共に薄くして樹
脂の流入圧力がほぼ均一になるよう工夫されている。そ
の結果、モールド層３内の巣の発生を防止して、絶縁耐
圧不良もほとんど回避できるようになった。しかしなが
ら、この場合にはモールド層３に段部９ができるため、
多素子を内蔵するアレイ型素子の場合には、ボンデング
＃４がモールド層３からはみ出してしまう問題がある。
また、モールド層３の一部分が薄肉になるため機械的強
度が低下する。その結果、モールド層３の肉厚は、全体
的にある程度の厚さを保持しなければならない問題があ
った。
度が低下する。その結果、モールド層３の肉厚は、全体
的にある程度の厚さを保持しなければならない問題があ
った。
本発明はモールド層の厚さを所定の厚さに保ってしかも
巣の発生を阻止した樹脂封止型半導体装置を提供するこ
とをその目的とするものである。
巣の発生を阻止した樹脂封止型半導体装置を提供するこ
とをその目的とするものである。
本発明は、半導体素子を固着した導電性支持板の裏面側
に表面側よりも薄肉のモールド層を設けて、モールド層
全体の厚さを十分に厚肉に保ち、しかも巣の発生ｔ−阻
止した樹脂封止型半導体装置である。
に表面側よりも薄肉のモールド層を設けて、モールド層
全体の厚さを十分に厚肉に保ち、しかも巣の発生ｔ−阻
止した樹脂封止型半導体装置である。
以下、本発明の実施例について図面を参照して説明する
。第１図は、本発明の一実施例の概略構成を示す説明図
、ＷＪ２図（４）は、同実施例の平面図、同図中）は、
同実施例を横から見た状態を示す説明図である。図中２
０は、複数個の半導体素子２１を所定の配置で固着した
フレームとなる導電性支持板である。導電性支持板２０
は、放熱特性に優れた銅或は銅合金で形成されている。
。第１図は、本発明の一実施例の概略構成を示す説明図
、ＷＪ２図（４）は、同実施例の平面図、同図中）は、
同実施例を横から見た状態を示す説明図である。図中２
０は、複数個の半導体素子２１を所定の配置で固着した
フレームとなる導電性支持板である。導電性支持板２０
は、放熱特性に優れた銅或は銅合金で形成されている。
導電性支持板２０の表面には、半田付性やワイヤゲンデ
ィング性を向上させるために二、ケルメッキ層或は銀メ
、Φ層を形成するのが望ましい。導電性支持板２０の所
定位置には半田層を介して例えば４個の半導体素子２１
が固着されている。導電性支持板２０及び半導体素子２
１は、導電性支持板２０の外部リードとなる導電性細片
２２の部分を外部に導出してゴム状或はグル状の樹脂か
らなるモールド層２３によって一体に封止されている。
ィング性を向上させるために二、ケルメッキ層或は銀メ
、Φ層を形成するのが望ましい。導電性支持板２０の所
定位置には半田層を介して例えば４個の半導体素子２１
が固着されている。導電性支持板２０及び半導体素子２
１は、導電性支持板２０の外部リードとなる導電性細片
２２の部分を外部に導出してゴム状或はグル状の樹脂か
らなるモールド層２３によって一体に封止されている。
半導体素子２１と導電性細片２２間、或は半導体素子２
１と導電性支持板２０間には、ボンディング線となる導
電性細線２４が架設されている。モールド層２３は、半
導体素子２１を装着した導電性支持板２Ｑの上部を覆う
第１モールド層２３ａと、導電性支持板２０の裏面側を
覆う第２モールド層２３ｂで構成されている。第２モー
ルド層２３ｂの底部には、放熱面を外部に露出するよう
にして放熱板２５が埋設されている。放熱板２５の肉厚
は半導体素子２ノの下方に対応する部分では大きく、モ
ールド層２３に形成されたビス貫入孔２６と連通ずる領
域部分では小さく設定されている。つまり、モールド層
２３の放熱板２５を含んだ全体の肉厚は、十分に厚く設
定されている。放熱板２３が薄肉になった領域、即ちモ
ールド層２３の厚肉の領域は、モールド層２３を金型で
形成する際に樹脂の流入する側に設定されている。放熱
板２５の薄肉の領域は、放熱板２５の端部から、ビス買
入孔２６を含んでこれよりも大きく設定する必要がある
。
１と導電性支持板２０間には、ボンディング線となる導
電性細線２４が架設されている。モールド層２３は、半
導体素子２１を装着した導電性支持板２Ｑの上部を覆う
第１モールド層２３ａと、導電性支持板２０の裏面側を
覆う第２モールド層２３ｂで構成されている。第２モー
ルド層２３ｂの底部には、放熱面を外部に露出するよう
にして放熱板２５が埋設されている。放熱板２５の肉厚
は半導体素子２ノの下方に対応する部分では大きく、モ
ールド層２３に形成されたビス貫入孔２６と連通ずる領
域部分では小さく設定されている。つまり、モールド層
２３の放熱板２５を含んだ全体の肉厚は、十分に厚く設
定されている。放熱板２３が薄肉になった領域、即ちモ
ールド層２３の厚肉の領域は、モールド層２３を金型で
形成する際に樹脂の流入する側に設定されている。放熱
板２５の薄肉の領域は、放熱板２５の端部から、ビス買
入孔２６を含んでこれよりも大きく設定する必要がある
。
また、この放熱板２５の薄肉領域と導電性支持板２０の
下面間の第２モールド層２３ｂの肉厚ｔ１と、その上方
の導電性支持板２０上の第１モールド層２３ａの肉厚ｔ
２は等しくなるように設定する。その流入は、モールド
層２３の形成時に、導電性支持板２０の上部側と下部側
での樹脂の流入量を等しくするためである。
下面間の第２モールド層２３ｂの肉厚ｔ１と、その上方
の導電性支持板２０上の第１モールド層２３ａの肉厚ｔ
２は等しくなるように設定する。その流入は、モールド
層２３の形成時に、導電性支持板２０の上部側と下部側
での樹脂の流入量を等しくするためである。
このように構成された樹脂封止型半導体装置３０によれ
ば、モールド層２３の肉厚が金型で形成する際の樹脂の
流入側で大きり、シかも導電性支持板２０の上部側を下
部側で等しく設定されているので、導電性支持板２０の
上下両側での樹脂の流入量を等しくシ、巣の発生を防止
することができる。また、導電性支持板２０の半導体素
子２１ｔ−固着した領域の下方では、放熱板２５の肉厚
が大きくな゛りている。つま〕、この領域の第２モール
ド層１３ｂの肉厚が十分に薄くなっているので、熱の伝
達を速やかに行い、放熱特性を向上させることができる
。しかも、モールド層２３の全体の肉厚は、十分に厚く
、かつほぼ均一に設定されているので、機械的強度を向
上させることができる。
ば、モールド層２３の肉厚が金型で形成する際の樹脂の
流入側で大きり、シかも導電性支持板２０の上部側を下
部側で等しく設定されているので、導電性支持板２０の
上下両側での樹脂の流入量を等しくシ、巣の発生を防止
することができる。また、導電性支持板２０の半導体素
子２１ｔ−固着した領域の下方では、放熱板２５の肉厚
が大きくな゛りている。つま〕、この領域の第２モール
ド層１３ｂの肉厚が十分に薄くなっているので、熱の伝
達を速やかに行い、放熱特性を向上させることができる
。しかも、モールド層２３の全体の肉厚は、十分に厚く
、かつほぼ均一に設定されているので、機械的強度を向
上させることができる。
なお、実施例では放熱板２５の肉厚を局部的に大キくシ
て第２モールド層２３ｂの薄肉領域を形成するものにつ
いて説明したが、この他にも第２図に示す如く、半導体
素子２１を装着した導電性支持板２０の下面側の領域を
放熱体２５側に向って局部的に大きくして、第２モール
ド層２３ｂの肉厚を薄くするようにしても良い。
て第２モールド層２３ｂの薄肉領域を形成するものにつ
いて説明したが、この他にも第２図に示す如く、半導体
素子２１を装着した導電性支持板２０の下面側の領域を
放熱体２５側に向って局部的に大きくして、第２モール
ド層２３ｂの肉厚を薄くするようにしても良い。
以上説明した如く、本発明に係る樹脂封止型半導体装置
によれば、モールド層全体の厚さを十分に厚肉に保ち、
しかも巣の発生を阻止することができるものである。
によれば、モールド層全体の厚さを十分に厚肉に保ち、
しかも巣の発生を阻止することができるものである。
【図面の簡単な説明】
第１図は、本発明の一実施例の概略構成を示す説明図、
第２図（６）は、同実施例の樹脂封止型半導体装置の平
面図、第２図（Ｂ）は、同樹脂封止型半導体装置をｆｌ
ｌｌｉｌから見え説明図、第３図は、本発明の他の実施
例の概略構成を示す説明図、第４図（４）は、従来の樹
脂封止型半導体装置の概略構成を示す説明図、第４図（
Ｂ）は、同従来の樹脂封止型半導体装置の平面図、第５
図は、従来の他の樹脂封止型半導体装置の概略構成を示
す説明図である。 ２０・・・導電性支持板、２１・・・半導体素子、２２
・・・導電性細片、２３・・・モールド層、２４・・・
導電性細線、２５・・・放熱板、２６・・・ビス貫入孔
、３０・・・樹脂封止型半導体装置。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 ｚ 第３図 第４図 第５図
第２図（６）は、同実施例の樹脂封止型半導体装置の平
面図、第２図（Ｂ）は、同樹脂封止型半導体装置をｆｌ
ｌｌｉｌから見え説明図、第３図は、本発明の他の実施
例の概略構成を示す説明図、第４図（４）は、従来の樹
脂封止型半導体装置の概略構成を示す説明図、第４図（
Ｂ）は、同従来の樹脂封止型半導体装置の平面図、第５
図は、従来の他の樹脂封止型半導体装置の概略構成を示
す説明図である。 ２０・・・導電性支持板、２１・・・半導体素子、２２
・・・導電性細片、２３・・・モールド層、２４・・・
導電性細線、２５・・・放熱板、２６・・・ビス貫入孔
、３０・・・樹脂封止型半導体装置。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 ｚ 第３図 第４図 第５図
Claims (1)
- 少くとも１つの能動もしくは受動領域をもつ半導体素子
と、この半導体素子に形成する電極と、前記半導体素子
を固着しより長大な導電性支持板と、この支持板とほぼ
同一平面に配置する導電性細片と、この導電性細片と前
記電極を電気的に結ぶ導電性細線と、前記半導体素子、
導電性細片及び導電性細線を有する前記導電性支持板の
一面側を被覆する第１のモールド層と、前記半導体素子
より離れた前記導電性支持板の他面側を被覆し前記第１
のモールド層厚より小さい厚さをもつ第２のモールド層
とを具備することを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59271839A JPS61150354A (ja) | 1984-12-25 | 1984-12-25 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59271839A JPS61150354A (ja) | 1984-12-25 | 1984-12-25 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61150354A true JPS61150354A (ja) | 1986-07-09 |
| JPH0329307B2 JPH0329307B2 (ja) | 1991-04-23 |
Family
ID=17505581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59271839A Granted JPS61150354A (ja) | 1984-12-25 | 1984-12-25 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61150354A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5252944A (en) * | 1991-09-12 | 1993-10-12 | Caddock Electronics, Inc. | Film-type electrical resistor combination |
| US5287144A (en) * | 1989-07-05 | 1994-02-15 | Canon Kabushiki Kaisha | Image forming apparatus having transfer charger which is controlled according to ambient conditions |
| US5291178A (en) * | 1991-04-10 | 1994-03-01 | Caddock Electronics, Inc. | Film-type resistor assembly with full encapsulation except at the bottom surface |
| EP2057679A2 (en) * | 2006-08-10 | 2009-05-13 | Vishay General Semiconductor LLC | Semiconductor device having improved heat dissipation capabilities |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59152654A (ja) * | 1983-02-21 | 1984-08-31 | Nec Corp | 絶縁形半導体装置 |
-
1984
- 1984-12-25 JP JP59271839A patent/JPS61150354A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59152654A (ja) * | 1983-02-21 | 1984-08-31 | Nec Corp | 絶縁形半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5287144A (en) * | 1989-07-05 | 1994-02-15 | Canon Kabushiki Kaisha | Image forming apparatus having transfer charger which is controlled according to ambient conditions |
| US5291178A (en) * | 1991-04-10 | 1994-03-01 | Caddock Electronics, Inc. | Film-type resistor assembly with full encapsulation except at the bottom surface |
| US5252944A (en) * | 1991-09-12 | 1993-10-12 | Caddock Electronics, Inc. | Film-type electrical resistor combination |
| EP2057679A2 (en) * | 2006-08-10 | 2009-05-13 | Vishay General Semiconductor LLC | Semiconductor device having improved heat dissipation capabilities |
| EP2057679A4 (en) * | 2006-08-10 | 2012-08-01 | Vishay Gen Semiconductor Llc | SEMICONDUCTOR DEVICE HAVING ENHANCED THERMAL DISSIPATION CAPABILITIES |
| US8269338B2 (en) | 2006-08-10 | 2012-09-18 | Vishay General Semiconductor Llc | Semiconductor device having improved heat dissipation capabilities |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329307B2 (ja) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479326B1 (en) | Heat sink for microchip application | |
| US4620215A (en) | Integrated circuit packaging systems with double surface heat dissipation | |
| US5751552A (en) | Semiconductor device balancing thermal expansion coefficient mismatch | |
| JP2509607B2 (ja) | 樹脂封止型半導体装置 | |
| US7061080B2 (en) | Power module package having improved heat dissipating capability | |
| US5703398A (en) | Semiconductor integrated circuit device and method of producing the semiconductor integrated circuit device | |
| JPS6139555A (ja) | 放熱板付樹脂封止形半導体装置 | |
| US7221055B2 (en) | System and method for die attach using a backside heat spreader | |
| JPH0732215B2 (ja) | 半導体装置 | |
| EP0069390B1 (en) | Lead frame for plastic encapsulated semiconductor device | |
| JPS61150354A (ja) | 樹脂封止型半導体装置 | |
| JPS60137042A (ja) | 樹脂封止形半導体装置 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| CN106796896A (zh) | 半导体装置 | |
| JPS62229961A (ja) | 樹脂封止型半導体装置 | |
| JP3040235B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
| JPH04168753A (ja) | 半導体装置 | |
| JP3010924B2 (ja) | 半導体装置 | |
| JPH0758746B2 (ja) | 樹脂封止型半導体装置 | |
| JP2508567B2 (ja) | 半導体装置の製造方法 | |
| JPH0363822B2 (ja) | ||
| JPH04262562A (ja) | 半導体装置 | |
| JP2890841B2 (ja) | 樹脂封止型半導体装置 | |
| CN108010890A (zh) | 芯片封装结构和方法 | |
| KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |