JP3010924B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3010924B2 JP3010924B2 JP4236362A JP23636292A JP3010924B2 JP 3010924 B2 JP3010924 B2 JP 3010924B2 JP 4236362 A JP4236362 A JP 4236362A JP 23636292 A JP23636292 A JP 23636292A JP 3010924 B2 JP3010924 B2 JP 3010924B2
- Authority
- JP
- Japan
- Prior art keywords
- support plates
- semiconductor chips
- conductive
- conductor
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
【０００１】
【産業上の利用分野】本発明は、放熱板を伴なったトラ
ンジスタ、集積回路装置等の半導体装置に関する。
ンジスタ、集積回路装置等の半導体装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】半導体
チップ等が固着されたリードフレームに対して絶縁層を
介してヒートシンク（放熱板）を一体化した構成の半導
体装置がある。ところで、この種の半導体装置におい
て、高機能化及び小型化等の要求から、複数の半導体チ
ップをこれ等の支持板と共に共通の樹脂封止体の中に配
置することがある。この様な構成において、複数の半導
体チップの相互間の電気的接続はリード細線をワイヤボ
ンディングすることで行えるが、チップ数が増加する
と、リード細線のみで行うことが困難になる。このため
従来の半導体装置では、ヒートシンクの上に絶縁層を介
して設けられた導体層を配線導体として使用した。しか
し、ワイヤボンディングを確実に行うためには、導体層
が安価な銅箔層のみで不十分であり、この銅箔層の上に
アルミニウム等の別の金属層を形成して多層構造にする
必要があった。この結果、半導体装置の低コストが阻害
された。また、半導体チップの相互間接続のための導体
層を広い面積に設けると、この導体層の下の絶縁層にピ
ンホール等の不良箇所が存在する確率が高くなり、半導
体装置の製造歩留りの低下又は信頼性の低下を招く。な
お、ヒートシンク上の絶縁層を厚くすれば上述の問題は
解決されるが、この代りに放熱性の低下を招く。
チップ等が固着されたリードフレームに対して絶縁層を
介してヒートシンク（放熱板）を一体化した構成の半導
体装置がある。ところで、この種の半導体装置におい
て、高機能化及び小型化等の要求から、複数の半導体チ
ップをこれ等の支持板と共に共通の樹脂封止体の中に配
置することがある。この様な構成において、複数の半導
体チップの相互間の電気的接続はリード細線をワイヤボ
ンディングすることで行えるが、チップ数が増加する
と、リード細線のみで行うことが困難になる。このため
従来の半導体装置では、ヒートシンクの上に絶縁層を介
して設けられた導体層を配線導体として使用した。しか
し、ワイヤボンディングを確実に行うためには、導体層
が安価な銅箔層のみで不十分であり、この銅箔層の上に
アルミニウム等の別の金属層を形成して多層構造にする
必要があった。この結果、半導体装置の低コストが阻害
された。また、半導体チップの相互間接続のための導体
層を広い面積に設けると、この導体層の下の絶縁層にピ
ンホール等の不良箇所が存在する確率が高くなり、半導
体装置の製造歩留りの低下又は信頼性の低下を招く。な
お、ヒートシンク上の絶縁層を厚くすれば上述の問題は
解決されるが、この代りに放熱性の低下を招く。
【０００３】そこで、本発明の目的は、信頼性の向上及
び低コスト化が可能な半導体装置を提供することにあ
る。
び低コスト化が可能な半導体装置を提供することにあ
る。
【０００４】
【課題を解決するための手段】上記目的を達成するため
の本発明は、実施例を示す図面の符号を参照して説明す
ると、複数の半導体チップ（１１ａ〜１１ｆ）と、前記
複数の半導体チップ（１１ａ〜１１ｆ）を支持するため
の導電性を有する複数の支持板（２ａ〜２ｆ）と、前記
複数の支持板（２ａ〜２ｆ）を外部に接続するために前
記複数の支持板（２ａ〜２ｆ）にそれぞれ連結された複
数の連結外部リ−ドと、前記複数の半導体チップ（１１
ａ〜１１ｆ）の内の少なくとも1つの半導体チップ（１
１ｂ、１１ｅ）を外部回路に接続するための外部リード
と、前記複数の半導体チップ（１１ａ〜１１ｆ）の内の
少なくとも２つの半導体チップ（１１ａ、１１ｃ、１１
ａ、１１ｆ）を相互接続するための配線導体板（４）
と、前記複数の半導体チップ（１１ａ〜１１ｆ）の内の
少なくとも１つの半導体チップ（１１ｂ、１１ｆ）と前
記外部リードを接続するための第１の導線（１２ａ）
と、前記複数の半導体チップ（１１ａ〜１１ｆ）の内の
少なくとも２つの半導体チップ（11ａ、１１ｃ、１１
ｄ、１１ｆ）と前記配線導体板（４）とを接続するため
の複数の第２の導線（１２ｂ）と、導電性放熱板（１３
ａ）と、前記複数の半導体チップ（１１ａ〜１１ｆ）と
前記複数の支持板（２ａ〜２ｆ）と前記連結外部リ−ド
の一部と前記外部リードの一部と前記配線導体板（４）
と前記第１及び第２の導線（１２ａ、１２ｂ）と前記導
電性放熱板（１３ａ）とを一体にモールドする絶縁物封
止体（１６）とを備えた半導体装置であって、前記複数
の支持板（２ａ〜２ｆ）は並列配置され、前記連結外部
リ−ド及び前記外部リ−ドは互いに並置され、前記配線
導体板（４）は前記複数の支持板（２ａ〜２ｆ）を中心
にして前記連結外部リ−ド及び外部リ−ドとは反対側に
おいて前記複数の支持板（２ａ〜２ｆ）に沿って配置さ
れ、前記放熱板（１３ａ）の一方の主面には絶縁層（１
３ｂ）が形成され、前記絶縁層（１３ｂ）の上に、前記
複数の支持板（２ａ〜２ｆ）に対向するように複数の第
１の導体層（３１ａ〜３１ｆ）が形成されていると共に
前記配線導体板（４）の相互に離間した複数箇所に対向
するように島状の複数の第２の導体層（３２ａ〜３２
ｄ）が形成され、前記複数の支持板（２ａ〜２ｆ）は前
記複数の第１の導体層（３１ａ〜３１ｆ）に導電性接合
材でそれぞれ固着され、前記配線導体板（４）は前記複
数の第２の導体層（３２ａ〜３２ｄ）に導電性接合材で
それぞれ固着されていることを特徴とする半導体装置に
係わるものである。なお、請求項２に示すように配線導
体板に貫通孔を設けることが望ましい。
の本発明は、実施例を示す図面の符号を参照して説明す
ると、複数の半導体チップ（１１ａ〜１１ｆ）と、前記
複数の半導体チップ（１１ａ〜１１ｆ）を支持するため
の導電性を有する複数の支持板（２ａ〜２ｆ）と、前記
複数の支持板（２ａ〜２ｆ）を外部に接続するために前
記複数の支持板（２ａ〜２ｆ）にそれぞれ連結された複
数の連結外部リ−ドと、前記複数の半導体チップ（１１
ａ〜１１ｆ）の内の少なくとも1つの半導体チップ（１
１ｂ、１１ｅ）を外部回路に接続するための外部リード
と、前記複数の半導体チップ（１１ａ〜１１ｆ）の内の
少なくとも２つの半導体チップ（１１ａ、１１ｃ、１１
ａ、１１ｆ）を相互接続するための配線導体板（４）
と、前記複数の半導体チップ（１１ａ〜１１ｆ）の内の
少なくとも１つの半導体チップ（１１ｂ、１１ｆ）と前
記外部リードを接続するための第１の導線（１２ａ）
と、前記複数の半導体チップ（１１ａ〜１１ｆ）の内の
少なくとも２つの半導体チップ（11ａ、１１ｃ、１１
ｄ、１１ｆ）と前記配線導体板（４）とを接続するため
の複数の第２の導線（１２ｂ）と、導電性放熱板（１３
ａ）と、前記複数の半導体チップ（１１ａ〜１１ｆ）と
前記複数の支持板（２ａ〜２ｆ）と前記連結外部リ−ド
の一部と前記外部リードの一部と前記配線導体板（４）
と前記第１及び第２の導線（１２ａ、１２ｂ）と前記導
電性放熱板（１３ａ）とを一体にモールドする絶縁物封
止体（１６）とを備えた半導体装置であって、前記複数
の支持板（２ａ〜２ｆ）は並列配置され、前記連結外部
リ−ド及び前記外部リ−ドは互いに並置され、前記配線
導体板（４）は前記複数の支持板（２ａ〜２ｆ）を中心
にして前記連結外部リ−ド及び外部リ−ドとは反対側に
おいて前記複数の支持板（２ａ〜２ｆ）に沿って配置さ
れ、前記放熱板（１３ａ）の一方の主面には絶縁層（１
３ｂ）が形成され、前記絶縁層（１３ｂ）の上に、前記
複数の支持板（２ａ〜２ｆ）に対向するように複数の第
１の導体層（３１ａ〜３１ｆ）が形成されていると共に
前記配線導体板（４）の相互に離間した複数箇所に対向
するように島状の複数の第２の導体層（３２ａ〜３２
ｄ）が形成され、前記複数の支持板（２ａ〜２ｆ）は前
記複数の第１の導体層（３１ａ〜３１ｆ）に導電性接合
材でそれぞれ固着され、前記配線導体板（４）は前記複
数の第２の導体層（３２ａ〜３２ｄ）に導電性接合材で
それぞれ固着されていることを特徴とする半導体装置に
係わるものである。なお、請求項２に示すように配線導
体板に貫通孔を設けることが望ましい。
【０００５】
【発明の作用及び効果】本発明の配線導体板４は複数の
半導体チップの内の少なくとも２つの半導体チップ１１
ａ、１１ｃ、１１ａ、１１ｆの相互接続のための中継接
続部材としての機能を有する。配線導体板４は放熱板１
３ａの上に絶縁層１３ｂを介して設けられている複数の
第２の導体層３２ａ〜３２ｄによって間欠的即ち飛び飛
びに支持されている。このため、放熱板１３ａと第２の
導体層３２ａ〜３２ｄ及び／又は配線導体板４との線膨
張係数の差等に起因して両者間に生じる応力を緩和する
ことができる。また、配線導体板４の第２の導体層３２
ａ〜３２ｄで支持されていない領域に対応する放熱板１
３ａ上の絶縁層１３ｂにピンホール等の不良箇所が存在
しても、第２の導体層３２ａ〜３２ｄが介在しないので
配線導体板４と放熱板１３ａとの間の絶縁性は確保され
る。従って、信頼性の高い半導体装置を提供することが
できる。なお、請求項２に示すように配線導体板４に貫
通孔５を設けると、絶縁物封止体１６を配線導体板４の
下に良好に注入することができる。
半導体チップの内の少なくとも２つの半導体チップ１１
ａ、１１ｃ、１１ａ、１１ｆの相互接続のための中継接
続部材としての機能を有する。配線導体板４は放熱板１
３ａの上に絶縁層１３ｂを介して設けられている複数の
第２の導体層３２ａ〜３２ｄによって間欠的即ち飛び飛
びに支持されている。このため、放熱板１３ａと第２の
導体層３２ａ〜３２ｄ及び／又は配線導体板４との線膨
張係数の差等に起因して両者間に生じる応力を緩和する
ことができる。また、配線導体板４の第２の導体層３２
ａ〜３２ｄで支持されていない領域に対応する放熱板１
３ａ上の絶縁層１３ｂにピンホール等の不良箇所が存在
しても、第２の導体層３２ａ〜３２ｄが介在しないので
配線導体板４と放熱板１３ａとの間の絶縁性は確保され
る。従って、信頼性の高い半導体装置を提供することが
できる。なお、請求項２に示すように配線導体板４に貫
通孔５を設けると、絶縁物封止体１６を配線導体板４の
下に良好に注入することができる。
【０００６】
【実施例】次に、本発明の一実施例に係わる電力用半導
体装置及びその製造方法を説明する。まず、図１に示す
ようなリードフレーム１を用意する。リードフレーム１
はＮｉ（ニッケル）メッキが施されたＣｕ（銅）板から
成り、６個のチップ支持板２ａ、２ｂ、２ｃ、２ｄ、２
ｅ、２ｆ、２４本の外部リード３及び配線導体板４を備
えている。６個の支持板２ａ〜２ｆはリードフレーム１
の幅方向（第１の方向）即ち外部リード３が延びる方向
のほぼ中央領域においてリードフレーム１の長手方向
（第２の方向）即ち外部リード３の並置方向に並列配置
されている。外部リード３は支持板２ａ〜２ｆの第１の
方向における一方の側に配置されている。配線導体板４
はＴ字形に形成されており、支持板２ａ〜２ｆの第１の
方向における他方の側に配置されて６個の支持板２ａ〜
２ｆの配列に沿って第２の方向に延びている第１の部分
４ａと、このほぼ中央部分から第１の方向に分岐して延
びている第２の部分４ｂとを有する。第１の部分４ａに
は互いに離間した３つの孔５が形成されているが、この
作用については後述する。第２の部分４ｂは隣り合う支
持板２ｃ、２ｄの間を通って中央に配置された２本の外
部リード３に連結されている。リードフレーム１はこの
第２の部分４ｂを中心にして左右対称に形成されてい
る。図１にはリードフレーム１の半導体装置１個分が示
されているが、実際には、図１で横方向に帯状に延びて
外部リード３を連結している２つの細条６、７及び配線
導体板４を連結部８を介して連結している細条９によっ
て相互に連結された半導体装置の複数個分を含んでい
る。
体装置及びその製造方法を説明する。まず、図１に示す
ようなリードフレーム１を用意する。リードフレーム１
はＮｉ（ニッケル）メッキが施されたＣｕ（銅）板から
成り、６個のチップ支持板２ａ、２ｂ、２ｃ、２ｄ、２
ｅ、２ｆ、２４本の外部リード３及び配線導体板４を備
えている。６個の支持板２ａ〜２ｆはリードフレーム１
の幅方向（第１の方向）即ち外部リード３が延びる方向
のほぼ中央領域においてリードフレーム１の長手方向
（第２の方向）即ち外部リード３の並置方向に並列配置
されている。外部リード３は支持板２ａ〜２ｆの第１の
方向における一方の側に配置されている。配線導体板４
はＴ字形に形成されており、支持板２ａ〜２ｆの第１の
方向における他方の側に配置されて６個の支持板２ａ〜
２ｆの配列に沿って第２の方向に延びている第１の部分
４ａと、このほぼ中央部分から第１の方向に分岐して延
びている第２の部分４ｂとを有する。第１の部分４ａに
は互いに離間した３つの孔５が形成されているが、この
作用については後述する。第２の部分４ｂは隣り合う支
持板２ｃ、２ｄの間を通って中央に配置された２本の外
部リード３に連結されている。リードフレーム１はこの
第２の部分４ｂを中心にして左右対称に形成されてい
る。図１にはリードフレーム１の半導体装置１個分が示
されているが、実際には、図１で横方向に帯状に延びて
外部リード３を連結している２つの細条６、７及び配線
導体板４を連結部８を介して連結している細条９によっ
て相互に連結された半導体装置の複数個分を含んでい
る。
【０００７】次に、図２に示すようにリードフレーム１
の６個の支持板２ａ〜２ｆに図５に示す導電性接合材と
しての半田１０によって６個の半導体チップ１１ａ、１
１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆをそれぞれ固着
する。なお、半導体チップ１１ａ、１１ｃ、１１ｄ、１
１ｆはトランジスタチップであり、半導体チップ１１
ｂ、１１ｅはＩＣチップである。また、半導体チップ１
１ｂ、１１ｅと外部リード３から選択されたものとの間
を第１の導線（ワイヤ）１２ａで接続し、半導体チップ
１１ａ、１１ｃ、１１ｄ、１１ｆと配線導体板４とを第
２の導線１２ｂで接続し、半導体チップ１１ａ〜１１ｆ
の相互間を第３の導線（ワイヤ）１２ｃで直接に接続す
る。図２では半導体チップ１１ａ〜１１ｆの上面に電極
が詳しく示されていないが、各半導体チップ１１ａ〜１
１ｆは上面に複数個の電極をそれぞれ有している。第
１、第２及び第３の導線１２ａ、１２ｂ、１２ｃによる
接続は周知のワイヤボンディング法で行う。
の６個の支持板２ａ〜２ｆに図５に示す導電性接合材と
しての半田１０によって６個の半導体チップ１１ａ、１
１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆをそれぞれ固着
する。なお、半導体チップ１１ａ、１１ｃ、１１ｄ、１
１ｆはトランジスタチップであり、半導体チップ１１
ｂ、１１ｅはＩＣチップである。また、半導体チップ１
１ｂ、１１ｅと外部リード３から選択されたものとの間
を第１の導線（ワイヤ）１２ａで接続し、半導体チップ
１１ａ、１１ｃ、１１ｄ、１１ｆと配線導体板４とを第
２の導線１２ｂで接続し、半導体チップ１１ａ〜１１ｆ
の相互間を第３の導線（ワイヤ）１２ｃで直接に接続す
る。図２では半導体チップ１１ａ〜１１ｆの上面に電極
が詳しく示されていないが、各半導体チップ１１ａ〜１
１ｆは上面に複数個の電極をそれぞれ有している。第
１、第２及び第３の導線１２ａ、１２ｂ、１２ｃによる
接続は周知のワイヤボンディング法で行う。
【０００８】次に、図２に示すリードフレーム１を図３
に示すヒートシンク（放熱体）１３に対して図４に示す
ように固着して組立体１４を形成する。ヒートシンク１
３は図３及び図５に示すように、アルミニウム板から成
る金属製放熱板（放熱基体）１３ａと、この一方の主面
全体に極薄に形成されたエポキシ等から成る絶縁層１３
ｂとこの絶縁層１３ｂの上面に島状に形成された銅から
成る第１の導体層３１ａ、３１ｂ、３１ｃ、３１ｄ、３
１ｅ、３１ｆ及び第２の導体層３２ａ、３２ｂ、３２
ｃ、３２ｄを備えている。第１の導体層３１ａ〜３１ｆ
は６個の支持板２ａ〜２ｆに対応して配置され、第２の
導体層３２ａ〜３２ｄは配線導体板４に対応して配置さ
れている。放熱板１３ａ、絶縁層１３ｂ及び導体層３１
ａ〜３１ｆ、３２ａ〜３２ｄの厚みはそれぞれ１．５ｍ
ｍ、１００μｍ、３０μｍである。なお、ヒートシンク
１３の角部には放熱板１３ａ及び絶縁層１３ｂを貫通す
る２つの孔１３ｄが設けられている。リードフレーム１
の６個の支持板２ａ〜２ｆの一部（チップ載置部）が第
１の導体層３１ａ〜３１ｆに図５及び図７に示す導電性
接合材としての半田１５で固着され、配線導体板４の相
互に離間している小面積の４箇所も第２の導体層３２ａ
〜３２ｄに対して半田１５で固着されている。支持板２
ａ〜２ｆの導体層３１ａ〜３１ｆに固着されていない部
分及び配線導体層４の導体層３２ａ〜３２ｄに固着され
ない部分は、導体層３１ａ〜３１ｆ及び３２ａ〜３２ｄ
の厚みと半田１５の厚みを加えた厚み（約６０μｍ）分
だけヒートシンク１３の上面から離間する。ヒートシン
ク１３を図７の底面からプレス成形で作ると、上面の周
縁にバリ（小突起）３３が生じる。これにより放熱板１
３ａの周縁が支持板２ａ〜２ｆ、外部リード３及び配線
導体板４に接近するので、この実施例ではバリ３３に対
応して凹部３４を形成し、相互の間隔を広げている。
に示すヒートシンク（放熱体）１３に対して図４に示す
ように固着して組立体１４を形成する。ヒートシンク１
３は図３及び図５に示すように、アルミニウム板から成
る金属製放熱板（放熱基体）１３ａと、この一方の主面
全体に極薄に形成されたエポキシ等から成る絶縁層１３
ｂとこの絶縁層１３ｂの上面に島状に形成された銅から
成る第１の導体層３１ａ、３１ｂ、３１ｃ、３１ｄ、３
１ｅ、３１ｆ及び第２の導体層３２ａ、３２ｂ、３２
ｃ、３２ｄを備えている。第１の導体層３１ａ〜３１ｆ
は６個の支持板２ａ〜２ｆに対応して配置され、第２の
導体層３２ａ〜３２ｄは配線導体板４に対応して配置さ
れている。放熱板１３ａ、絶縁層１３ｂ及び導体層３１
ａ〜３１ｆ、３２ａ〜３２ｄの厚みはそれぞれ１．５ｍ
ｍ、１００μｍ、３０μｍである。なお、ヒートシンク
１３の角部には放熱板１３ａ及び絶縁層１３ｂを貫通す
る２つの孔１３ｄが設けられている。リードフレーム１
の６個の支持板２ａ〜２ｆの一部（チップ載置部）が第
１の導体層３１ａ〜３１ｆに図５及び図７に示す導電性
接合材としての半田１５で固着され、配線導体板４の相
互に離間している小面積の４箇所も第２の導体層３２ａ
〜３２ｄに対して半田１５で固着されている。支持板２
ａ〜２ｆの導体層３１ａ〜３１ｆに固着されていない部
分及び配線導体層４の導体層３２ａ〜３２ｄに固着され
ない部分は、導体層３１ａ〜３１ｆ及び３２ａ〜３２ｄ
の厚みと半田１５の厚みを加えた厚み（約６０μｍ）分
だけヒートシンク１３の上面から離間する。ヒートシン
ク１３を図７の底面からプレス成形で作ると、上面の周
縁にバリ（小突起）３３が生じる。これにより放熱板１
３ａの周縁が支持板２ａ〜２ｆ、外部リード３及び配線
導体板４に接近するので、この実施例ではバリ３３に対
応して凹部３４を形成し、相互の間隔を広げている。
【０００９】次に、図４に示す組立体１４に点線で囲ん
で示すように樹脂封止体１６を形成するため、組立体１
４を図５に示す成形金型１７に配置する。成形金型１７
は、図示のように上型１８と下型１９を備えており、上
型１８と下型１９を閉じることによって成形金型１７内
には樹脂封止体１６に対応する成形空所（キャビティ）
２０が形成される。また、下型１９には外部リード３、
連結部８、細条６、７、９が収容される溝２１、２２の
他に、封止用樹脂の流入路となるランナ２３及びゲート
２４が形成されている。ヒートシンク１３の下面をキャ
ビティ２０の底面に密着させて、外部リード３、細条
６、７及び連結部８、細条９をそれぞれ溝２１、２２に
配置して、組立体１４を成形金型１７内に位置決め配置
する。この状態でランナ２３及びゲート２４を通じてキ
ャビティ２０内に流動化した封止用樹脂を押圧注入す
る。ランナ２３及びゲート２４はリードフレーム１の第
１の方向に延びているから封止用樹脂は主としてこの方
向に向って押圧注入される。この樹脂成形のとき、本実
施例では、配線導体板４に孔５が形成されているから、
この孔５が図中２５、２６のように樹脂の流路となり配
線導体板４とヒートシンク１３との薄いすき間にも良好
に樹脂が流れる。
で示すように樹脂封止体１６を形成するため、組立体１
４を図５に示す成形金型１７に配置する。成形金型１７
は、図示のように上型１８と下型１９を備えており、上
型１８と下型１９を閉じることによって成形金型１７内
には樹脂封止体１６に対応する成形空所（キャビティ）
２０が形成される。また、下型１９には外部リード３、
連結部８、細条６、７、９が収容される溝２１、２２の
他に、封止用樹脂の流入路となるランナ２３及びゲート
２４が形成されている。ヒートシンク１３の下面をキャ
ビティ２０の底面に密着させて、外部リード３、細条
６、７及び連結部８、細条９をそれぞれ溝２１、２２に
配置して、組立体１４を成形金型１７内に位置決め配置
する。この状態でランナ２３及びゲート２４を通じてキ
ャビティ２０内に流動化した封止用樹脂を押圧注入す
る。ランナ２３及びゲート２４はリードフレーム１の第
１の方向に延びているから封止用樹脂は主としてこの方
向に向って押圧注入される。この樹脂成形のとき、本実
施例では、配線導体板４に孔５が形成されているから、
この孔５が図中２５、２６のように樹脂の流路となり配
線導体板４とヒートシンク１３との薄いすき間にも良好
に樹脂が流れる。
【００１０】キャビティ２０の全体に樹脂が充填された
ら、これを硬化させて組立体１４を成形金型１７から取
出す。最終的に、細条６、７を外部リード３から切断除
去し、更に連結条８を樹脂封止体１６から引抜き破断す
ることにより、細条９も除去して図６及び図７に示す電
力用半導体を完成させる。なお、図６では外部リード３
の多くの部分が省かれている。
ら、これを硬化させて組立体１４を成形金型１７から取
出す。最終的に、細条６、７を外部リード３から切断除
去し、更に連結条８を樹脂封止体１６から引抜き破断す
ることにより、細条９も除去して図６及び図７に示す電
力用半導体を完成させる。なお、図６では外部リード３
の多くの部分が省かれている。
【００１１】図６に示すように６個の半導体チップ１１
ａ〜１１ｆに沿って配線導体板４を設けるとチップ相互
間の接続をヒートシンク１３上の導体層３２ａ〜３２ｄ
を直接に使用しないで達成できる。従って、ヒートシン
ク１３の導体層３１ａ〜３１ｆ、３２ａ〜３２ｄを安価
な銅層のみとすることができる。また、配線導体板４は
４つの小面積の導体層３２ａ〜３２ｄに固着されている
ので、放熱板１３ａと導体層３２ａ〜３２ｄ及び／又は
配線導体板４との線膨張係数差に起因する応力の発生を
抑制することができる。また、配線導体板４に孔５が形
成されているので、配線導体板４とヒートシンク１３と
が対向する薄いすき間に良好に樹脂を注入できる。ま
た、支持板２ａ〜２ｆのチップ１１ａ〜１１ｆを載置す
る部分は導体層３１ａ〜３１ｆに固着されているので、
チップ１１ａ〜１１ｆの熱を放熱板１３ａに良好に放散
させることができる。また、導体層３２ａ〜３２ｄの部
分は小面積であるので、この下の絶縁層１３ｂを薄く形
成してもピンホール等の不良の発生の確率が少ない。な
お、導体層３１ａ〜３１ｆ及び３２ａ〜３２ｄ以外の領
域には樹脂封止体１６が支持板２ａ〜２ｆ及び配線導体
板４の下に入り込むため、絶縁が十分に達成される。
ａ〜１１ｆに沿って配線導体板４を設けるとチップ相互
間の接続をヒートシンク１３上の導体層３２ａ〜３２ｄ
を直接に使用しないで達成できる。従って、ヒートシン
ク１３の導体層３１ａ〜３１ｆ、３２ａ〜３２ｄを安価
な銅層のみとすることができる。また、配線導体板４は
４つの小面積の導体層３２ａ〜３２ｄに固着されている
ので、放熱板１３ａと導体層３２ａ〜３２ｄ及び／又は
配線導体板４との線膨張係数差に起因する応力の発生を
抑制することができる。また、配線導体板４に孔５が形
成されているので、配線導体板４とヒートシンク１３と
が対向する薄いすき間に良好に樹脂を注入できる。ま
た、支持板２ａ〜２ｆのチップ１１ａ〜１１ｆを載置す
る部分は導体層３１ａ〜３１ｆに固着されているので、
チップ１１ａ〜１１ｆの熱を放熱板１３ａに良好に放散
させることができる。また、導体層３２ａ〜３２ｄの部
分は小面積であるので、この下の絶縁層１３ｂを薄く形
成してもピンホール等の不良の発生の確率が少ない。な
お、導体層３１ａ〜３１ｆ及び３２ａ〜３２ｄ以外の領
域には樹脂封止体１６が支持板２ａ〜２ｆ及び配線導体
板４の下に入り込むため、絶縁が十分に達成される。
【００１２】本発明は上述の実施例に限定されるもので
なく、変形が可能なものである。例えば、トランジスタ
チップのみ又は集積回路チップのみを含む半導体装置に
も本発明を適用することができる。
なく、変形が可能なものである。例えば、トランジスタ
チップのみ又は集積回路チップのみを含む半導体装置に
も本発明を適用することができる。
【図１】本発明の実施例のリードフレームを示す平面図
である。
である。
【図２】図１のリードフレームにチップを装着した状態
を示す平面図である。
を示す平面図である。
【図３】ヒートシンクを示す平面図である。
【図４】図２のリードフレームと図３のヒートシンクと
の組立体を示す平面図である。
の組立体を示す平面図である。
【図５】図４の組立体を金型に装着した状態を図４のＡ
−Ａ断面に対応した部分で示す断面図である。
−Ａ断面に対応した部分で示す断面図である。
【図６】半導体装置を樹脂封止体を除いて示す平面図で
ある。
ある。
【図７】図６のＢ−Ｂ線に対応する断面図である。
２ａ〜２ｆ 支持板 ４ 配線導体板 １１ａ〜１１ｆ チップ １３ ヒートシンク １３ａ 放熱板 １３ｂ 絶縁層 ３１ａ〜３１ｆ 第１の導体層 ３２ａ〜３２ｄ 第２の導体層
Claims (2)
- 【請求項１】 複数の半導体チップ（１１ａ〜１１ｆ）
と、 前記複数の半導体チップ（１１ａ〜１１ｆ）を支持する
ための導電性を有する複数の支持板（２ａ〜２ｆ）と、前記複数の支持板（２ａ〜２ｆ）を外部に接続するため
に前記複数の支持板（２ａ〜２ｆ）にそれぞれ連結され
た複数の連結外部リ−ドと 、 前記複数の半導体チップ（１１ａ〜１１ｆ）の内の少な
くとも1つの半導体チップ（１１ｂ、１１ｅ）を外部回
路に接続するための外部リードと、 前記複数の半導体チップ（１１ａ〜１１ｆ）の内の少な
くとも２つの半導体チップ（１１ａ、１１ｃ、１１ａ、
１１ｆ）を相互接続するための配線導体板（４）と、 前記複数の半導体チップ（１１ａ〜１１ｆ）の内の少な
くとも１つの半導体チップ（１１ｂ、１１ｅ）と前記外
部リードを接続するための第１の導線（１２ａ）と、 前記複数の半導体チップ（１１ａ〜１１ｆ）の内の少な
くとも２つの半導体チップ（11ａ、１１ｃ、１１ｄ、１
１ｆ）と前記配線導体板（４）とを接続するための複数
の第２の導線（１２ｂ）と、 導電性放熱板（１３ａ）と、 前記複数の半導体チップ（１１ａ〜１１ｆ）と前記複数
の支持板（２ａ〜２ｆ）と前記連結外部リ−ドの一部と
前記外部リードの一部と前記配線導体板（４）と前記第
１及び第２の導線（１２ａ、１２ｂ）と前記導電性放熱
板（１３ａ）とを一体にモールドする絶縁物封止体（１
６）とを備えた半導体装置であって、 前記複数の支持板（２ａ〜２ｆ）は並列配置され、前記連結外部リ−ド及び前記外部リ−ドは互いに並置さ
れ、 前記配線導体板（４）は前記複数の支持板（２ａ〜２
ｆ）を中心にして前記連結外部リ−ド及び外部リ−ドと
は反対側において前記複数の支持板（２ａ〜２ｆ）に沿
って配置され、 前記放熱板（１３ａ）の一方の主面には絶縁層（１３
ｂ）が形成され、 前記絶縁層（１３ｂ）の上に、前記複数の支持板（２ａ
〜２ｆ）に対向するよ うに複数の第１の導体層（３１ａ
〜３１ｆ）が形成されていると共に前記配線導体板
（４）の相互に離間した複数箇所に対向するように島状
の複数の第２の導体層（３２ａ〜３２ｄ）が形成され、 前記複数の支持板（２ａ〜２ｆ）は前記複数の第１の導
体層（３１ａ〜３１ｆ）に導電性接合材でそれぞれ固着
され、 前記配線導体板（４）は前記複数の第２の導体層（３２
ａ〜３２ｄ）に導電性接合材でそれぞれ固着されている
ことを特徴とする半導体装置。 - 【請求項２】 前記配線導体板（４）は貫通孔（５）を
有し、この貫通孔（５）に前記絶縁封止体（１６）が充
填されていることを特徴とする請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4236362A JP3010924B2 (ja) | 1992-08-11 | 1992-08-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4236362A JP3010924B2 (ja) | 1992-08-11 | 1992-08-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661380A JPH0661380A (ja) | 1994-03-04 |
| JP3010924B2 true JP3010924B2 (ja) | 2000-02-21 |
Family
ID=16999677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4236362A Expired - Fee Related JP3010924B2 (ja) | 1992-08-11 | 1992-08-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3010924B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347484A (ja) * | 2002-05-29 | 2003-12-05 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| JP2014007294A (ja) * | 2012-06-25 | 2014-01-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US9838788B1 (en) * | 2016-12-05 | 2017-12-05 | Tymphany Hk Limited | Assembly for preventing phase error |
-
1992
- 1992-08-11 JP JP4236362A patent/JP3010924B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0661380A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1201820A (en) | Semiconductor integrated circuit including a lead frame chip support | |
| JP3516789B2 (ja) | 半導体パワーモジュール | |
| KR100524437B1 (ko) | 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기 | |
| US5808359A (en) | Semiconductor device having a heat sink with bumpers for protecting outer leads | |
| US4774635A (en) | Semiconductor package with high density I/O lead connection | |
| US5638596A (en) | Method of employing multi-layer tab tape in semiconductor device assembly by selecting, breaking, downwardly bending and bonding tab tape trace free ends to a ground or power plane | |
| US5541446A (en) | Integrated circuit package with improved heat dissipation | |
| US5606199A (en) | Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame | |
| US7705469B2 (en) | Lead frame, semiconductor device using same and manufacturing method thereof | |
| US5844779A (en) | Semiconductor package, and semiconductor device using the same | |
| US6281579B1 (en) | Insert-molded leadframe to optimize interface between powertrain and driver board | |
| JP3010924B2 (ja) | 半導体装置 | |
| US8253239B2 (en) | Multi-chip semiconductor connector | |
| USRE36894E (en) | Semiconductor package with high density I/O lead connection | |
| KR0148078B1 (ko) | 연장된 리드를 갖는 리드 온 칩용 리드프레임 | |
| JPH0617249U (ja) | 半導体装置 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| KR950003904B1 (ko) | 반도체 패키지 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JP2784209B2 (ja) | 半導体装置 | |
| CN117936492A (en) | Lead frame and half-bridge driving chip | |
| JPH0240940A (ja) | 混成集積回路パッケージ | |
| JPH04124860A (ja) | 半導体パッケージ | |
| KR970000973Y1 (ko) | 반도체장치 | |
| JPS61177760A (ja) | ピングリツドアレイ型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |